CN109638131A - 一种dbr倒装芯片的制作方法 - Google Patents
一种dbr倒装芯片的制作方法 Download PDFInfo
- Publication number
- CN109638131A CN109638131A CN201811451640.9A CN201811451640A CN109638131A CN 109638131 A CN109638131 A CN 109638131A CN 201811451640 A CN201811451640 A CN 201811451640A CN 109638131 A CN109638131 A CN 109638131A
- Authority
- CN
- China
- Prior art keywords
- layer
- dbr
- flip
- chip
- conductive hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000000872 buffer Substances 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000002310 reflectometry Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种DBR倒装芯片的制作方法，包括如下步骤：步骤一、制作外延层；步骤二、在所述外延层结构上刻蚀出N型台阶；步骤三、在所述外延层的表面分别生长出反射层和金属绑定层；步骤四、在所述DBR倒装芯片上生长DBR布拉格反射镜层，并分别刻蚀出P电极导电孔和N电极导电孔；步骤五、根据导电孔的排布，在DBR布拉格反射镜层上蒸镀电流扩展金属层并使得所述P电极导电孔和N电极导电孔分别相连。本发明提供的一种DBR倒装芯片的制作方法，在大电流大功率的使用条件下，可保证电流的均匀扩展，以满足将DBR倒装芯片应用于大功率条件。
Description
技术领域
本发明涉及LED倒装芯片领域，具体涉及一种DBR倒装芯片的制作方法。
背景技术
传统的DBR倒装芯片工艺是在正装芯片工艺的基础上，于正装芯片的正面蒸镀DBR钝化层，作为反光层，再于DBR层刻蚀出相应的P电极导电孔和N电极导电孔，最后在DBR表面蒸镀P、N电极层。电极层分别覆盖DBR层中的P电极导电孔和N电极导电孔，利用P、N电极孔向下导通芯片，由此得到倒装芯片的效果。由于传统倒装芯片采用DBR反射镜作为反光层，故发光层与反光层之间的电流扩展金属层面积不能过大，以致减少反光的面积。无电流扩展金属层的区域采用透明金属导电薄膜来起到电流扩展作用，透明金属导电薄膜亦不可过厚，过厚则对光的吸收更强，不利于透光。在大电流大功率的使用条件下，薄的透明金属导电薄膜并不足以电流的均匀扩展，故传统的DBR倒装芯片不适合大电流大功率使用。
发明内容
本发明提供了一种DBR倒装芯片的制作方法，在大电流大功率的使用条件下，可保证电流的均匀扩展，以满足将DBR倒装芯片应用于大功率条件。
为实现上述目的，本发明提供了一种DBR倒装芯片的制作方法，包括如下步骤：步骤一、制作外延层；步骤二、在所述外延层结构上刻蚀出N型台阶；步骤三、在所述外延层的表面分别生长出反射层和金属绑定层；步骤四、在所述DBR倒装芯片上生长DBR布拉格反射镜层，并分别刻蚀出P电极导电孔和N电极导电孔；步骤五、根据导电孔的排布，在DBR布拉格反射镜层上蒸镀电流扩展金属层并使得所述P电极导电孔和N电极导电孔分别相连。
作为优选方案，所述步骤一包括：通过MOCVD设备在蓝宝石衬底上依次生长缓冲层、N-GaN层、发光量子阱和P-GaN层。
作为优选方案，所述步骤二包括：在所述外延层结构上刻蚀出N型台阶并使所述N-GaN层处于裸露状态。
作为优选方案，所述步骤三包括：在所述P-GaN层表面依次生长出TCL透明金属导电薄膜、金属反射层和金属保护层；在所述N-GaN层表面生长出金属绑定层。
作为优选方案，所述步骤四包括：在完成步骤三后在所述DBR倒装芯片的表面蒸镀DBR布拉格反射镜层，分别对应在P-GaN层以及N-GaN层表面的金属绑定层刻蚀出P电极导电孔和N电极导电孔。
作为优选方案，所述步骤五还包括：在完成步骤四后在所述DBR布拉格反射镜层表面，根据P电极导电孔和N电极导电孔的排布，生长出电流扩展金属层使的各P电极导电孔相连、各N电极导电孔相连。
作为优选方案，在完成步骤五后还包括步骤六、在芯片表面沉积一层SiO2钝化层，再根据所述电流扩展金属层的形貌，在芯片的两侧刻蚀出钝化层导电通道。
作为优选方案，在完成步骤六后还包括步骤七、在芯片的表面蒸镀P、N电极层。
上述技术方案所提供的一种DBR倒装芯片的制作方法，通过在在DBR芯片表面均匀的刻蚀出多个P电极导电孔和N电极导电孔，结合导电孔排布，在DBR层表面蒸镀上电流扩展金属层，使得P电极导电孔和N电极导电孔分别相连，进而保证P、N电极注入的电流经过该电流扩展金属层扩展后在通过无数的小导电孔均匀导通到金属反射层以及N-GaN层表面的金属绑定层，解决了大电流条件下的电流扩展不均匀问题。
附图说明
图1为本发明的结构示意图；
图2为图1的俯视图。
其中：1、蓝宝石衬底；2、缓冲层；3、N-GaN层；4、发光量子阱；5、P-GaN层；6、TCL透明金属导电薄膜；7、金属反射层；8、金属绑定层；9、DBR布拉格反射镜层；10、电流扩展金属层；11、SiO2钝化层；12、P、N电极层。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参见图1-2，为本发明所提供的一种DBR倒装芯片的制作方法，包括如下步骤：步骤一、制作外延层；具体地，所述步骤一包括：通过MOCVD设备在蓝宝石衬底1上依次生长缓冲层2、N-GaN层3、发光量子阱4和P-GaN层5，完成GaN基LED外延层的制作。步骤二、在所述外延层结构上刻蚀出N型台阶，使N-GaN处于裸露状态；步骤三、在所述外延层的表面分别生长出反射层和金属绑定层8；步骤四、在所述DBR倒装芯片上生长DBR布拉格反射镜层9，并分别刻蚀出P电极导电孔和N电极导电孔；步骤五、根据导电孔的排布，在DBR布拉格反射镜层9上蒸镀上电流扩展金属层10并使得所述P电极导电孔和N电极导电孔分别相连。本实施例通过在DBR布拉格反射镜层9表面均匀的刻蚀出多个P电极导电孔和N电极导电孔，结合导电孔排布，在DBR层表面蒸镀上电流扩展金属层10，使得P电极导电孔和N电极导电孔分别相连，进而保证P、N电极注入的电流经过该电流扩展金属层10扩展后在通过无数的小导电孔均匀导通到金属反射层7以及N-GaN层3表面的金属绑定层8，解决了大电流条件下的电流扩展不均匀问题。
进一步地，所述步骤三包括：在所述P-GaN层5表面依次生长出TCL透明金属导电薄膜6、金属反射层7和金属保护层；在所述N-GaN层3表面生长出金属绑定层8，在完成步骤三后在所述芯片的表面蒸镀DBR布拉格反射镜层9。本实施例所提供的DBR倒装芯片采用了具有高反射率的金属层做为P-GaN层5表面的金属反射层7，反射率与DBR布拉格反射镜相当并结合DBR层，从而最大程度的增加了反光面积。
本实施例中，所述步骤四包括：在完成步骤三后在所述DBR倒装芯片的表面蒸镀DBR布拉格反射镜层9，分别对应在P-GaN层5以及N-GaN层3表面的金属绑定层8刻蚀出P电极导电孔和N电极导电孔，具体地，在加工时，根据芯片大小、电流使用条件，合理加工出P电极导电孔和N电极导电孔。
更进一步地，所述步骤五包括：在完成步骤四后在所述DBR布拉格反射镜层9表面，根据P电极导电孔和N电极导电孔的排布，生长出电流扩展金属层10使的各P电极导电孔相连、各N电极导电孔相连。在完成步骤五后还包括步骤六、在芯片表面沉积一层SiO2钝化层11，从而起到了保护芯片的作用；再根据所述电流扩展金属层10的形貌，在芯片的两侧刻蚀出钝化层导电通道，在完成步骤六后还包括步骤七、在芯片的表面蒸镀P、N电极层12。
通过上述步骤所制作出的DBR倒装芯片，在大电流大功率的使用条件下，可保证电流的均匀扩展，以满足将DBR倒装芯片应用于大功率条件。同时，通过采用具有高反射率的金属层做为P-GaN层5表面的金属反射层7，反射率与DBR布拉格反射镜相当并结合DBR层，从而最大程度的增加了反光面积。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (8)
1.一种DBR倒装芯片的制作方法，其特征在于，包括如下步骤：步骤一、制作外延层；步骤二、在所述外延层结构上刻蚀出N型台阶；步骤三、在所述外延层的表面分别生长出反射层和金属绑定层；步骤四、在所述DBR倒装芯片上生长DBR布拉格反射镜层，并分别刻蚀出P电极导电孔和N电极导电孔；步骤五、根据导电孔的排布，在DBR布拉格反射镜层上蒸镀电流扩展金属层并使得所述P电极导电孔和N电极导电孔分别相连。
2.根据权利要求1所述的DBR倒装芯片的制作方法，其特征在于，所述步骤一包括：通过MOCVD设备在蓝宝石衬底上依次生长缓冲层、N-GaN层、发光量子阱和P-GaN层。
3.根据权利要求2所述的DBR倒装芯片的制作方法，其特征在于，所述步骤二包括：在所述外延层上刻蚀出N型台阶并使所述N-GaN层处于裸露状态。
4.根据权利要求3所述的DBR倒装芯片的制作方法，其特征在于，所述步骤三包括：在所述P-GaN层表面依次生长出TCL透明金属导电薄膜、金属反射层和金属保护层；在所述N-GaN层表面生长出金属绑定层。
5.根据权利要求4所述的DBR倒装芯片的制作方法，其特征在于，所述步骤四包括：在完成步骤三后在所述DBR倒装芯片的表面蒸镀DBR布拉格反射镜层，并分别对应在P-GaN层以及N-GaN层表面的金属绑定层刻蚀出P电极导电孔和N电极导电孔。
6.根据权利要求5所述的DBR倒装芯片的制作方法，其特征在于，所述步骤五包括：在完成步骤四后在所述DBR布拉格反射镜层表面，根据P电极导电孔和N电极导电孔的排布，生长出电流扩展金属层使的各P电极导电孔相连、各N电极导电孔相连。
7.根据权利要求6所述的DBR倒装芯片的制作方法，其特征在于，在完成步骤五后还包括步骤六、在芯片表面沉积一层SiO2钝化层，再根据所述电流扩展金属层的形貌，在芯片的两侧刻蚀出钝化层导电通道。
8.根据权利要求7所述的DBR倒装芯片的制作方法，其特征在于，在完成步骤六后还包括步骤七、在芯片的表面蒸镀P、N电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811451640.9A CN109638131B (zh) | 2018-11-30 | 2018-11-30 | 一种dbr倒装芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811451640.9A CN109638131B (zh) | 2018-11-30 | 2018-11-30 | 一种dbr倒装芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109638131A true CN109638131A (zh) | 2019-04-16 |
| CN109638131B CN109638131B (zh) | 2020-05-19 |
Family
ID=66070534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811451640.9A Active CN109638131B (zh) | 2018-11-30 | 2018-11-30 | 一种dbr倒装芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109638131B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129256A (zh) * | 2019-12-30 | 2020-05-08 | 广东德力光电有限公司 | 一种基于银镜的倒装高压芯片及其制作方法 |
| CN111129244A (zh) * | 2019-12-30 | 2020-05-08 | 广东德力光电有限公司 | 一种银镜大功率倒装芯片及其制备方法 |
| CN112530802A (zh) * | 2020-11-30 | 2021-03-19 | 北京北方华创微电子装备有限公司 | 刻蚀控制方法 |
| CN112951954A (zh) * | 2021-01-28 | 2021-06-11 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作工艺 |
| CN112951873A (zh) * | 2021-03-15 | 2021-06-11 | 广东德力光电有限公司 | 一种条形化Micro LED芯片及其制作方法 |
| CN112530802B (zh) * | 2020-11-30 | 2024-06-21 | 北京北方华创微电子装备有限公司 | 刻蚀控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709421A (zh) * | 2012-06-21 | 2012-10-03 | 安徽三安光电有限公司 | 一种具有双反射层的氮化镓基发光二极管 |
| CN102868091A (zh) * | 2012-09-13 | 2013-01-09 | 北京工业大学 | 应用石墨烯表面电流扩展层的大功率面发射激光器 |
| CN106025010A (zh) * | 2016-07-19 | 2016-10-12 | 厦门乾照光电股份有限公司 | 一种基于导电dbr结构的倒装led芯片及其制作方法 |
| US20160329461A1 (en) * | 2015-02-17 | 2016-11-10 | Genesis Photonics Inc. | Light emitting diode |
-
2018
- 2018-11-30 CN CN201811451640.9A patent/CN109638131B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709421A (zh) * | 2012-06-21 | 2012-10-03 | 安徽三安光电有限公司 | 一种具有双反射层的氮化镓基发光二极管 |
| CN102868091A (zh) * | 2012-09-13 | 2013-01-09 | 北京工业大学 | 应用石墨烯表面电流扩展层的大功率面发射激光器 |
| US20160329461A1 (en) * | 2015-02-17 | 2016-11-10 | Genesis Photonics Inc. | Light emitting diode |
| CN106025010A (zh) * | 2016-07-19 | 2016-10-12 | 厦门乾照光电股份有限公司 | 一种基于导电dbr结构的倒装led芯片及其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129256A (zh) * | 2019-12-30 | 2020-05-08 | 广东德力光电有限公司 | 一种基于银镜的倒装高压芯片及其制作方法 |
| CN111129244A (zh) * | 2019-12-30 | 2020-05-08 | 广东德力光电有限公司 | 一种银镜大功率倒装芯片及其制备方法 |
| CN112530802A (zh) * | 2020-11-30 | 2021-03-19 | 北京北方华创微电子装备有限公司 | 刻蚀控制方法 |
| CN112530802B (zh) * | 2020-11-30 | 2024-06-21 | 北京北方华创微电子装备有限公司 | 刻蚀控制方法 |
| CN112951954A (zh) * | 2021-01-28 | 2021-06-11 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作工艺 |
| CN112951873A (zh) * | 2021-03-15 | 2021-06-11 | 广东德力光电有限公司 | 一种条形化Micro LED芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109638131B (zh) | 2020-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101901858B (zh) | 垂直结构半导体器件 | |
| CN109638131A (zh) | 一种dbr倒装芯片的制作方法 | |
| US8709835B2 (en) | Method for manufacturing light emitting diodes | |
| EP1798781B1 (en) | LED having vertical structure and method for fabricating the same | |
| KR101681242B1 (ko) | 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드 | |
| KR101134810B1 (ko) | 발광소자 및 그 제조방법 | |
| CN1964090B (zh) | 氮化物基半导体器件及其制造方法 | |
| KR101047720B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR20160120271A (ko) | Iii-v족 질화물 반도체 에피택시얼 웨이퍼, 상기 에피택시얼 웨이퍼를 포함하는 장치 및 그 제조 방법 | |
| CN103311391A (zh) | 发光二极管晶粒及其制作方法 | |
| US7939845B2 (en) | Nitride semiconductor light-emitting device and production method thereof | |
| CN101840978B (zh) | 发光器件 | |
| CN101861662A (zh) | 发光器件 | |
| CN106784223B (zh) | 发光二极管及其制作方法 | |
| CN102760813B (zh) | 发光二极管及其制造方法 | |
| CN102544249A (zh) | 发光二极管晶粒及其制作方法 | |
| CN108110106B (zh) | 一种led芯片的制备方法及led芯片 | |
| CN207338422U (zh) | 一种正装结构的led芯片 | |
| TWI811729B (zh) | 半導體結構及其製作方法 | |
| TWI387134B (zh) | 發光元件及其製造方法 | |
| KR20080041817A (ko) | 발광 소자 | |
| KR101321002B1 (ko) | 반도체 발광소자 | |
| CN114551665A (zh) | 一种发光二极管及制作方法 | |
| CN107248545A (zh) | 全覆盖式一次光面电极发光二极管及其制造方法 | |
| KR20130102029A (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |