TW202213760A - 單片式ｌｅｄ陣列及其前驅物 - Google Patents

單片式ｌｅｄ陣列及其前驅物 Download PDF

Info

Publication number
TW202213760A
TW202213760A TW110120089A TW110120089A TW202213760A TW 202213760 A TW202213760 A TW 202213760A TW 110120089 A TW110120089 A TW 110120089A TW 110120089 A TW110120089 A TW 110120089A TW 202213760 A TW202213760 A TW 202213760A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
led array
spacers
layer
surface portion
Prior art date
Application number
TW110120089A
Other languages
English (en)
Inventor
薩米爾 邁茲沃瑞
安德利亞 皮諾斯
約翰萊爾 懷特曼
偉信 譚
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202213760A publication Critical patent/TW202213760A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一種單片式LED陣列前驅物，其包含複數個LED結構，該複數個LED結構共用一第一半導體層，其中該第一半導體層界定該LED陣列前驅物之一平面，每個LED結構包含：(i) 在該第一半導體層上的一第二半導體層，該第二半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第二半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第二半導體層具有傾斜側面，(ii) 在該第二半導體層上的一第三半導體層，該第三半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第三半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第三半導體層具有平行於該第二半導體層之該等傾斜側面的傾斜側面，(iii) 在該第三半導體層上的一第四半導體層，該第四半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第四半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第四半導體層具有平行於該第三半導體層之該等傾斜側面的傾斜側面，(iv) 在該第四半導體層上的一主要電接點，其中該接點僅在該第四半導體層之該上表面部分上，該上表面部分平行於該LED陣列前驅物之該平面，(v) 在該第四半導體層之該等傾斜側面上的電絕緣的、光學透明的間隔物，該等間隔物具有面向該第四半導體層之該等傾斜側面之一內表面及一相反的外表面，及(vi) 一反射性導電層，該反射性導電層在該等間隔物之該外表面之上延伸，其中該第三半導體層包含複數個量子井子層，該等量子井子層在平行於該LED陣列前驅物之該平面的一部分上具有更大的厚度且在不平行於該LED陣列前驅物之該平面的一部分上具有減小的厚度。

Description

單片式LED陣列及其前驅物
本揭露係關於單片式LED陣列、包含單片式LED陣列之LED裝置及其製造方法。特定而言，本揭露提供一種具有改良之光發射之單片式LED陣列。
微型發光二極體(micro light emitting diode，micro LED)陣列可定義為具有100 x 100 µm 2或更小之大小之LED的陣列。微型LED陣列係針對多種商業以及軍事應用(諸如自發射式微型顯示器及投影儀)開發的，可併入於諸如可穿戴式顯示器、抬頭顯示器、攝錄影機、視野取景器、多位點激發源(multisite excitation sources)及微型投影儀(pico-projectors)之多種裝置中。
基於III族氮化物之微型LED係在作用發光區中含有GaN及其與InN及AlN之合金的無機半導體LED。基於III族氮化物之微型LED係流行的，因為與習知的大面積LED (尤其是發光層係有機化合物的有機發光二極體(organic light emitting diode，OLED))相比，它們可在顯著更高的電流密度下驅動且發射更高的光功率密度。因此，更高的照度(亮度) (定義為在給定方向上每單位面積光源發射之光的量，亦以燭光/平方米(candela per square meter，cd/m 2)為單位量測且常常稱為尼特(nt))使微型LED適合於需要高亮度或受益於高亮度之應用，例如，高亮度環境或投影中之顯示器。
另外，III族氮化物微型LED中之高發光效率(以流明/瓦特(lumen per watt，lm/W)為單位表示)允許與其他光源相比更低的功率使用且使微型LED特別適合於可攜式裝置。此外，由於III族氮化物之本質材料性質，微型LED可在諸如高溫或低溫及濕度之極端條件下操作，從而在可穿戴式及戶外應用中提供效能及可靠性優點。
當前存在兩種主要的方法用於生產無機微型LED陣列。在第一方法中，利用與用於習知大小之LED之技術類似的技術生產單獨的微型LED裝置，然後藉由取放技術將此等裝置在基板上組裝為陣列，基板可為包括用於單獨的微型LED定址之驅動電路之主動矩陣底板。此第一方法允許已在不同生長基板上製造之具有不同性質(諸如不同發射波長)之LED傳送至產品基板上，以便達成全色彩顯示。另外，此第一方法允許在有故障的裝置成為陣列之一部分之前將其丟棄，從而潛在地改良陣列之最終產率。另一方面，多種應用中需要的解析度(小間距)及陣列大小(大量微型LED)在取放準確性及傳送時間方面對此方法提出嚴峻挑戰，取放準確性及傳送時間分別會影響製程之可靠性及其產出量。
第二方法使用單片式整合以在單個生長基板上製造微型LED陣列，因此允許更高的整合密度、更小的LED及更小的間距(即，更高的陣列解析度)。此第二方法依靠彩色化技術來達成全色彩顯示。用於微型LED之彩色化技術取決於微型LED陣列間距。用於發光應用之習知磷光體材料當前僅適合於大間距及低解析度陣列，且更高解析度應用需要基於量子點之波長轉換材料。無論使用哪種方法，通常都藉由移除發光作用區之一部分的蝕刻製程，形成陣列內的個別微型LED之作用區之邊緣，從而電隔離個別微型LED，以便允許每個微型LED中之獨立的電流注入且調整陣列中之每個微型LED內之輻射複合的量。
較不常用的製造製程使用選區生長(selective area growth，SAG)來達成作用區之可獨立注入有電流之電隔離部分，而不使用蝕刻步驟，如US 7,087,932中所揭示。在選區生長技術中，將遮罩圖案化於緩衝層上。遮罩中之材料使得在生長條件下，額外的材料不會直接生長於遮罩上，而是僅生長於曝露出下伏緩衝層之部分表面的孔內。
III族氮化物LED中之照度隨著操作電流增大而增大，而發光效力取決於電流密度(A/cm 2)，最初隨著電流密度增大而增大，到達最大值後由於被稱為「效率下降」之現象減小。許多因素促成了LED裝置之發光效力，包括在內部產生光子之能力，其被稱為內部量子效率(internal quantum efficiency，IQE)。外部量子效率(external quantum efficiency，EQE)定義為在作用區中發射之光子數除以注入之電子數。EQE隨LED裝置之IQE以及光萃取效率(light extraction efficiency，LEE)而變。在低電流密度下，效率低是由於缺陷或其他過程之強烈影響，電子及電洞藉由該等過程複合而不產生光(稱為非輻射複合)。隨著該等缺陷變得飽和，輻射複合佔主導地位且效率增大。「效率下降」或效率之逐漸減小在注入電流密度超越LED裝置之特徵值時開始。
表面複合據稱係微型LED中之非輻射複合之主要促成因素。微型LED作用區之邊緣處的缺陷及懸鍵中斷了原子晶格且在通常禁止之半導體能隙內部引入電子能階。此可藉由充當導帶與價帶之間的電荷載子變遷之踏腳石來增強非輻射複合。
由於大的邊緣對表面比率及常常用於界定圍繞作用區之邊緣之乾式蝕刻技術，表面複合在無機微型LED中特別重要。熟習此項技術者已知多種技術，包括用濕式蝕刻劑進行表面處理或高溫處理或用合適的「鈍化層」覆蓋邊緣(如US 9,601,659中所揭示)，該等技術旨在減輕損傷且減少作用發光區域之邊緣處的懸鍵。
然而，仍然需要具有高整合密度、更小LED及更小間距，同時避免與非輻射複合(特別是表面複合)相關聯的問題之微型LED陣列及LED陣列前驅物及其生產方法。
進一步已知發光二極體(light emitting diode，LED)裝置為大範圍應用提供高效光源。LED光產生效率及萃取之增大以及生產更小LED (具有更小的發光表面積)及不同波長LED發射器整合成陣列已使得能提供具有多種應用的高品質彩色陣列，特別是在顯示技術中。
考慮若干顯示技術且將其用於供各種應用中使用的微型LED顯示器，包括擴增實境、合併實境、虛擬實境、直接視野顯示器，諸如智慧型手錶及行動裝置。諸如數位微鏡面(Digital Micro Mirror，DMD)及矽上液晶(Liquid Crystal on Silicon，LCoS)之技術係基於反射式技術，其中外部光源用於以時間序列模式產生紅色、綠色及藍色光子且像素使光轉向離開光學元件(DMD)或吸收光(LCoS)以調整像素之亮度以便形成影像。液晶顯示器(Liquid Crystal Display，LCD)通常使用背光、可定址底板上之LCD面板及彩色濾光片來產生影像。底板被要求針對視訊之每個訊框接通及切斷個別像素且調整個別像素之亮度。愈來愈多地發射式顯示技術(諸如有機發光二極體(Organic Light Emitting Diode，OLED)或主動矩陣OLED (Active Matrix OLED，AMOLED)，且最近的微型LED)，因為它們提供更低的功耗用於無纜微型顯示器應用及更高的影像對比度。特定而言，與微型OLED及AMOLED顯示器相比，微型LED提供更高的效率及更好的可靠性。
本文件中描述的本發明之一態樣係關於一種用於製造高效率微型LED陣列之方法，其組合了用於改良內部量子效率(Internal Quantum Efficiency，IQE)及光萃取效率(Light Extraction Efficiency，LEE)之技術以改良效率及亮度優值。
經設計以增大光萃取效率之結構係LED業內熟知的，包括偽抛物線形LED結構之使用，偽抛物線形LED結構將在多量子井(multiple quantum well，MQW)中產生之光子導引至發射表面。
用於製造此類偽抛物線形狀之一種技術涉及半導體材料之反應離子蝕刻(Reactive Ion Etch，RIE)或感應耦合蝕刻(Inductively Coupled Etch，ICP)。在此類蝕刻技術中，包含RF、高電壓(直流偏壓)及反應氣體(常常包括自由基)之高能電漿被選擇性地使用以蝕刻半導電材料。使用微影製程界定特徵，微影製程使用光敏材料來界定將經受蝕刻製程之區域及將保持未經蝕刻之區域。半導體材料的精確形狀可由用於界定圖案之光敏材料之輪廓且由蝕刻壓力、功率、氣體流量及氣體種類來控制。
這不僅使製造製程複雜化，而且由於此蝕刻製程，半導體材料之邊緣可受到損傷，從而影響微型LED之IQE。
如第9圖所示，隨著直流偏壓及電漿密度增大，對特徵之邊緣造成更大的損傷，從而引起由晶體損傷、氮空位及懸鍵形成之表面漏電路徑。由於表面處的高能離子撞擊，乾式蝕刻產生許多晶體缺陷。懸鍵容易氧化且晶體損傷在能帶中產生許多缺陷能階，其充當表面處的載子複合中心，從而引起非輻射複合。
表面複合速度(非輻射複合速度)比塊狀MQW中之輻射複合速度快，因此小的微型LED容易遭受表面複合及因而發生的IQE減小。
在蝕刻期間造成之損傷的廣泛散布的後果係在更小的微型LED尺寸下之效率減小，如第10圖所示。外部量子效率(External Quantum Efficiency，EQE)係IQE(產生的光子數與電子數之比率)之產物。驅使此趨勢的機制係微型LED之邊緣與面積之比率。隨著微型LED之大小減小，側壁之面積相對於MQW之面積增大，因此微型LED之邊緣處的表面漏電路徑造成非輻射複合之增大。
用於擴增實境及頭戴式顯示器之微型LED顯示器可在1A/cm 2至10A/cm 2之電流密度下操作。此可暗示小LED之效率與大LED相比有20倍的減小。
如第11圖所示，藉由修復由蝕刻造成之損傷，可顯著增大微型LED之效率。藉由執行最佳化損傷修復規程，通常有可能實現EQE之10倍改良。峰值EQE在損傷修復之後增大且峰值EQE在更低的電流密度下發生，因此在典型操作條件下，可獲得效率之10倍增大。然而，如第12圖所示，此種規程與保留針對高LEE最佳化之已成形結構不相容，因為修復製程移除因蝕刻而受到損傷之半導體材料。因此，提供達成此類偽抛物線LED結構之替代手段的一種期望。
本發明之一目標係提供一種解決與先前技術陣列相關聯的問題中之至少一者之改良的LED陣列前驅物，或至少提供其商業上有用的替代物。
根據第一態樣，本揭露提供一種形成單片式LED陣列前驅物之方法，該方法包含： (i) 提供一基板，該基板具有一表面； (ii) 在該基板之該表面上形成一連續的第一半導體層； (iii) 藉由在該第一半導體層上沉積一遮蔽層來選擇性地遮蔽該第一半導體層，該遮蔽層包含複數個孔； (iv) 穿過該遮蔽層之該等孔，在該第一半導體層之未遮蔽部分上生長一第二半導體層，以形成複數個柱，每個柱具有垂直於該基板且含有傾斜側面及一大致平坦的上表面部分之規則梯形截面； (v) 形成覆蓋該第二半導體層之一第三半導體層，其中該第三半導體層包含一或多個量子井子層且具有傾斜側面及一大致平坦的上表面部分； (vi) 形成覆蓋該第三半導體層之一第四半導體層，藉此，該第四半導體層具有傾斜側面及一大致平坦的上表面部分； (vii) 在該第四半導體層之該大致平坦的上表面部分上形成主要電接點；且其中該第一半導體層至該第四半導體層包含III族氮化物； (viii) 在該第四半導體層之該等傾斜側面上形成電絕緣的、光學透明的間隔物，該等間隔物具有面向該第四半導體層之該等傾斜側面之一內表面及一相反的外表面；及 (ix) 在該等間隔物之該外表面之上沉積一反射性導電層。
本發明之其他態樣將自說明書、附圖及所附申請專利範圍來說明。
現在將進一步描述本發明。在以下段落中，更詳細地定義本發明之不同態樣。除非明確指示為對立的情況，在此定義之每個態樣可與任何一或多個其他態樣組合。特定而言，指示為較佳的或有利的任何特徵可與指示為較佳的或有利的任何一或多個其他特徵組合。
本揭露提供一種用於形成單片式LED陣列前驅物之方法，形成方式使得可產生電子隔離之LED結構，該等LED結構展示改良的光發射性質及減小的非輻射複合。發明者已發現，藉由所揭示之特定結構的生長及僅在LED結構之特定區域上提供的電接點，可形成提供具有改良的性質之LED裝置之LED陣列前驅物。
本發明係關於一種形成單片式LED陣列前驅物之方法。LED係此項技術中熟知的且指代發光二極體。
單片式陣列指代提供形成為單件之多個LED結構。陣列意謂多個LED刻意地在單片式結構之中隔開且通常形成規則陣列，諸如LED之六邊形緊密填充陣列或正方形填充陣列。
藉由術語「前驅物」，請注意，所描述之LED陣列既不具有用於每個LED之必要的相反電接點(諸如為了允許發射光)，也不具有相關聯的電路。因此，所描述之陣列係單片式LED陣列之前驅物，一旦進行了必要的其他步驟，就將形成單片式LED陣列，其諸如包括反電極及諸如可藉由移除基板來達成之任何光萃取表面。
方法涉及若干被編號的步驟。將瞭解，在可能的情況下，可同時或並行地執行此等步驟。
第一步驟涉及提供具有表面之基板。合適的基板包括藍寶石、SiC及矽。其他合適的基板係此項技術中熟知的。
第二步驟涉及在基板之表面上形成連續的第一半導體層。第一半導體層可充當緩衝層。第一半導體層以及其他半導體層包含III族氮化物。較佳地，III族氮化物包含 AllnGaN、AlGaN、InGaN及GaN中之一或多者。
如本文所使用，通過組成成分對種類之任何參考包括其所有可用化學計量。因此，例如，AlGaN包括其所有合金，諸如Al xGa 1-xN，其中x不等於1或0。較佳的化學計量將根據特定層之功能變化。
第三步驟涉及藉由在第一半導體層上沉積遮蔽層來選擇性地遮蔽第一半導體層，遮蔽層包含複數個孔。較佳地，遮蔽層包含SiO 2及/或SiN x。可利用諸如電漿增強化學氣相沉積之標準沉積技術異位沉積SiO 2及/或SiN x遮蔽層。或者，可在反應室中沉積原位SiN x遮蔽層，合適的反應室(諸如MOCVD)係此項技術中熟知的。
可選地，複數個孔形成規則間隔的陣列。此可與圓的緊密填充(諸如正方形填充或六邊形填充)之任何構型類似。
達成第三步驟之較佳方式係藉由： (a) 沉積連續的遮蔽層，及(b) 選擇性地移除該遮罩層之複數個部分以提供複數個孔。
可選地選擇性地移除該遮蔽層之複數個部分包括選擇性地移除第一半導體層之複數個對應部分。此意謂第二可選不連續層隨後形成於第一半導體層之井內。
第四步驟涉及穿過該遮蔽層之該等孔，在第一半導體層之未遮蔽部分上生長可選不連續的第二半導體層，以形成複數個柱，每個柱具有垂直於基板之規則梯形截面及大致平坦的上表面部分。平坦的上方部分位於一個與基板表面之平面平行的平面中，各層形成於該基板表面上。
關於「規則梯形截面」意謂柱在頂部處比在底部處窄且柱具有大致平坦的平行上表面及下表面與傾斜的線性側面。此可導致截頭圓錐形狀，或更可能為具有3個或3個以上側面(通常為6個側面)之截頭錐體形狀。「規則梯形截面」之描述指代在第一半導體層上方延伸的第二半導體層之部分。第二半導體層之很底部部分在第一半導體層所界定之孔內，因此底部部分通常將具有恆定的截面而非漸縮的截面。柱之漸縮側面在本文中被稱為側面或刻面(facets)。在第二層連續的情況下，梯形截面係在第二半導體層之連續平面部分上方延伸的第二半導體層之不連續部分。
較佳地，柱之側面與平行於第一半導體層之平面具有大致恆定的角度(a)。即，柱之側面與平行於第一半導體層之平面之間的角度不會顯著變化。較佳地，角度a為50°與70°之間，更佳地為58°與64°之間，最佳地為約62°。
較佳地，第二半導體層中之複數個柱中之每一者係截頭六方錐。
第五步驟涉及形成覆蓋可選地不連續第二半導體層之可選地不連續第三半導體層，其中第三半導體層包含一或多個量子井子層且具有大致平坦的上表面部分及傾斜側面，其符合下方第二半導體層的形狀。
關於「大致平坦的上表面部分」，應理解其意謂特定半導體層之上方部分大體平行於第一半導體層(即，提供平行於基板之平面的平面)。
發明者已發現，在第二半導體層上沉積第三半導體層之材料是發生在厚的最上部表面，但顯著更薄的層沉積於刻面上。由於在相對於晶體結構之各種方向上之生長速度，此情況自動發生。
圍繞遮罩孔沉積於傾斜平面上的層與沉積於c平面定向之表面部分上的層相比通常更薄。特定而言，沉積於LED內之p-n接面中的n型摻雜層與p型摻雜層之間的InGaN多量子井(multiple quantum well，MQW)在沉積成與傾斜表面接觸的部分中比在沉積成與c平面定向表面接觸的部分中更薄。
熟習此項技術者已知，自傾斜GaN平面的發射可提供藉由半極性平面中減小之極化場來改良發光裝置之效率的手段。另外，與平坦表面部分相比，傾斜平面處不同MQW厚度的存在亦可達成自單個裝置之無磷光體多波長發射，以便進行色彩調整。
與此相反，本發明之一個目標係將光產生局限於大致平坦的表面區，從而防止載子注入及/或擴散至傾斜平面中及在作用區之邊緣處的潛在非輻射複合，晶體中原子的週期性排列在該邊緣處終止。載子局限於頂部平坦區將藉由將電接觸區的形成限制於頂部平坦表面之遠離傾斜平面之部分來達成。
另外，MQW之沿著c平面定向的部分與MQW之在傾斜刻面上的部分之間的MQW厚度差對應於兩個MQW部分之間的能隙差，其有效防止載子自平坦MQW部分擴散至傾斜MQW部分中。此係與III族氮化物LED中圍繞螺紋錯位發生之機制類似的機制，其中注入之載子經局限為遠離螺紋錯位核心，從而防止非輻射複合之可能性。附帶地，沉積於刻面上的區中之MQW組合物亦可不同於厚的最上部表面中之MQW組合物，其方式使得厚的最上部表面中之載子局限仍會發生。因此，預計將有均勻且相對窄的波長發射。
第六步驟涉及形成覆蓋可選地不連續第三半導體層之可選地不連續第四半導體層，藉此，第四半導體層具有大致平坦的上表面部分及傾斜側面，其符合下方的第三及第二半導體層的形狀。再一次，在第三半導體層上沉積第四半導體層之材料係在厚的最上部表面，但更薄的層沉積於刻面上。
較佳地，第四半導體層摻雜有鎂。可選地，Mg摻雜密度在厚的最上部表面中更高但在沉積於刻面上的層中低得多，以便進一步幫助將載子注入局限於第三半導體層之厚的最上部表面中。
較佳地，第二、第三及第四半導體層係不連續的。雖然第一態樣之遮蔽方法較佳地產生不連續層，但是在具有特別緊的間距之一些實施例中，第三、第四及第五半導體層可熔合。此形成了連續或部分連續的部分，其中此等層由若干LED結構共用。
第一半導體可具有100nm與8µm之間，且較佳地為3µm與5µm之間的厚度。
第二半導體層之柱可具有500nm與4µm之間，且較佳地為1µm與2µm之間的厚度。
第三半導體層之大致平坦的上表面部分可具有30nm與150nm之間，且較佳地為40nm與60nm之間的厚度。另外，遮罩孔/錐體寬度可為1µm與8µm之間。
第四半導體層之大致平坦的上表面部分可具有50nm與300nm之間，且較佳地為100nm與150nm之間的厚度。
與遮罩中之孔不對準之半導體層的部分具有0nm至上文所論述之各個層之最小值的厚度。雖然經遮蔽區域對後續半導體層之生長相對不太有利，但是可能不完全阻止生長。
第七步驟涉及在可選地不連續第四半導體層之大致平坦的上表面部分上形成主要電接點。可使用任何習知的電極材料且可藉由諸如熱蒸發或電子束蒸發之習知技術應用該電極材料。
可選地，藉由沉積諸如銦錫氧化物之透明導電氧化物以在第四半導體層之大致平坦的上表面部分上形成透鏡狀結構來形成主要電接點，其中透明導電氧化物之外部表面的為大體凸起的，或特別是圓形或抛物線形。
第八步驟涉及在第四半導體層之傾斜側面上形成電絕緣的、光學透明的間隔物，該等間隔物具有面向第四半導體層之傾斜側面之內表面及相反的外表面。較佳地，間隔物之外部面相對於內部面傾斜，且更佳地，間隔物之外部面具有偽抛物線輪廓。抛物線形狀用於朝向裝置之發光表面導引所發射光子，使得它們以低於臨界角之入射角入射於該表面上，從而允許將光子高效萃取至空氣中。
較佳地，間隔物之外部面具有近似於Bézier曲線之輪廓，Bézier曲線具有兩個控制點與Bézier係數0.5。已發現，此提供了最大的光萃取。在實施例中，間隔物由氮化矽、氧化矽或氧化錫形成。
可選地，第二電絕緣的、光學透明的材料在間隔物中之每一者之外部面上，第二電絕緣的、光學透明的材料具有與第一電絕緣的、光學透明的材料之折射率不同的折射率。此允許使用具有漸次變化之折射率的材料，使得所發射光子更容易萃取。在另一實施例中，可使用額外的間隔物層，其折射率遠離第四半導體層之傾斜側面不斷減小。
第九步驟涉及在間隔物之外表面之上沉積反射性導電層。在實施例中，反射性導電層由鋁型材，但是技術人員將知道可使用任何合適的材料。在實施例中，間隔物與反射性導電層之間的界面具有表面粗糙度Ra ＜ 50nm，且更佳地，Ra ＜ 10nm，以便防止光漫射，否則光漫射將減小光萃取效率。
上述層中之每一者可由一或多個子層形成。例如，第一半導體層可由組合物漸次變化的Al xGa 1-xN層形成。
可選地，第一半導體層包含在第二半導體近側之子層，該子層包含摻矽GaN。較佳地，第一半導體層在摻矽子層以外大致未摻雜。在一個實施例中，第一半導體層包含複數個未摻雜(Al)GaN子層及一摻矽子層。摻矽Al xGa 1-xN子層可具有100nm與1µm之間，且較佳地為300nm與500nm之間的厚度。較佳地，Al組合物為x=0與0.2之間，更佳地為0.05與0.1之間。較佳地，摻雜級為1x10 18at/cm 3與1x10 21at/cm 3之間，更佳地為1x10 20at/cm 3與2x10 20at/cm 3之間。
較佳地，在第一半導體層包含摻矽子層之情況下，在形成複數個孔時部分地移除摻矽子層，因此第二半導體層直接形成於第一半導體層之未摻雜部分上。有利地，此結構允許使用高摻矽層以獲得有益的電流分散而不降低材料品質，因為在生長第二半導體之處移除了(Al)GaN:Si子層。
所有以上沉積步驟可使用習知的半導體形成系統執行。用於LED生產之半導體層之形成係此項技術中熟知的，諸如MOCVD。
如將瞭解，第二半導體層柱中之每一者提供最終單片式LED陣列前驅物中由相關層形成之個別LED結構的基底。
本發明之另一態樣提供一種類似的方法，但是有替代的方法來形成第二半導體層。上文所論述之第一態樣之所有態樣可與此實施例自由組合。
在此另一態樣中，處理第一半導體層以提供非晶材料圖案，非晶材料圖案對後續的層生長不太有利。此意謂第二半導體層優先形成於晶體未處理區上，從而產生柱。根據在處理區及未處理區中達成之相對生長，此層可為連續或不連續的。梯形截面係在第二半導體層之連續平面部分上方延伸的第二半導體層之不連續部分。
具體而言，此另一態樣提供一種形成單片式LED陣列前驅物之方法，該方法包含： (i) 提供一基板，該基板具有一表面； (ii) 在該基板之該表面上形成一連續的第一半導體層； (iii) 選擇性地處理該第一半導體層以形成一非晶表面區，其中該非晶表面區界定該第一半導體層之複數個未處理部分； (iv) 在該第一半導體層之該等未處理部分上生長一第二半導體層以形成複數個柱，每個柱具有垂直於該基板之規則梯形截面及一大致平坦的上表面部分； (v) 形成覆蓋該第二半導體層之一第三半導體層，其中該第三半導體層包含一或多個量子井子層且具有一大致平坦的上表面部分； (vi) 形成覆蓋該第三半導體層之一第四半導體層，藉此，該第四半導體層具有一大致平坦的上表面部分；及(vii) 在該第四半導體層之該大致平坦的上表面部分上形成主要電接點，其中該第一半導體層至該第四半導體層包含III族氮化物。
可選地，第一半導體層包含在第二半導體近側之子層，該子層包含摻矽GaN。較佳地，第一半導體層除摻矽子層外大致未摻雜。即，較佳地，第一半導體層包含複數個未摻雜(Al)GaN子層及一摻矽子層。
較佳地，選擇性地處理第一半導體層包含藉由離子植入使第一半導體層之表面部分非晶化。較佳地，選擇性處理包含微影圖案化及蝕刻步驟，然後是離子植入。適合於植入之離子可選自N+、H+及Ar+。有利地，微影圖案化及蝕刻適當的遮蔽圖案防止對第一半導體層之未蝕刻區之離子損傷。
可選地，在第二態樣之方法中，步驟(iii)包含： (a) 在連續的第一半導體層上沉積包含遮蔽層材料之連續的遮蔽層； (b) 選擇性地移除遮蔽層材料以提供第一半導體層之複數個遮蔽區； (c) 利用離子植入處理第一半導體層以在該層中該遮蔽區外的地方形成非晶材料，及(b) 移除剩餘的遮蔽層材料，及可選地移除第一半導體層之複數個對應部分，以提供第一半導體層之複數個未處理部分。
較佳地，在第一半導體層包含摻矽子層之情況下，在形成複數個孔時部分地移除摻矽子層，因此第二半導體層直接形成於第一半導體層之未摻雜部分上。有利地，此結構允許使用高摻矽層以獲得有益的電流分散而不降低材料品質，因為在生長第二半導體之處移除了AlGaN:Si子層。
較佳地，在第二態樣之方法中，第二、第三及第四半導體層係不連續的。
以下揭示內容係關於較佳的特徵，該等特徵可同等地適用於上文所論述之兩個態樣。
較佳地，第二半導體層經n型摻雜。較佳地，第二半導體層經n型摻雜有矽或鍺，較佳為矽。
較佳地，第三半導體層未經摻雜。
較佳地，第四半導體層經p型摻雜，且較佳地，第四半導體層摻雜有鎂。
有利地，以上層組合物提供具有良好的光產生及光發射性質之LED作用區。
較佳地，第一半導體層具有帶有(0001)平面之纖鋅礦晶體結構，且第四半導體層之大致平坦的上表面部分平行於第一半導體層之(0001)平面。同等地，第二及第三半導體層之平坦的上表面中之每一者應平行於第一半導體層之(0001)平面。
較佳地，方法進一步包含移除基板以促進自製成的裝置(在使用中翻轉過來)之底部進行光萃取。或者，至少移除基板之一部分，該部分對應於上述個別LED結構中之每一者，以曝露第一半導體層之一部分以便自陣列前驅物進行光萃取。較佳地，完全移除基板，且可選地將粗糙化的表面層黏著至曝露的第一半導體層。基板(亦被稱為生長基板)提供在上面生長LED陣列之表面，但是通常並不形成最終裝置之一部分。較佳地，大致完全移除基板，以便在諸如Si之非透明基板之情況下使吸收最小化且在諸如SiC或藍寶石之透明基板之情況下使LED結構之間的串擾最小化。
可選地，選擇性地移除基板以形成複數個準直通道，準直通道中之每一者與形成於第四半導體層之大致平坦的上表面部分上之主要接點對準。
可選地，方法進一步包含提供以下步驟：至少部分地移除基板且至少部分地移除第一半導體層以形成複數個圓頂或透鏡結構，該等圓頂或透鏡結構與第二半導體層之複數個柱中之每一者對應且對準。較佳地，方法包含：完全移除基板且部分移除第一半導體層以提供在第二半導體層遠側的複數個凸圓頂。圓頂中之每一者與陣列之複數個LED結構中之一者對準。
有利地，圓頂結構改良LED結構之光萃取及準直而不需要額外或其他材料。較佳地，複數個圓頂結構可塗有介電質塗層或透明的環氧樹脂層以便使圓頂之表面處的反射最小化。
較佳地，方法可進一步包含以下步驟：至少在位於第三半導體層遠側的第四半導體層之不具備主要電接點之部分上提供一或多個透明絕緣層，然後是一反射層。較佳地，絕緣層包含SiO 2及/或SiN x。有利地，此類塗佈層可藉由減少陣列內的光損耗來改良自LED結構之光萃取且可改良萃取光之準直。
可選地，方法進一步包含形成一或多個次要電接點，該一或多個次要電接點跨量子井子層與主要電接點電連通，以形成單片式LED陣列。藉由提供次要電接點，提供LED陣列發揮作用所必需的所有特徵。即，跨主要接點及次要接點施加電位差將致使LED結構產生光。
較佳地，一或多個次要電接點形成於第一半導體層上。更佳地，次要電接點係由與第一半導體層接觸之透明導電氧化物層提供。
形成之單片式LED陣列前驅物較佳地包含至少四個LED結構，每個LED結構對應於：相異的第二半導體層部分、形成於其上之對應的第三半導體層部分、形成於其上之對應的第四半導體層部分及形成於其上之對應的主要電接點。LED陣列前驅物較佳為微型LED陣列。
較佳地，單片式LED陣列前驅物包含至少第一及第二LED結構子陣列，每個子陣列能夠以不同的主波長發射光。
在另一態樣中，本揭露提供一種單片式LED陣列前驅物。此較佳地可藉由以上態樣中所描述之方法中之一者獲得。因此，關於在以上方法中形成之結構所描述之所有態樣同等地適用於本文中描述之前驅物。
在另一態樣中，本揭露提供一種單片式LED陣列前驅物，其包含： 複數個LED結構，該複數個LED結構共用一第一半導體層，其中該第一半導體層界定該LED陣列前驅物之一平面，每個LED結構包含： (i) 在該第一半導體層上的一第二半導體層，該第二半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第二半導體層具有垂直於該上表面部分之規則梯形截面，使得該第二半導體層具有傾斜側面； (ii) 在該第二半導體層上的一第三半導體層，該第三半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第三半導體層具有垂直於該上表面部分之規則梯形截面，使得該第三半導體層具有平行於該第二半導體層之傾斜側面的傾斜側面； (iii) 在該第三半導體層上的一第四半導體層，該第四半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第四半導體層具有垂直於該上表面部分之規則梯形截面，使得該第四半導體層具有平行於該第三半導體層之傾斜側面的傾斜側面； (iv) 在該第四半導體層上的一主要電接點，其中該接點僅在該第四半導體層之上表面部分上，該上表面部分平行於該LED陣列前驅物之該平面； 其中該第三半導體層包含複數個量子井子層，該等量子井子層在平行於該LED陣列前驅物之該平面的一部分上具有更大的厚度且在不平行於該LED陣列前驅物之該平面的一部分上具有減小的厚度。
在實施例中，第四半導體層由pGaN製成。在替代實施例中，第四半導體層由p-AlGaN製成以便使側壁更絕緣。在此實施例中，側壁區之Al含量將高於平面區之Al含量，從而使側壁更絕緣，使得電流注入將僅自平面區發生。
較佳地，LED陣列前驅物包含在第一半導體層與第二半導體層之間的一遮罩部分。LED前驅物之遮罩部分可與以上關於第一態樣所論述之遮罩部分相同。或者，LED陣列前驅物可具有第一半導體層之非晶化部分，該等非晶化部分由離子植入產生。
較佳地，第三半導體層之傾斜側面與第二半導體層之傾斜側面的間隔小於第三半導體層之上表面部分與第二半導體層之上表面部分的間隔。
較佳地，第四半導體層之傾斜側面與第三半導體層之傾斜側面的間隔小於第四半導體層之上表面部分與第三半導體層之上表面部分的間隔。
可選地，第二、第三及第四半導體層在陣列中之LED結構之間共用。此可發生在使用上述第二態樣製造前驅物時，前驅物具有非晶基底圖案，其阻止後續的上覆生長。
較佳地，複數個LED結構形成規則間隔的陣列。較佳地，LED結構之第二至第四層係截頭六方錐。
有利地，以上層組合物提供具有良好的光產生及光萃取性質之LED作用區。
較佳地，第一半導體層具有帶有(0001)平面之纖鋅礦晶體結構，且第四半導體層之大致平坦的上表面部分平行於第一半導體層之(0001)平面。
較佳地，LED陣列前驅物之LED結構包含在第一半導體層上之共用光萃取層，該共用光萃取層位於在第二半導體層遠側的表面上。在一個實施例中，共用光萃取層包含複數個準直通道，該等準直通道中之每一者與主要接點對準。或者，第一半導體層在位於第二半導體層遠側的表面上形成複數個圓頂或透鏡結構，該等圓頂或透鏡結構與複數個LED結構對應且對準。
在另一態樣中，本揭露提供一種單片式LED陣列，其包含本文中描述之單片式LED陣列前驅物且進一步包含一或多個次要電接點，該一或多個次要電接點跨量子井子層與主要電接點電連通。此陣列係基於上述前驅物，且較佳地由本文中描述之方法獲得。因此，彼等態樣中描述之所有特徵同等地適用於此另一態樣。
較佳地，單片式LED陣列包含至少四個LED結構。LED陣列較佳為微型LED陣列。較佳地，單片式LED陣列包含至少LED結構的第一及第二子陣列，每個子陣列能夠以不同的主波長發射光。較佳地，每個子陣列中之光產生層以窄的波長帶寬發射光，較佳地在370nm與680nm之間的範圍內，更佳地為440nm與550nm之間。
在另一態樣中，本揭露提供一種顯示裝置，其包含本文中所揭示之單片式LED陣列。較佳地，本揭露之方法適合於生產本文中所揭示之LED陣列前驅物及LED陣列。
圖1a展示根據本揭露之第一態樣之LED陣列前驅物之一部分的平面圖。第1b圖展示沿著線S1之垂直截面。
圖1之LED陣列前驅物包含：生長基板(100)；第一半導體層(110)；遮蔽層(120)；不連續的第二半導體層(130)，其包含複數個柱；不連續的第三半導體層(140)，其包含複數個量子井子層(141)；不連續的第四半導體層(150)；及主要電接點(160)，其位於不連續的第四半導體層(150)之大致平坦的上表面部分上。
在此截面中可看見第二半導體層(130)之規則梯形截面。在所示實施例中，第三半導體層(140)及第四半導體層(150)之傾斜部分比平行於大致平坦的上表面部分之部分薄。類似地，量子井子層(141)之傾斜部分比平行於第二半導體層(130)之大致平坦的上表面部分之部分薄。
在圖1b之平面圖中，柱之六邊形可被視為第四半導體層(150)之上表面，其中主要電接點(160)在每個柱之中間分隔開來。柱之間的區域係遮罩層(120)之上表面。
圖2之LED陣列前驅物包含：生長基板(100)；第一半導體層(110)；第一半導體層之非晶表面區(121)；第二半導體層(130)，其包含複數個柱；第三半導體層(140)，其包含複數個量子井子層(未圖示)；第四半導體層(150)；及主要電接點(160)，其位於不連續的第四半導體層(150)之大致平坦的上表面部分上。
在圖2之實施例中，第二、第三及第四半導體層(130, 140, 150)係連續的。
圖3展示本發明之LED陣列前驅物之單個LED結構的截面，其中第一半導體層(110)包含位於在第二半導體層(130)近側之表面處的摻矽子層(190)。另外，在形成遮罩層(120)中，已在遮罩層中之孔下方部分地移除第一半導體層，因此第二半導體層(130)穿過摻矽子層(190)穿透至第一半導體層(110)中。
圖4a展示第一態樣之LED陣列前驅物之單個LED結構，其中生長基板已完全移除且第一半導體層(110)已成形為與LED結構對準的圓頂之形式。在圖4b之LED結構中，圓頂之表面已塗有介電質塗層或透明的環氧樹脂層(115)以便使凸圓頂之表面處的反射最小化。在圖4c中，圓頂已如圖4b中那樣經塗佈且柱之表面已塗有透明的SiO 2及/或SiN X層及反射層(170)。具體而言，第四半導體層(150)之傾斜部分之曝露表面已經塗佈。有利地，此等特徵(圓頂、圓頂塗層及柱之側面之塗層)改良了光萃取及準直。
發明者已發現，添加與錐體基底對準的圓頂形區增強了自錐體之光萃取，如圖4a至圖4c所示。有利地，此補充了藉由錐體側壁處之全內反射獲得的準直效果。較佳地，圓頂形區具有與錐體之基底之大小匹配的曲率半徑。即，圓頂形區之基底及錐體之基底較佳約為相同的大小。
圖4d及圖4e展示根據本發明之微型LED內之說明性光徑。將圖4d與圖4e進行比較，顯而易見，添加與錐體基底對準的凸圓頂減少了在光萃取表面(光自LED逃逸之表面)處反射回微型LED內部之光之量，從而進一步改良光萃取效率。
圖5a至圖5c展示本揭露之三個模型LED之模擬的光萃取效率值及全寬半高值射束角(以度為單位)。具體而言，圖5a對應於柱之側面未經塗佈的LED，而在圖5b中，側面塗有SiO 2，且在圖5c中，側面已塗有Ag/Si 3N 4。
與已知結構(其旨在改良自習知LED之光萃取，藉此在位於其他為平面且無界的光產生區遠側之表面上蝕刻的錐體)相比，所揭示之發明中之光產生區完全包含在錐體形結構內，從而大致阻止側向光傳播(平行於LED層)。
與又一類已知的類似結構(其中光產生區完全包含在藉由乾式蝕刻獲得之傾斜表面內，旨在改良光萃取(參見例如US7518149))相比，利用選擇性區域生長製程獲得之傾斜刻面在光萃取方面係優良的，因為它們與藉由乾式蝕刻獲得之表面相比更平滑，從而促進傾斜側壁處的全內反射且將更高百分比的所產生光朝向光萃取表面準直，光以接近法線角與光萃取表面相遇。
圖6a展示根據本揭露之微型LED之SEM影像且第6b圖展示該微型LED之AFM量測結果。圖6c係圖6b中之AFM量測結果之截面，其更詳細地展示了與側壁相對應的微型LED之表面構形。影像表明，本發明中揭示之方法產生平滑的微型LED側壁。
與各向異性乾式蝕刻相比，藉由不同結晶平面上之差異生長速率獲得了更一致可再現的側壁傾斜，在錐體之基底處的角度(圖4a中的a)通常接近62°。圖6c之AFM截面對此進行展示。
熟習此項技術者應理解，雖然藉由圍繞光產生區之傾斜側壁的存在獲得之光萃取之改良歸因於全內反射效應，但是藉由添加圓頂形區獲得之光萃取增強由光萃取表面處的全內反射之減少引起，因為光之更大部分已經藉由傾斜刻面部分地準直且因此以接近法線角與內部圓頂表面相遇。因此，考慮到自圓頂形表面之光萃取並不依靠全內反射的事實，藉由乾式蝕刻獲得圓頂並不對特此揭示之工作原理構成損害。
圖7展示穿過本揭露之LED陣列之截面。圖7之LED陣列包含第1圖之LED陣列前驅物。陣列前驅物已翻轉過來且黏結至包含底板基板(200)及底板接觸墊(202)之底板。LED陣列前驅物之生長基板已移除且粗糙化層(112)已層疊至第一半導體層(110)之曝露表面上。另外，次要電接點(180)已應用於第一半導體層。主要及次要電接點經由LED結構彼此電接觸。
技術人員將瞭解，在單個LED裝置中可組合上文及下文所論述之各種實施例。例如，如圖4所示之圓頂、圓頂塗層115及柱之經塗佈側面(170)可與圖3之摻矽子層(190)組合。
圖13展示根據本揭露之另一態樣之LED結構。LED結構如上文關於圖1至圖4所描述，額外特徵為間隔物300位於第四半導體層150之傾斜側面上。間隔物300由具有折射率n 1之二氧化矽形成。在替代實施例中，間隔物由氮化矽或氧化鈦形成。雖然間隔物之外部表面或外表面在所示出之實施例中具有偽抛物線輪廓，但是它們可具有由一系列Bézier曲線描述之任何合適的輪廓，Bézier曲線具有兩個控制點及係數B，其中B為0.1、0.5、0.2及0.05中之一者。在較佳實施例中，Bézier係數為0.5，從而產生遠離側壁向外傾斜之近似筆直側面的間隔物。
在實施例中，間隔物300由分別具有折射率n 1及n 2之內部部分及外部部分形成。在較佳實施例中，n 1＞ n 2，這可藉由使用氮化矽作為內部間隔物材料及使用氧化鋁作為第二間隔物材料來達成。在另一實施例中，可使用額外的間隔物層，其折射率隨著遠離第四半導體層150之側壁不斷減小(即，n 1＞n 2＞n N)。雖然在示意性的圖13中描繪為兩個分離的間隔物，但是間隔物事實上可形成為圍繞發光結構之連續層。
亦展示了在間隔物300之外表面之上延伸的反射性導電層310。在實施例中，反射性導電層310由鋁或銀形成且具有表面粗糙度Ra = 50 nm。在較佳實施例中，表面粗糙度為Ra ＜ 10 nm，以便防止光漫射，光漫射會減小裝置之光萃取效率。除了覆蓋間隔物300之外表面之外，反射性導電層310亦可在第四半導體層150之未被間隔物310或主要電接點160覆蓋的任何部分之上延伸，以便充當電流分散層。
圖14至圖16描繪對應於圖13中所描繪結構之LED陣列之製造製程。從圖1b所示之結構開始，在第四半導體層150之傾斜側面上沉積間隔物(圖14b)。在實施例中，傾斜側面首先經歷藉由應用二氧化矽、氧化鋁或立方氮化鋁層進行之側壁鈍化，然後沉積的二氧化矽、氮化矽或氧化錫的保形膜。然後使其經受整體回蝕製程以形成所要的間隔物形狀。可選地，可藉由執行乾式蝕刻或藉由使用具有合適的抗蝕輪廓之微影抗蝕劑來調整下伏傾斜側面之表面粗糙度。有利地，已發現粗糙化的側壁能改良照度均勻性且增強自LED結構之光萃取，而間隔物300的後應用允許LED結構之輪廓按需要成形。
然後在間隔物300及/或第四半導體層150之曝露部分之上沉積反射性導電材料310以進一步增強光萃取效率(圖15a)。
然後經由已知製程將生長基板及LED結構翻轉、對準且黏結至CMOS底板晶圓(圖15b)。底板晶圓包含底板基板(200)及底板接觸墊(202)。然後移除LED陣列前驅物之生長基板(圖16a)且將透明導電氧化物層330應用於第一半導體層(110)之曝露表面。在實施例中，層330由銦錫氧化物(Indium Tin Oxide，ITO)形成且充當共同的次要電接點，經由相應LED結構與主要接點電連接。在另一實施例中，層330可經圖案化或以其他方式成形以在每個LED結構上方提供光萃取特徵(諸如透鏡狀結構)。
為了進一步增大光萃取效率，可經由透明導電氧化物之孔隙率變化來改變透明導電氧化物層330之折射率。一種用於改變透明導電氧化物(諸如ITO)之孔隙率之已知方法係使用電子束蒸發進行之斜角沉積。藉由改變相對於蒸氣流沉積的沉積表面之角度，可控制所沉積材料所投射之陰影的量，從而控制所形成層之孔隙率。用於ITO之斜角沉積之進一步闡釋可至少在Jong Kyu Kim等人的「Light-Extraction Enhancement of GaInN Light Emitting Diodes by Graded-Refractive-Index Indium Tin Oxide Anti-Reflection Contact」 (Advanced Materials, vol. 20, no. 4 pp. 801-804 (2008))中找到。
在使用中，跨LED結構施加電流。由量子井發射之光直接或i) 經由在與間隔物300之界面處的反射及/或折射，ii) 經由反射性導電層310，或iii) 經由包括以上各項之組合之結構內的多重反射的導引而朝向發光處。因此，LED結構經配置以增大在臨界角範圍內入射於發光表面上之光之比例，以允許光之傳播。
圖17展示另一實施例，其中主要電接點使用具有大體凸起的外表面之透明導電氧化物320形成，反射性導電層310在該外表面之上延伸。此允許p接點160充當擴展的反射體，其用以使自LED結構發射之光之發射角變窄。
圖18至圖20描繪對應於圖17中所描繪結構之LED陣列之製造製程。從圖1b所示之結構開始(但是在形成主要電接點160之前)，在第四半導體層150之傾斜側面上形成間隔物(圖18b)。然後在第四半導體層之曝露表面之上沉積透明導電氧化物320 (圖19a)，且經由已知的化學或機械手段使其成形以便提供凸起的外表面。然後在間隔物300、透明導電氧化物320之外表面及/或第四半導體層150之曝露部分之上沉積反射性導電材料以進一步增強光萃取效率(圖19b)。
然後經由已知製程將生長基板及LED結構翻轉、對準且黏結至CMOS底板晶圓(圖20a)，其中底板接觸墊(202)經由反射性導電層310與LED結構形成電接觸。然後移除LED陣列前驅物之生長基板(圖20b)且將另一透明導電氧化物層330應用於第一半導體層(110)之曝露表面。如上所述，層330可由銦錫氧化物ITO形成且充當共同的次要電接點，經由相應LED結構與主要接點電連接。層330亦可經圖案化或以其他方式成形以在每個LED結構上方提供光萃取特徵(諸如透鏡狀結構)。亦可改變層330之折射率，如關於第16b圖所描述。
圖21描繪另一實施例，其中透明導電氧化物320 (諸如銦錫氧化物)用作主要接點160及間隔物材料300兩者。此提供了行進穿過LED結構之光所經歷之折射率的更低對比度。在以上實施例中，由於二氧化矽之折射率相對更低，穿過層320 (其中ITO具有n=2.0)、穿過二氧化矽遮罩層120 (n=1.5)且最終到達GaN半導體層(n=2.4)而行進之光很可能經歷向後反射。在第21(b)圖之實施例中，間隔物300由銦錫氧化物形成，而絕緣(未摻雜)的AlGaN層125 (具有更高折射率n=2.4)設置於透明導電氧化物320與第一半導體層110之間。當移除二氧化矽遮罩層120時，弗芮耳反射(Fresnel Reflections)之可能性因此降低，而未摻雜的AlGaN層125防止主要電接點320與第一半導體層110之間的短路。
圖22至圖23展示圖13所示之裝置的模擬。
圖22b展示耦接至顯示器之光學系統的對受光角之模擬耦合效率增益，其中在圖22a中描繪受光角θ。耦合增益經定義為本發明之準直束之耦合效率對朗伯發射體(Lambertian emitter)的比率。因此，對於投影/中繼透鏡F/2，受光角為約14度，其得出約2倍的耦合增益。此意謂與習知的朗伯顯示器相比，有兩倍的光耦合至F/2透鏡。
圖23a及圖23b展示來自模擬裝置之發射光之角分佈及極化分佈，其中圖23a展示40°之全寬半高值。
因此，提供了一種LED陣列前驅物、LED陣列及其製造方法，該LED陣列前驅物、LED陣列及其製造方法提供之優點在於：增大的內部量子效率，同時維持高的光萃取效率，以實現外部量子效率相比先前技術的顯著改良；減小的遮蔽層數，從而使得能夠在更高的每吋像素數(pixel per inch，PPI)下製造更小的微型LED；及更窄的角發射分佈。
雖然本文中已具體地描述本發明之較佳實施例，但是熟習此項技術者將理解，可在不脫離本發明或隨附申請專利範圍之範疇的情況下對該等實施例進行改變。 編號陳述
1.一種形成一單片式LED陣列前驅物之方法，該方法包含： (i) 提供一基板，該基板具有一表面； (ii) 在該基板之該表面上形成一連續的第一半導體層； (iii) 藉由在該第一半導體層上沉積一遮蔽層來選擇性地遮蔽該第一半導體層，該遮蔽層包含複數個孔； (iv) 穿過該遮蔽層之該等孔，在該第一半導體層之未遮蔽部分上生長一第二半導體層，以形成複數個柱，每個柱具有垂直於該基板之規則梯形截面及一大致平坦的上表面部分； (v) 形成覆蓋該第二半導體層之一第三半導體層，其中該第三半導體層包含一或多個量子井子層且具有一大致平坦的上表面部分； (vi) 形成覆蓋該第三半導體層之一第四半導體層，藉此，該第四半導體層具有一大致平坦的上表面部分； (vii) 在該第四半導體層之該大致平坦的上表面部分上形成主要電接點；且其中該第一半導體層至該第四半導體層包含III族氮化物。
2.如編號陳述1所述之方法，其中該第二、該第三及該第四半導體層係不連續的。
3.如編號陳述1或編號陳述2所述之方法，其中步驟(iii)包含： (a) 沉積一連續的遮蔽層，及(b) 選擇性地移除該遮罩層之複數個部分以提供複數個孔，可選地，其中選擇性地移除該遮蔽層之複數個部分包括選擇性地移除該第一半導體層之複數個對應部分。
4.一種形成一單片式LED陣列前驅物之方法，該方法包含： (i) 提供一基板，該基板具有一表面； (ii) 在該基板之該表面上形成一連續的第一半導體層； (iii) 選擇性地處理該第一半導體層以形成一非晶表面圖案，其中該非晶表面圖案界定該第一半導體層之複數個未處理部分； (iv) 在該第一半導體層之該等未處理部分上生長一第二半導體層以形成複數個柱，每個柱具有垂直於該基板之規則梯形截面及一大致平坦的上表面部分； (v) 形成覆蓋該第二半導體層之一第三半導體層，其中該第三半導體層包含一或多個量子井子層且具有一大致平坦的上表面部分； (vi) 形成覆蓋該第三半導體層之一第四半導體層，藉此，該第四半導體層具有一大致平坦的上表面部分；及(vii) 在該第四半導體層之該大致平坦的上表面部分上形成主要電接點，其中該第一半導體層至該第四半導體層包含III族氮化物。
5.如前述編號陳述中任一項所述之方法，其中該複數個孔形成一規則間隔的陣列。
6.如前述編號陳述中任一項所述之方法，其中該第一半導體層具有帶有一(0001)平面之一纖鋅礦晶體結構，且該第四半導體層之該大致平坦的上表面部分平行於該第一半導體層之該(0001)平面。
7.如前述編號陳述中任一項所述之方法，該方法進一步包含形成一或多個次要電接點，該一或多個次要電接點跨該等量子井子層與該等主要電接點電連通，以形成一單片式LED陣列，較佳地，其中該一或多個次要電接點形成於該第一半導體層上。
8.如前述編號陳述中任一項所述之方法，其中該單片式LED陣列前驅物包含該LED結構的至少第一及第二子陣列，每個子陣列能夠以不同的主波長發射光。
9.如前述編號陳述中任一項所述之方法，其進一步包含以下步驟：至少部分地移除該基板且至少部分地移除該第一半導體層以形成複數個圓頂或透鏡結構，該等圓頂或透鏡結構與該第二半導體層之該複數個柱中之每一者對應且對準。
10.如前述編號陳述中任一項所述之方法，其中選擇性地移除該基板以形成複數個準直通道，該等準直通道中之每一者與形成於該第四半導體層之該大致平坦的上表面部分上之一主要接點對準。
11.一種單片式LED陣列前驅物或LED陣列，其可藉由如前述編號陳述中任一項所述之方法獲得。
12.一種單片式LED陣列前驅物，其包含： 複數個LED結構，該複數個LED結構共用一第一半導體層，其中該第一半導體層界定該LED陣列前驅物之一平面，每個LED結構包含： (i) 在該第一半導體層上的一第二半導體層，該第二半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第二半導體層具有垂直於該上表面部分之規則梯形截面，使得該第二半導體層具有傾斜側面； (ii) 在該第二半導體層上的一第三半導體層，該第三半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第三半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第三半導體層具有平行於該第二半導體層之該等傾斜側面的傾斜側面； (iii) 在該第三半導體層上的一第四半導體層，該第四半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第四半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第四半導體層具有平行於該第三半導體層之該等傾斜側面的傾斜側面；及(iv) 在該第四半導體層上的一主要電接點，其中該接點僅在該第四半導體層之該上表面部分上，該上表面部分平行於該LED陣列前驅物之該平面； 其中該第三半導體層包含複數個量子井子層，該等量子井子層在平行於該LED陣列前驅物之該平面的一部分上具有更大的厚度且在不平行於該LED陣列前驅物之該平面的一部分上具有減小的厚度。
13.如編號陳述12所述之單片式LED陣列前驅物，其中該第三半導體層之該等傾斜側面與該第二半導體層之該等傾斜側面的一間隔小於該第三半導體層之該上表面部分與該第二半導體層之該上表面部分的一間隔，且/或其中該第四半導體層之該等傾斜側面與該第三半導體層之該等傾斜側面的一間隔小於該第四半導體層之該上表面部分與該第三半導體層之該上表面部分的一間隔。
14.如編號陳述12或編號陳述13所述之單片式LED陣列前驅物，其中每一層之傾斜面形成複數個平面刻面。
15.如編號陳述12至14中任一項所述之單片式LED陣列前驅物，其中該第二、該第三及該第四半導體層在LED結構之間共用。
16.如編號陳述12至15中任一項所述之單片式LED陣列前驅物，其中該第一半導體層具有帶有一(0001)平面之一纖鋅礦晶體結構，且該第四半導體層之該大致平坦的上表面部分平行於該第一半導體層之該(0001)平面。
17.如編號陳述12至15中任一項所述之單片式LED陣列前驅物，其中該第一半導體層包含複數個透鏡結構，該複數個透鏡結構與該複數個LED結構對應且對準。
18.一種單片式LED陣列，其包含如編號陳述12至17中任一項所述之單片式LED陣列前驅物且進一步包含一或多個次要電接點，該一或多個次要電接點跨該等量子井子層與該等主要電接點電連通。
19.如編號陳述18所述之單片式LED陣列，其中該單片式LED陣列包含該LED結構的至少第一及第二子陣列，每個子陣列能夠以不同的主波長發射光。
20.一種顯示裝置，其包含如編號陳述18或19中任一項所述之單片式LED陣列。
100:生長基板 110:第一半導體層 112:粗糙化層 115:圓頂塗層 120:遮蔽層 121:非晶表面區 125:絕緣(未摻雜)的AlGaN層 130:第二半導體層 140:第三半導體層 141:量子井子層 150:第四半導體層 160:主要電接點 170:反射層 180:次要電接點 190:摻矽子層 200:底板基板 202:底板接觸墊 300:間隔物 310:反射性導電層 320:透明導電氧化物 330:透明導電氧化物層 S1:線 a:角度 θ:受光角
本發明現以關於以下非限制性的圖式進行描述。當結合諸圖考慮時，參考實施方式將顯而易見本揭露之其他優點，該等圖並非按比例的，以便更清晰地展示細節，其中相似的符號貫穿若干視圖指示相似的元件，且其中：
圖1顯示根據第一態樣之LED陣列前驅物，其中：
圖1a顯示LED陣列前驅物之平面圖。
圖1b顯示LED陣列前驅物之截面。
圖2顯示根據第二態樣之LED陣列前驅物之一部分的截面。
圖3顯示穿過LED陣列前驅物之實施例之截面，其中第一半導體層包含摻矽表面層。
圖4a至圖4e顯示根據第一態樣之LED陣列前驅物之LED結構的其他細節。
圖5a至圖5c顯示本揭露之LED之模擬的光萃取效率值及全寬半高值射束角(以度為單位)。
圖6a至圖6c顯示本揭露之微型LED之掃描電子顯微鏡(scanning electron microscope，SEM)影像及原子力顯微鏡(atomic force microscope，AFM)量測結果。在圖6d及圖6e中，示出具有及不具有凸圓頂的根據本發明之微型LED內之光徑。
圖7顯示本揭露之LED陣列。
圖8顯示本揭露之LED陣列之影像。
圖13至圖16顯示根據本揭露之另一態樣之LED結構及其製造製程。
圖16至圖20顯示根據本揭露之另一態樣之LED結構及其製造製程。
圖21顯示根據本揭露之另一態樣之LED結構。
圖22至圖23顯示自本揭露之LED結構發射光之模擬的光耦合效率及角分佈。
300:間隔物
310:反射性導電層
320:透明導電氧化物

Claims (25)

  1. 一種形成一單片式LED陣列前驅物之方法，該方法包含： (i) 提供一基板，該基板具有一表面； (ii) 在該基板之該表面上形成一連續的第一半導體層； (iii) 藉由在該第一半導體層上沉積一遮蔽層來選擇性地遮蔽該第一半導體層，該遮蔽層包含複數個孔； (iv) 穿過該遮蔽層之該等孔，在該第一半導體層之未遮蔽部分上生長一第二半導體層，以形成複數個柱，每個柱具有垂直於該基板且含有傾斜側面及一大致平坦的上表面部分之一規則梯形截面； (v) 形成覆蓋該第二半導體層之一第三半導體層，其中該第三半導體層包含一或多個量子井子層且具有傾斜側面及一大致平坦的上表面部分； (vi) 形成覆蓋該第三半導體層之一第四半導體層，藉此，該第四半導體層具有傾斜側面及一大致平坦的上表面部分； (vii) 在該第四半導體層之該大致平坦的上表面部分上形成主要電接點；且其中該第一半導體層至該第四半導體層包含III族氮化物； (viii) 在該第四半導體層之該等傾斜側面上形成電絕緣的、光學透明的間隔物，該等間隔物具有面向該第四半導體層之該等傾斜側面之一內表面及一相反的外表面；及 (ix) 在該等間隔物之該外表面之上沉積一反射性導電層。
  2. 如請求項1所述之方法，其中步驟(iii)包含： (a) 沉積一連續的遮蔽層，及(b) 選擇性地移除該遮罩層之複數個部分以提供複數個孔，可選地，其中選擇性地移除該遮蔽層之複數個部分包括選擇性地移除該第一半導體層之複數個對應部分。
  3. 一種形成一單片式LED陣列前驅物之方法，該方法包含： (i) 提供一基板，該基板具有一表面； (ii) 在該基板之該表面上形成一連續的第一半導體層； (iii) 選擇性地處理該第一半導體層以形成一非晶表面圖案，其中該非晶表面圖案界定該第一半導體層之複數個未處理部分； (iv) 在該第一半導體層之該等未處理部分上生長一第二半導體層以形成複數個柱，每個柱具有垂直於該基板且含有傾斜側面及一大致平坦的上表面部分之一規則梯形截面； (v) 形成覆蓋該第二半導體層之一第三半導體層，其中該第三半導體層包含一或多個量子井子層且具有傾斜側面及一大致平坦的上表面部分； (vi) 形成覆蓋該第三半導體層之一第四半導體層，藉此，該第四半導體層具有傾斜側面及一大致平坦的上表面部分； (vii) 在該第四半導體層之該大致平坦的上表面部分上形成主要電接點，其中該第一半導體層至該第四半導體層包含III族氮化物； (viii) 在該第四半導體層之該等傾斜側面上形成電絕緣的、光學透明的間隔物，該等間隔物具有面向該第四半導體層之該等傾斜側面之一內表面及一相反的外表面；及 (ix) 在該等間隔物之該外表面之上沉積一反射性導電層。
  4. 如前述請求項中任一項所述之方法，其中形成該等主要電接點包含沉積一透明導電氧化物，該透明導電氧化物具有與該第四半導體層之該大致平坦的上表面部分接觸的一內表面及凸起外表面。
  5. 如請求項4所述之方法，其進一步包含在該透明導電氧化物之該凸起外表面之上沉積一反射性導電層。
  6. 如前述請求項中任一項所述之方法，其中該等間隔物之該外表面具有一偽抛物線或抛物線輪廓，且/或其中該等間隔物之該外表面之該輪廓近似於一Bézier曲線，該Bézier曲線具有兩個控制點與一Bézier係數0.5。
  7. 如前述請求項中任一項所述之方法，其中該等間隔物由一透明導電氧化物形成且一絕緣層設置於該等透明導電氧化物間隔物與下方的該第一半導體層之間。
  8. 如請求項1至6中任一項所述之方法，其中該等間隔物由二氧化矽、氮化矽或氧化鈦中之任一者形成。
  9. 如前述請求項中任一項所述之方法，其中該等間隔物之該內表面由一第一材料形成且該等間隔物之該外表面由一第二材料形成，且其中該第一材料具有比該第二材料高的一折射率。
  10. 如前述請求項任一項所述之方法，該方法進一步包含形成一或多個次要電接點，該一或多個次要電接點跨過該等量子井子層與該等主要電接點電連通，以形成一單片式LED陣列，較佳地，其中該一或多個次要電接點形成於該第一半導體層上。
  11. 如前述請求項中任一項所述之方法，其進一步包含以下步驟：至少部分地移除該基板且至少部分地移除該第一半導體層以形成複數個圓頂或透鏡結構，該等圓頂或透鏡結構與該第二半導體層之該複數個柱中之每一者對應且對準。
  12. 如前述請求項中任一項所述之方法，其中選擇性地移除該基板以形成複數個準直通道，該等準直通道中之每一者與形成於該第四半導體層之該大致平坦的上表面部分上之一主要接點對準。
  13. 一種單片式LED陣列前驅物或LED陣列，其可藉由如前述請求項中任一項所述之方法獲得。
  14. 一種單片式LED陣列前驅物，其包含： 複數個LED結構，該複數個LED結構共用一第一半導體層，其中該第一半導體層界定該LED陣列前驅物之一平面，每個LED結構包含： (i) 在該第一半導體層上的一第二半導體層，該第二半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第二半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第二半導體層具有傾斜側面； (ii) 在該第二半導體層上的一第三半導體層，該第三半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第三半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第三半導體層具有平行於該第二半導體層之該等傾斜側面的傾斜側面； (iii) 在該第三半導體層上的一第四半導體層，該第四半導體層具有平行於該LED陣列前驅物之該平面的一上表面部分，該第四半導體層具有垂直於該上表面部分之一規則梯形截面，使得該第四半導體層具有平行於該第三半導體層之該等傾斜側面的傾斜側面； (iv) 在該第四半導體層上的一主要電接點，其中該接點僅在該第四半導體層之該上表面部分上，該上表面部分平行於該LED陣列前驅物之該平面； (v) 在該第四半導體層之該等傾斜側面上的電絕緣的、光學透明的間隔物，該等間隔物具有面向該第四半導體層之該等傾斜側面之一內表面及一相反的外表面；及 (vi) 一反射性導電層，該反射性導電層在該等間隔物之該外表面之上延伸； 其中該第三半導體層包含複數個量子井子層，該等量子井子層在平行於該LED陣列前驅物之該平面的一部分上具有更大的厚度且在不平行於該LED陣列前驅物之該平面的一部分上具有減小的厚度。
  15. 如請求項14所述之單片式LED陣列前驅物，其中該主要電接點包含一透明導電氧化物，該透明導電氧化物具有與該第四半導體層之該大致平坦的上表面部分接觸的一內表面及凸起外表面。
  16. 如請求項14及15中任一項所述之單片式LED陣列前驅物，其中該反射性導電層在該透明導電氧化物之該凸起外表面之上延伸。
  17. 如請求項14至16中任一項所述之單片式LED陣列前驅物，其中該等間隔物之該外表面具有一偽抛物線或抛物線輪廓，且/或其中該等間隔物之該外表面之該輪廓近似於一Bézier曲線，該Bézier曲線具有兩個控制點與一Bézier係數0.5。
  18. 如請求項14至17中任一項所述之單片式LED陣列前驅物，其中該等間隔物由一透明導電氧化物形成且一絕緣層設置於該等透明導電氧化物間隔物與下方的該第一半導體層之間。
  19. 如請求項14至17中任一項所述之單片式LED陣列前驅物，其中該等間隔物由二氧化矽、氮化矽或氧化鈦中之任一者形成。
  20. 如請求項14至19中任一項所述之單片式LED陣列前驅物，其中該等間隔物之該內表面由一第一材料形成且該等間隔物之該外表面由一第二材料形成，且其中該第一材料具有比該第二材料高的一折射率。
  21. 如請求項14至20中任一項所述之單片式LED陣列前驅物，其中該第三半導體層之該等傾斜側面與該第二半導體層之該等傾斜側面的一間隔小於該第三半導體層之該上表面部分與該第二半導體層之該上表面部分的一間隔，且/或其中該第四半導體層之該等傾斜側面與該第三半導體層之該等傾斜側面的一間隔小於該第四半導體層之該上表面部分與該第三半導體層之該上表面部分的一間隔。
  22. 如請求項14至21中任一項所述之單片式LED陣列前驅物，其中該第一半導體層包含複數個透鏡結構，該複數個透鏡結構與該複數個LED結構對應且對準。
  23. 一種單片式LED陣列，其包含如請求項14至22中任一項所述之單片式LED陣列前驅物且進一步包含一或多個次要電接點，該一或多個次要電接點跨過該等量子井子層與該等主要電接點電連通。
  24. 如請求項23所述之單片式LED陣列，其中該等次要電接點係由與該第一半導體層接觸之一透明導電氧化物層提供。
  25. 一種顯示裝置，其包含如請求項14至24中任一項所述之單片式LED陣列。
TW110120089A 2020-06-03 2021-06-02 單片式ｌｅｄ陣列及其前驅物 TW202213760A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2008338.2 2020-06-03
GB2008338.2A GB2595687B (en) 2020-06-03 2020-06-03 Monolithic LED array and a precursor thereto

Publications (1)

Publication Number Publication Date
TW202213760A true TW202213760A (zh) 2022-04-01

Family

ID=71526346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120089A TW202213760A (zh) 2020-06-03 2021-06-02 單片式ｌｅｄ陣列及其前驅物

Country Status (8)

Country Link
US (1) US20230223421A1 (zh)
EP (1) EP4162530A1 (zh)
JP (1) JP2023527907A (zh)
KR (1) KR20230019839A (zh)
CN (1) CN115699324A (zh)
GB (1) GB2595687B (zh)
TW (1) TW202213760A (zh)
WO (1) WO2021245389A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021132559A1 (de) 2021-12-09 2023-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zur herstellung eines bauelements
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures
CN115602776A (zh) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司（Cn） Led芯片、led器件、消杀设备及led芯片制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2004097947A2 (en) 2003-05-02 2004-11-11 University College Cork-National University Of Ireland, Cork Light emitting diodes and the manufacture thereof
KR100973259B1 (ko) * 2008-02-22 2010-08-02 한국산업기술대학교산학협력단 측부 반사판을 갖는 수직구조 질화갈륨계 ｌｅｄ 소자 및그 제조방법
GB201202222D0 (en) * 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
US9601659B2 (en) 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto

Also Published As

Publication number Publication date
CN115699324A (zh) 2023-02-03
JP2023527907A (ja) 2023-06-30
US20230223421A1 (en) 2023-07-13
GB2595687B (en) 2023-05-24
GB202008338D0 (en) 2020-07-15
EP4162530A1 (en) 2023-04-12
GB2595687A (en) 2021-12-08
WO2021245389A1 (en) 2021-12-09
KR20230019839A (ko) 2023-02-09

Similar Documents

Publication Publication Date Title
US11605669B2 (en) Monolithic LED array and a precursor thereto
TW202213760A (zh) 單片式ｌｅｄ陣列及其前驅物
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
KR20130025716A (ko) 나노로드 발광소자
KR101123010B1 (ko) 반도체 발광소자 및 그 제조방법
KR20130025856A (ko) 나노로드 발광소자
US20230207755A1 (en) Spacer led architecture for high efficiency micro led displays
US12046628B2 (en) Monolithic LED array and a precursor thereto
CN108987542B (zh) 一种发光二极管外延片及其制作方法
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법
TW202143505A (zh) 發光二極體前驅物
US20230125929A1 (en) Spacer led architecture for high efficiency micro led displays
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
WO2023282178A1 (ja) 半導体発光素子、車両用灯具、および半導体発光素子の製造方法
US20240145626A1 (en) Semiconductor structures
KR20170123061A (ko) 다중 파장 대역의 광소자 및 그의 제조 방법