CN112510006A - 一种半导体模块、封装结构及其焊接方法 - Google Patents

一种半导体模块、封装结构及其焊接方法 Download PDF

Info

Publication number
CN112510006A
CN112510006A CN201910872960.XA CN201910872960A CN112510006A CN 112510006 A CN112510006 A CN 112510006A CN 201910872960 A CN201910872960 A CN 201910872960A CN 112510006 A CN112510006 A CN 112510006A
Authority
CN
China
Prior art keywords
chip
substrate
semiconductor module
conductive sheet
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910872960.XA
Other languages
English (en)
Inventor
苏梨梨
曹俊
敖利波
廖勇波
史波
童圣双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910872960.XA priority Critical patent/CN112510006A/zh
Publication of CN112510006A publication Critical patent/CN112510006A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及半导体技术领域，具体涉及一种半导体模块、封装结构及其焊接方法，包括：芯片和基板，所述芯片设置于所述基板上，且所述芯片通过导电薄片与所述基板上的引脚电性连接，本发明采用导电薄片相较于现有技术中单根金属丝，增大接触面积，从而增强电流的流通能力，有效增强散热，提高电流效率，减低功率损耗，提高可靠性，亦避免使用多根金属丝时所产生的较大寄生系数，同时，无需在芯片表面打线，减少对芯片的损伤，从而简化工艺步骤，最终提高生产效率。

Description

一种半导体模块、封装结构及其焊接方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体模块、封装结构及其焊接方法。
背景技术
电源类产品中的功率器件，通常电气引脚少，但需要通过大电流。现有的功率芯片封装中的电气连接方法大多采用引线键合的方式将铝丝、铜丝或金丝等金属丝连接于芯片表面的金属化层与基板引脚之间实现两者间的电气互连。
但是，金属丝焊工艺受到工艺能力本身限制，例如：金丝和铜丝直径最大只有50um，单根通流能力有限，过大的电流会将它烧断，因此功率器件需要使用多根金丝或铜丝做互连来实现大电流通过能力，而多根金丝或铜丝会产生较大的寄生参数，降低电源效率，增大功率损耗。
发明内容
为了克服现有技术的不足，本发明提供了一种半导体模块、封装结构及其焊接方法，可以增大接触面积，增强电流的流通能力，提高电流效率，减低功率损耗。
(一)技术方案
为了实现上述技术问题，本发明提供了一种半导体模块，包括：芯片和基板，所述芯片设置于所述基板上，且所述芯片通过导电薄片与所述基板上的引脚电性连接。
可选的，所述导电薄片的两端设置为两个焊接端子，两个所述焊接端子上均开设有至少一个通孔。
可选的，所述导电薄片的一端通过其中一个所述焊接端子，焊接于所述芯片表面的金属化层上，另一端通过另一个焊接端子，焊接于所述基板的引脚上。
可选的，所述芯片设置为至少两个，至少两个所述芯片之间通过所述导电薄片电性连接。
可选的，所述基板包括：引线框架、陶瓷基材和散热片，所述陶瓷基材设置在所述引线框架与所述散热片之间。
可选的，所述芯片通过导电薄片与所述引线框架的引脚电性连接。
为了达到上述目的，本发明第二方面实施例提出了一种封装结构，包括：如前述的半导体模块和包封于所述半导体模块外侧的塑封层。
为了达到上述目的，本发明第三方面实施例提出了一种半导体模块的焊接方法，包括：
准备导电薄片、芯片和基板；
将所述芯片焊接于所述基板上；
将所述导电薄片的一端焊接于所述芯片表面的金属化层上，另一端焊接于所述基板的引脚上。
可选的，所述准备导电薄片，包括：
在设置于导电薄片两端的焊接端子上均开设有至少一个通孔；
在两个所述焊接端子上均涂覆上焊料。
可选的，若所述芯片设置为至少两个时，则至少两个所述芯片之间通过所述导电薄片电性连接。
可选的，所述准备基板，包括：
将引线框架和散热片设置于陶瓷基材的两端。
可选的，所述将芯片焊接于基板上,包括：
将所述芯片焊接于所述引线框架上。
可选的，所述导电薄片的一端焊接于所述芯片表面的金属化层上，另一端焊接于所述基板的引脚上，包括：
将所述导电薄片的一端通过其中一个所述焊接端子，焊接于所述芯片表面的金属化层上，另一端通过另一个所述焊接端子，焊接于所述引线框架的引脚上。
(二)有益效果
本发明与现有技术相比，具有以下有益效果：
本发明提供了一种半导体模块、封装结构及其焊接方法，包括：芯片和基板，所述芯片设置于所述基板上，且所述芯片通过导电薄片与所述基板上的引脚电性连接，本发明采用导电薄片相较于现有技术中单根金属丝，增大接触面积，从而增强电流的流通能力，有效增强散热，提高电流效率，减低功率损耗，提高可靠性，亦避免使用多根金属丝时所产生的较大寄生系数，同时，无需在芯片表面打线，减少对芯片的损伤，从而简化工艺步骤，最终提高生产效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本发明中半导体模块的一个实施例的结构示意图；
图2是本发明中半导体模块的另一个实施例的结构示意图；
图3是图1中A位置的局部放大图；
图4是焊接端子的结构示意图；
图5是本发明中半导体模块的焊接方法一个实施例的的流程图；
图6是本发明中半导体模块的焊接方法另一个实施例的流程图。
图中：1、芯片；2、基板；3、引脚；4、焊接端子；5、引线框架；6、陶瓷基材；7、散热片；8、通孔；9、薄片焊层；10、芯片焊层；11、导电薄片。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图和具体实施方式对本发明作进一步详细说明：
图1是本发明一个实施例的结构示意图；
图3是图1中A位置的局部放大图；
图4是焊接端子4的结构示意图；
如图1、图3和图4所示，本申请第一方面实施例提出了一种半导体模块，包括：芯片1和基板2，芯片1设置于基板2上，优选的，通过芯片焊层10进行焊接，芯片焊层10可以采用锡膏或银浆等，类似的焊料，并且本申请中，基板2优选的选用陶瓷基基板2(DBC基板)；芯片1通过导电薄片11与基板2上的引脚3电性连接，优选的，通过薄片焊层9进行焊接，其中，导电薄片11优选的采用导电铜薄片，当然，亦可以采用导电铝薄片，只要可以适用于本申请的材质均属于本申请的保护范围。
本发明采用导电薄片11相较于现有技术中单根金属丝，增大了接触面积，从而增强电流的流通能力，有效增强散热，提高电流效率，减低功率损耗，提高可靠性，亦避免使用多根金属丝时所产生的较大寄生系数，同时，无需在芯片1表面打线，减少对芯片1的损伤，从而简化工艺步骤，最终提高生产效率。
根据本发明的一个实施例，导电薄片11的两端设置为两个焊接端子4，两个焊接端子4上均开设有至少一个通孔8，设置通孔8的作用是为了保证焊料可以经由通孔8流到另一侧，实现焊接，通孔8的数量可以根据生产需要进行调整，本方案中，通孔8设置为9个，成矩阵排列在每个焊接端子4上。
根据本发明的一个实施例，导电薄片11的一端通过其中一个焊接端子4，焊接于芯片1表面的金属化层上，另一端通过另一个焊接端子4，焊接于基板2的引脚3上，从而实现用导电薄片11替代现有技术中的金属丝进行电性连接，本实施例中，在现有技术中，使用金属丝实现电性连接的地方，均可采用本方案的导电薄片11进行替代。
根据本发明的另一个实施例，如图2所示，芯片1设置为至少两个，现有技术中，至少两个芯片1之间是通过金属丝进行电性连接的，但本实施例中是通过导电薄片11实现电性连接的，增大了接触面积，从而增强了电流的流通能力，有效增强散热，提高电流效率，减低功率损耗，提高可靠性，亦避免使用多根金属丝时所产生的较大寄生系数，同时，无需在芯片1表面打线，减少对芯片1的损伤，从而简化工艺步骤，最终提高生产效率。
根据本发明的一个实施例，基板2包括：引线框架5、陶瓷基材6和散热片7，陶瓷基材6设置在引线框架5与散热片7之间，其中，引线框架5的作用是为了承载芯片1，而散热片7是为了均衡陶瓷基材6所承受的应力以及散热。
根据本发明的一个实施例，芯片1通过导电薄片11与引线框架5的引脚3电性连接。
具体的，引脚3包括：栅极引脚和发射极引脚，芯片4的发射极通过导电薄片11与发射极引脚电性连接，且芯片4的栅极通过导电薄片11与栅极引脚电性连接，其中，引脚3还包括：集电极引脚，集电极引脚是用于在工作时，与外接的电源实现电性连接。
根据本发明的一个实施例，引线框架5通过导电薄片11与引脚3相连接。
优选的，导电薄片11、引线框架5和散热片7均采用铜材质制成。
本申请第二方面实施例提供一种封装结构，包括：如前述所述半导体模块和包封于所述半导体模块外侧的塑封层，塑封层优选的设置为环氧树脂，塑封层的用于对半导体模块进行保护。
图5是本发明中半导体模块的焊接方法的流程图。
如图5所示，本申请第三方面实施例提供一种半导体模块的焊接方法，包括：
S101：准备导电薄片11、芯片1和基板2；
S102：将芯片1焊接于基板2上；
S103：将导电薄片11的一端焊接于芯片1表面的金属化层上，另一端焊接于基板2的引脚3上。
本发明采用导电薄片11相较于现有技术中单根金属丝，增大了接触面积，从而增强了电流的流通能力，有效增强散热，提高电流效率，减低功率损耗，提高可靠性，亦避免使用多根金属丝时所产生的较大寄生系数，同时，无需在芯片1表面打线，减少对芯片1的损伤，从而简化工艺步骤，最终提高生产效率。
根据本发明的一个实施例，准备导电薄片11，包括：
在设置于导电薄片11两端的焊接端子4上均开设有至少一个通孔8；
在两个焊接端子4上均涂覆上焊料。
设置通孔8的作用是为了保证焊料可以经由通孔8流到另一侧，实现焊接，通孔8的数量可以根据生产需要进行调整，本方案中，通孔8设置为9个，成矩阵排列在每个焊接端子4上。
根据本发明的另一个实施例，如图6所示，S201：若芯片1设置为至少两个时，则至少两个芯片1之间通过导电薄片11电性连接。
根据本发明的一个实施例，准备基板2，包括：
将引线框架5和散热片7设置于陶瓷基材6的两端。
其中，引线框架5和散热片7优选的采用铜材质，并且，引线框架5的作用是为了承载芯片1，而散热片7是为了均衡陶瓷基材6所承受的应力以及散热；
引线框架5的数量是与芯片1的数量一一对应的，即只要有多少个芯片1需要安装，即设置多少个引线框架5，并且相邻两个引线框架5的距离根据生产需要进行预先设定即可。
根据本发明的一个实施例，将芯片1焊接于基板2上,包括：
将芯片1焊接于引线框架5上。
根据本发明的一个实施例，导电薄片11的一端焊接于芯片1表面的金属化层上，另一端焊接于基板2的引脚3上，包括：
将导电薄片11的一端通过其中一个焊接端子4，焊接于芯片1表面的金属化层上，另一端通过另一个焊接端子4，焊接于引线框架5的引脚3上。
当有两个芯片1需要组装时，过程如下：
首先，将两个引线框架5和散热片7设置于陶瓷基材6的两端，完成基板2的组装；
其中，两个引线框架5设置位置以及距离可以根据生产需要进行预先设定；
将两个芯片1分别通过芯片焊层10焊接于引线框架5上；
分别通过对应的导电薄片11，将对应的芯片1与对应的引脚3焊接在一起，具体焊接过程如下：
将导电薄片11上的焊接端子4放置在想要焊接的位置上，然后在焊接端子4上涂覆焊料，焊料会经由通孔8流下，从而实现焊接；
最后，将需要连通的两个芯片1，通过导电薄片11进行电性连接。
本说明书中的各个实施例均采用递进的方式描述，若干个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示重要性；词语“底面”和“顶面”、“内”和“外”分别指的是朝向或远离特定部件几何方向。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连通”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接连通，也可以通过中间媒介间接连通，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种半导体模块，其特征在于，包括：芯片(1)和基板(2)，所述芯片(1)设置于所述基板(2)上，且所述芯片(1)通过导电薄片(11)与所述基板(2)上的引脚(3)电性连接。
2.根据权利要求1所述的一种半导体模块，其特征在于，所述导电薄片(11)的两端设置为两个焊接端子(4)，两个所述焊接端子(4)上均开设有至少一个通孔(8)。
3.根据权利要求2所述的一种半导体模块，其特征在于，所述导电薄片(11)的一端通过其中一个所述焊接端子(4)，焊接于所述芯片(1)表面的金属化层上，另一端通过另一个焊接端子(4)，焊接于所述基板(2)的引脚(3)上。
4.根据权利要求1所述的一种半导体模块，其特征在于，所述芯片(1)设置为至少两个，至少两个所述芯片(1)之间通过所述导电薄片(11)电性连接。
5.根据权利要求1所述的一种半导体模块，其特征在于，所述基板(2)包括：引线框架(5)、陶瓷基材(6)和散热片(7)，所述陶瓷基材(6)设置在所述引线框架(5)与所述散热片(7)之间。
6.根据权利要求5所述的一种半导体模块，其特征在于，所述芯片(1)通过导电薄片(11)与所述引线框架(5)的引脚(3)电性连接。
7.一种封装结构，其特征在于，包括：半导体模块和包封于所述半导体模块外侧的塑封层。
8.一种半导体模块的焊接方法，其特征在于，包括：
准备导电薄片(11)、芯片(1)和基板(2)；
将所述芯片(1)焊接于所述基板(2)上；
将所述导电薄片(11)的一端焊接于所述芯片(1)表面的金属化层上，另一端焊接于所述基板(2)的引脚(3)上。
9.根据权利要求8所述的半导体模块的焊接方法，其特征在于，所述准备导电薄片(11)，包括：
在设置于导电薄片(11)两端的焊接端子(4)上均开设有至少一个通孔(8)；
在两个所述焊接端子(4)上均涂覆上焊料。
10.根据权利要求8所述的半导体模块的焊接方法，其特征在于，若所述芯片(1)设置为至少两个时，则至少两个所述芯片(1)之间通过所述导电薄片(11)电性连接。
11.根据权利要求8所述的半导体模块的焊接方法，其特征在于，所述准备基板(2)，包括：
将引线框架(5)和散热片(7)设置于陶瓷基材(6)的两端。
12.根据权利要求11所述的半导体模块的焊接方法，其特征在于，将芯片(1)焊接于基板(2)上,包括：
将所述芯片(1)焊接于所述引线框架(5)上。
13.根据权利要求12所述的半导体模块的焊接方法，其特征在于，所述导电薄片(11)的一端焊接于所述芯片(1)表面的金属化层上，另一端焊接于所述基板(2)的引脚(3)上，包括：
将所述导电薄片(11)的一端通过其中一个所述焊接端子(4)，焊接于所述芯片(1)表面的金属化层上，另一端通过另一个所述焊接端子(4)，焊接于所述引线框架(5)的引脚(3)上。
CN201910872960.XA 2019-09-16 2019-09-16 一种半导体模块、封装结构及其焊接方法 Pending CN112510006A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910872960.XA CN112510006A (zh) 2019-09-16 2019-09-16 一种半导体模块、封装结构及其焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910872960.XA CN112510006A (zh) 2019-09-16 2019-09-16 一种半导体模块、封装结构及其焊接方法

Publications (1)

Publication Number Publication Date
CN112510006A true CN112510006A (zh) 2021-03-16

Family

ID=74924050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910872960.XA Pending CN112510006A (zh) 2019-09-16 2019-09-16 一种半导体模块、封装结构及其焊接方法

Country Status (1)

Country Link
CN (1) CN112510006A (zh)

Similar Documents

Publication Publication Date Title
JP5383621B2 (ja) パワー半導体装置
US8441117B2 (en) Semiconductor device
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US11088053B2 (en) Encapsulation structure with high density, multiple sided and exposed leads and method for manufacturing the same
JP4491244B2 (ja) 電力半導体装置
US20240203841A1 (en) Novel packaging structure of power semiconductor module
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
CN114743947B (zh) 基于to形式的功率器件封装结构及封装方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
KR102199360B1 (ko) 반도체 패키지
WO2021208006A1 (zh) 封装结构、电动车辆和电子装置
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
CN110416200B (zh) 一种功率模块封装结构及制作方法
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
CN210429794U (zh) 一种半导体模块及封装结构
CN112510006A (zh) 一种半导体模块、封装结构及其焊接方法
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN220556592U (zh) 一种dpim三相整流模块
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN213583770U (zh) 半导体分立器件封装结构
CN106601694B (zh) 堆叠结构及其制造方法
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
CN221102080U (zh) 一种功率器件
CN212182316U (zh) 一种无载体的半导体叠层封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination