CN112509971A - 隔离结构制造方法 - Google Patents

隔离结构制造方法 Download PDF

Info

Publication number
CN112509971A
CN112509971A CN201910867622.7A CN201910867622A CN112509971A CN 112509971 A CN112509971 A CN 112509971A CN 201910867622 A CN201910867622 A CN 201910867622A CN 112509971 A CN112509971 A CN 112509971A
Authority
CN
China
Prior art keywords
region
isolation structure
substrate
doping type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910867622.7A
Other languages
English (en)
Other versions
CN112509971B (zh
Inventor
王昊
陈洪雷
夏志平
姚国亮
陈伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shilan Jixin Microelectronics Co ltd
Original Assignee
Hangzhou Shilan Jixin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shilan Jixin Microelectronics Co ltd filed Critical Hangzhou Shilan Jixin Microelectronics Co ltd
Priority to CN201910867622.7A priority Critical patent/CN112509971B/zh
Publication of CN112509971A publication Critical patent/CN112509971A/zh
Application granted granted Critical
Publication of CN112509971B publication Critical patent/CN112509971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本申请公开了一种隔离结构制造方法。该制造方法包括采用第一光刻胶掩膜，在衬底上的第一区域和第二区域中形成有源区，第一区域和第二区域彼此相邻；采用第二光刻胶掩膜遮挡衬底第二区域，在衬底第一区域中形成第一掺杂类型的第一阱区；采用第二光刻胶掩膜遮挡衬底第二区域，并采用有源区作为硬掩膜，在第一掺杂类型的第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除第二光刻胶掩膜；采用有源区作为硬掩膜，沿第一区域与第二区域之间的衬底表面向下延伸以形成隔离结构，补偿区与至少部分隔离结构接触。本发明采用了同一光刻胶掩膜分别形成第一阱区和补偿区，在不影响半导体器件性能的基础上，无需附加掩膜和光刻步骤，增强了隔离效果。

Description

隔离结构制造方法
技术领域
本申请涉及半导体技术领域，更具体地，涉及一种半导体器件中的隔离结构制造方法。
背景技术
在集成电路中，为保证各半导体器件的性能，一般会在半导体器件制造过程中通过形成隔离结构将相邻的半导体结构进行隔离。
现有技术中，主要通过局部氧化硅隔离工艺和浅沟槽隔离工艺在半导体器件中形成隔离结构。与浅沟槽隔离工艺相比，局部氧化硅隔离工艺形成的局部氧化硅厚度大、隔离效果好。
然而，在通过局部氧化硅隔离工艺形成隔离结构的过程中，由于高厚度的局部氧化硅吸硼排磷，进而会导致隔离结构的隔离效果变差。
发明内容
有鉴于此，本申请针对现有技术中所存在的上述问题提供了一种半导体器件的隔离结构制造方法。
根据本发明的一方面，提供一种隔离结构制造方法，包括：采用第一光刻胶掩膜，在衬底上的第一区域和第二区域中形成有源区，所述第一区域和所述第二区域彼此相邻；去除所述第一光刻胶掩膜，采用第二光刻胶掩膜遮挡所述衬底第二区域，在所述衬底第一区域中形成第一掺杂类型的第一阱区；采用所述第二光刻胶掩膜遮挡所述衬底的第二区域，并采用所述有源区作为硬掩膜，在所述第一掺杂类型的第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除所述第二光刻胶掩膜；采用所述有源区作为硬掩膜，沿所述第一区域与所述第二区域之间的衬底表面向下延伸以形成隔离结构，所述补偿区与至少部分所述隔离结构接触。
优选地，所述隔离结构为场氧区或沟槽。
优选地，形成所述第一阱区的所述第一掺杂类型的掺杂剂的注入能量使得所述掺杂剂能够穿透所述有源区。
优选地，形成所述补偿区的第一掺杂类型的掺杂剂为氟化磷离子，所述掺杂剂的注入能量使得所述掺杂剂不能够穿透所述有源区。
优选地，在形成所述第一阱区的过程中，采用多次高能注入的工艺以形成所述第一阱区。
优选地，还包括：在形成所述有源区的步骤之前，采用第三光刻胶掩膜遮挡所述衬底的第一区域，在衬底上的第二区域中形成第二掺杂类型的第二阱区，所述第一掺杂类型与所述第二掺杂类型相反，所述第二阱区与所述第一阱区彼此相邻。
优选地，在形成所述第二阱区的过程中，在所述衬底的表面形成台阶差。
优选地，还包括：在形成所述有源区和形成所述第一阱区的步骤之间，采用第三光刻胶掩膜遮挡所述衬底的第一区域，在衬底上的第二区域中形成第二掺杂类型的第二阱区，所述第一掺杂类型与所述第二掺杂类型相反，所述第二阱区与所述第一阱区彼此相邻。
优选地，在形成所述第二阱区的过程中，采用高能注入的工艺以形成所述第二阱区。
优选地，还包括：在形成所述隔离结构的步骤之后，去除所述有源区。
优选地，形成所述有源区的步骤包括：在所述衬底上形成氧化层；在所述氧化层上形成氮化层；以及采用第一光刻胶掩膜遮挡，刻蚀所述氮化层、所述氧化层，以暴露所述衬底的第一区域和第二区域的部分表面。
优选地，所述氧化层为二氧硅层，所述氮化层为氮化硅层。
优选地，所述第一掺杂类型为P型。
优选地，所述隔离结构形成于半导体器件中，用于隔离两个相邻的阱区或者两个相邻的掺杂区或者相邻的阱区与掺杂区。
优选地，所述半导体器件包括但不限于：BCD器件、Bi-CMOS器件、CMOS器件。
本发明提供的隔离结构制造方法，在衬底上的第一区域和第二区域中形成有源区，之后采用同一光刻胶掩膜，分别通过不同注入能量、不同掺杂剂量的掺杂剂注入以先后分别形成第一掺杂类型的阱区、位于第一掺杂类型的阱区的至少部分表面的第一掺杂类型的补偿区，以使得之后形成在第一阱区表面以及向下延伸的隔离结构与补偿区接触，避免隔离结构的形成将第一掺杂类型的阱区的掺杂变淡，在不影响半导体器件性能的基础上，无需附加的掩膜和光刻步骤在第一阱区的至少部分表面形成补偿区，增强了隔离结构的隔离效果。隔离结构可以形成在半导体器件中相邻的阱区之间、相邻的掺杂区之间以及彼此相邻的阱区与掺杂区之间，起到隔离作用。
本发明提供的隔离结构制造方法可用于形成例如CMOS、Bi-CMOS、BCD等的半导体器件中的隔离结构。
附图说明
通过以下参照附图对本申请实施例进行描述，本申请的上述以及其他目的、特征和优点将更为清楚。
图1示出了本发明第一实施例的隔离结构制造方法的流程示意图。
图2A至图2G示出了第一实施例的隔离结构制造过程中每个具体步骤的结构示意图。
图3示出了本发明第二实施例的隔离结构制造方法的流程示意图。
图4A至图4G示出了第二实施例的隔离结构制造过程中每个具体步骤的结构示意图。
具体实施方式
以下将参照附图更详细地描述本申请。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在下文中描述了本申请的许多特定的细节，以便更清楚地理解本申请。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本申请。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在下文中描述了本发明的许多特定细节，例如半导体器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出了本发明第一实施例的隔离结构制造方法的流程示意图。图2A至图2G示出了第一实施例的隔离结构制造过程中每个具体步骤的结构示意图。
如图1所示，第一实施例的隔离结构的制造方法包括如下步骤：
步骤S11：采用第三光刻胶掩膜遮挡衬底的第一区域以在衬底的第二区域中形成第二掺杂类型的第二阱区。如图2A所示，采用第三光刻胶掩膜330遮挡衬底的第一区域101，在衬底第二区域102中形成第二掺杂类型的第二阱区120。更进一步地，在P型的衬底100上形成第一氧化层，例如采用热氧化法生成二氧化硅；采用第三光刻胶掩膜330刻蚀第一氧化层并定位第二掺杂类型的第二阱区120在衬底100中的位置，去除光刻胶，接着进行高能N型的离子注入，退火后，去除所述第一氧化层，进而形成N型的第二阱区120，同时第一氧化层去除的部分形成台阶差，可以用于后续光刻对位，省去常规的对位光刻步骤。
步骤S12：在衬底上形成氧化层以及在氧化层上形成氮化层。如图2B所示，接着，去除第三光刻胶掩膜330，在衬底100表面依次淀积氧化层201、氮化层202，氧化层201例如为二氧化硅层，氮化层202例如为氮化硅层。
步骤S13：采用第一光刻胶掩膜在衬底的第一区域和第二区域中形成有源区。如图2C所示，接着，采用第一光刻胶掩膜310蚀刻氧化层201、氮化层202，以暴露衬底100的第一区域101和第二区域102的部分表面进而形成有源区。上述光刻后的有源区在之后的工艺中用作形成补偿区、隔离结构的硬掩膜。
步骤S14：采用第二光刻胶掩膜遮挡衬底的第二区域以在衬底的第一区域中形成第一掺杂类型的第一阱区。如图2D所示，进一步地，去除第一光刻胶掩膜310，并采用第二光刻胶掩膜320遮挡衬底100中的第二区域102进而遮挡第二阱区120，进行高能注入以在衬底100的第一区域101中形成第一掺杂类型的第一阱区110，其中进行高能注入的第一掺杂类型的掺杂剂的注入能量使得掺杂剂能够穿透有源区。在其他实施例中，可以采用多次高能注入的工艺以形成第一阱区110。
步骤S15：采用第二光刻胶掩膜并采用有源区作为硬掩膜，在第一掺杂类型的阱区的至少部分表面形成第一掺杂类型的补偿区。如图2E所示，进一步地，在不去除第二光刻胶掩膜320的基础上，同时采用有源区作为硬掩膜在第一掺杂类型的第一阱区110中的至少部分表面形成第一掺杂类型的补偿区，之后去除第二光刻胶掩膜320。形成补偿区的第一掺杂类型的掺杂剂的注入能量使得掺杂剂不能够穿透有源区。
步骤S16：采用有源区作为硬掩膜，在第一区域和第二区域之间沿衬底表面向下延伸形成隔离结构。如图2F所示，以有源区作为硬掩膜，在第一区域和第二区域之间沿衬底表面向下延伸形成隔离结构200。更进一步地，利用局部硅氧化隔离(local Oxidation ofSilicon，LOCOS)或者化学气相沉积(Chemical Vapor Deposition，CVD)等方法在第一阱区110和第二阱区120之间形成从衬底100上表面向下延伸的场氧区200，以实现相邻阱区的隔离。补偿区与至少部分的场氧区200接触。在其他实施例中，在相邻阱区或者相邻掺杂区之间形成沟槽以作为隔离结构，实现隔离，其中沟槽的深度例如与相邻阱区或者掺杂区的深度相关。
步骤S17：去除有源区。如图2G所示，通过蚀刻去除衬底100上的有源区。
其中，所述第一掺杂类型为P型，第二掺杂类型为N型。
图3示出了本发明第二实施例的隔离结构制造方法的流程示意图。图4A至图4G示出了第二实施例的隔离结构制造过程中每个具体步骤的结构示意图。
本发明提供的第一实施例先在衬底的第二区域中形成第二掺杂类型的第二阱区并同时在衬底上形成台阶差，之后在衬底的第一区域以及第二区域形成有源区，并采用光刻胶掩膜遮挡衬底的第二区域以在第一区域的衬底中高能注入以形成第一掺杂类型的第一阱区，之后仍采用上述光刻胶掩膜，并采用所述有源区作为硬掩膜，在第一阱区的至少部分表面形成第一掺杂类型的补偿区，使得之后形成在第一阱区表面以及向下延伸的隔离结构与补偿区接触，避免隔离结构的形成将第一掺杂类型的阱区的掺杂变淡，在不影响半导体器件性能的基础上，无需附加的掩膜和光刻步骤在第一阱区的至少部分表面形成补偿区，增强了隔离结构的隔离效果。该实施例中第二阱区在形成有源区之前形成并同时在衬底上形成了台阶差，可以用于后续光刻对位，省去常规的对位光刻步骤。
本发明提供的第二实施例相较于第一实施例，其区别在于，第二阱区在形成有源区之后、并通过高能注入形成。该第二实施例仍然可以在不使用附加掩膜以及光刻操作的基础上，使得之后形成在第一阱区表面以及向下延伸的隔离结构与补偿区接触，避免隔离结构的形成将第一掺杂类型的阱区的掺杂变淡，在不影响半导体器件性能的基础上，增强了隔离结构的隔离效果。
如图3所示，第二实施例的隔离结构的制造方法包括如下步骤：
步骤S21：在衬底上形成氧化层以及在氧化层上形成氮化层。如图4A所示，在衬底400表面依次淀积氧化层501、氮化层502，氧化层501。例如为二氧化硅层，氮化层502例如为氮化硅层。
步骤S22：采用第一光刻胶掩膜在衬底的第一区域和第二区域中形成有源区。如图4B所示，接着，采用第一光刻胶掩膜610光刻氧化层501、氮化层502，以在衬底400的第一区域401以及第二区域402中蚀刻氧化层501、氮化层502，以暴露衬底400的第一区域401和第二区域402的部分表面进而形成有源区。上述光刻后的有源区在之后的工艺中用作形成补偿区、隔离结构的硬掩膜。
步骤S23：采用第三光刻胶掩膜遮挡衬底的第一区域以在衬底的第二区域中形成第二掺杂类型的第二阱区。如图4C所示，去除第一光刻胶掩膜610，采用第三光刻胶掩膜630遮挡衬底的第一区域401，在衬底第二区域402中形成第二掺杂类型的第二阱区420。更进一步地，在P型的衬底400上形成第二氧化层，例如采用热氧化法生成二氧化硅；采用第三光刻胶掩膜630刻蚀第二氧化层并定位第二掺杂类型的第二阱区420在衬底400中的位置，去除光刻胶，接着进行高能N型的离子注入，退火后，去除第二氧化层，进而形成N型的第二阱区420，同时第二氧化层去除的部分形成台阶差，可以用于后续光刻对位，省去常规的对位光刻步骤。在其他实施例中，可以采用多次高能注入的工艺以形成第二阱区420。
步骤S24：采用第二光刻胶掩膜遮挡衬底的第二区域以在衬底的第一区域中形成第一掺杂类型的第一阱区。如图4D所示，进一步地，去除第三光刻胶掩膜630，并采用第二光刻胶掩膜620遮挡衬底400中的第二区域402进而遮挡第二阱区420，进行高能注入以在衬底400的第一区域401中形成第一掺杂类型的第一阱区410，其中进行高能注入的第一掺杂类型的掺杂剂的注入能量使得掺杂剂能够穿透有源区。在其他实施例中，可以采用多次高能注入的工艺以形成第一阱区410。
步骤S25：采用第二光刻胶掩膜并采用有源区作为硬掩膜，在第一掺杂类型的阱区的至少部分表面形成第一掺杂类型的补偿区。如图4E所示，进一步地，在不去除第二光刻胶掩膜620的基础上，同时采用有源区作为硬掩膜在第一掺杂类型的第一阱区410中的至少部分表面形成第一掺杂类型的补偿区，之后去除第二光刻胶掩膜620。形成补偿区的第一掺杂类型的掺杂剂的注入能量使得掺杂剂不能够穿透有源区。
步骤S26：采用有源区作为硬掩膜，在第一区域和第二区域之间沿衬底表面向下延伸形成隔离结构。如图4F所示，以有源区作为硬掩膜，在第一区域和第二区域之间沿衬底表面向下延伸形成隔离结构500。更进一步地，利用局部硅氧化隔离(local Oxidation ofSilicon，LOCOS)或者化学气相沉积(Chemical Vapor Deposition，CVD)等方法在第一阱区410和第二阱区420之间形成从衬底400上表面向下延伸的场氧区500，以实现相邻阱区的隔离。补偿区与至少部分的场氧区500接触。
在其他实施例中，在两个相邻阱区或者两个相邻掺杂区或者相邻阱区与掺杂区之间形成沟槽以作为隔离结构，实现隔离，其中沟槽的深度例如与相邻阱区或者掺杂区的深度相关。
步骤S27：去除有源区。如图4G所示，通过蚀刻去除衬底400上的有源区。
其中，所述第一掺杂类型为P型，第二掺杂类型为N型。
本发明中的隔离结构制造方法可用于形成例如CMOS、Bi-CMOS、BCD等的半导体器件中的隔离结构，所述隔离结构可为场氧区或者沟槽，目的是加强半导体器件中相邻的阱区之间、相邻的掺杂区之间以及彼此相邻的阱区与掺杂区之间的隔离效果。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本申请的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该公开仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。

Claims (15)

1.一种隔离结构制造方法，其中，包括：
采用第一光刻胶掩膜，在衬底上的第一区域和第二区域中形成有源区，所述第一区域和所述第二区域彼此相邻；
去除所述第一光刻胶掩膜，采用第二光刻胶掩膜遮挡所述衬底第二区域，在所述衬底第一区域中形成第一掺杂类型的第一阱区；
采用所述第二光刻胶掩膜遮挡所述衬底的第二区域，并采用所述有源区作为硬掩膜，在所述第一掺杂类型的第一阱区的部分表面形成第一掺杂类型的补偿区，之后去除所述第二光刻胶掩膜；
采用所述有源区作为硬掩膜，沿所述第一区域与所述第二区域之间的衬底表面向下延伸以形成隔离结构，
所述补偿区与至少部分所述隔离结构接触。
2.根据权利要求1所述的隔离结构制造方法，其中，所述隔离结构为场氧区或沟槽。
3.根据权利要求1所述的隔离结构制造方法，其中，形成所述第一阱区的所述第一掺杂类型的掺杂剂的注入能量使得所述掺杂剂能够穿透所述有源区。
4.根据权利要求1所述的制造方法，其中，形成所述补偿区的第一掺杂类型的掺杂剂为氟化磷离子，所述掺杂剂的注入能量使得所述掺杂剂不能够穿透所述有源区。
5.根据权利要求1所述的隔离结构制造方法，其中，在形成所述第一阱区的过程中，采用多次高能注入的工艺以形成所述第一阱区。
6.根据权利要求1所述的隔离结构制造方法，其中，还包括：
在形成所述有源区的步骤之前，采用第三光刻胶掩膜遮挡所述衬底的第一区域，在衬底上的第二区域中形成第二掺杂类型的第二阱区，所述第一掺杂类型与所述第二掺杂类型相反，所述第二阱区与所述第一阱区彼此相邻。
7.根据权利要求6所述的隔离结构制造方法，其中，在形成所述第二阱区的过程中，在所述衬底的表面形成台阶差。
8.根据权利要求1所述的隔离结构制造方法，其中，还包括：
在形成所述有源区和形成所述第一阱区的步骤之间，采用第三光刻胶掩膜遮挡所述衬底的第一区域，在衬底上的第二区域中形成第二掺杂类型的第二阱区，所述第一掺杂类型与所述第二掺杂类型相反，所述第二阱区与所述第一阱区彼此相邻。
9.根据权利要求8所述的隔离结构制造方法，其中，在形成所述第二阱区的过程中，采用高能注入的工艺以形成所述第二阱区。
10.根据权利要求1所述的隔离结构制造方法，其中，还包括：
在形成所述隔离结构的步骤之后，去除所述有源区。
11.根据权利要求1所述的隔离结构制造方法，其中，形成所述有源区的步骤包括：
在所述衬底上形成氧化层；
在所述氧化层上形成氮化层；以及
采用第一光刻胶掩膜遮挡，刻蚀所述氮化层、所述氧化层，以暴露所述衬底的第一区域和第二区域的部分表面。
12.根据权利要求11所述的隔离结构制造方法，其中，所述氧化层为二氧硅层，所述氮化层为氮化硅层。
13.根据权利要求1所述的隔离结构制造方法，其中，所述第一掺杂类型为P型。
14.根据权利要求1所述的隔离结构制造方法，其中，所述隔离结构形成于半导体器件中，用于隔离两个相邻的阱区或者两个相邻的掺杂区或者相邻的阱区与掺杂区。
15.根据权利要求14所述的隔离结构制造方法，其中，所述半导体器件包括但不限于：BCD器件、Bi-CMOS器件、CMOS器件。
CN201910867622.7A 2019-09-13 2019-09-13 隔离结构制造方法 Active CN112509971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910867622.7A CN112509971B (zh) 2019-09-13 2019-09-13 隔离结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910867622.7A CN112509971B (zh) 2019-09-13 2019-09-13 隔离结构制造方法

Publications (2)

Publication Number Publication Date
CN112509971A true CN112509971A (zh) 2021-03-16
CN112509971B CN112509971B (zh) 2023-03-24

Family

ID=74923675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910867622.7A Active CN112509971B (zh) 2019-09-13 2019-09-13 隔离结构制造方法

Country Status (1)

Country Link
CN (1) CN112509971B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409726A (en) * 1982-04-08 1983-10-18 Philip Shiota Method of making well regions for CMOS devices
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
WO1997005649A1 (de) * 1995-07-25 1997-02-13 Siemens Aktiengesellschaft Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
US20150262820A1 (en) * 2014-03-11 2015-09-17 Semiconductor Manufacturing International (Shanghai) Corporation Method for manufacturing semiconductor device
CN105762103A (zh) * 2016-03-08 2016-07-13 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409726A (en) * 1982-04-08 1983-10-18 Philip Shiota Method of making well regions for CMOS devices
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
WO1997005649A1 (de) * 1995-07-25 1997-02-13 Siemens Aktiengesellschaft Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
US20150262820A1 (en) * 2014-03-11 2015-09-17 Semiconductor Manufacturing International (Shanghai) Corporation Method for manufacturing semiconductor device
CN105762103A (zh) * 2016-03-08 2016-07-13 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN112509971B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US7547595B2 (en) Integration scheme method and structure for transistors using strained silicon
TW201347174A (zh) 雙載子接合電晶體及其製造方法
JP4751004B2 (ja) 厚さが異なる領域を有するデバイスまたはデバイス層の製造方法
US10262903B2 (en) Boundary spacer structure and integration
KR100273220B1 (ko) 반도체소자의제조방법
CN106816464B (zh) 半导体装置的制造方法
KR100781549B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
CN112509971B (zh) 隔离结构制造方法
KR970013188A (ko) 반도체 소자의 소자격리방법
US8003455B2 (en) Implantation using a hardmask
KR20090125422A (ko) 반도체 소자의 제조 방법
TWI613708B (zh) 半導體元件及其製造方法
US5629235A (en) Method for forming damage-free buried contact
KR100817417B1 (ko) 고전압 씨모스 소자 및 그 제조 방법
CN208433411U (zh) 半导体器件
US20050179115A1 (en) Semiconductor device and a method of manufacture therefor
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
CN108389802A (zh) 半导体器件及其制造方法
CN103715129A (zh) 注入隔离器件及其形成方法
CN112509981B (zh) 半导体器件及其制造方法
KR100443079B1 (ko) 반도체 장치의 제조방법
CN107481930B (zh) 双极结型晶体管的制造方法及半导体芯片的制作方法
KR100589493B1 (ko) 게이트 산화막 형성방법
KR100396711B1 (ko) 반도체 소자의 제조방법
KR100864933B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant