CN112456436A - 键合方法和键合结构 - Google Patents
键合方法和键合结构 Download PDFInfo
- Publication number
- CN112456436A CN112456436A CN201910844589.6A CN201910844589A CN112456436A CN 112456436 A CN112456436 A CN 112456436A CN 201910844589 A CN201910844589 A CN 201910844589A CN 112456436 A CN112456436 A CN 112456436A
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding
- temperature
- concave part
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 164
- 239000003292 glue Substances 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000002834 transmittance Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 17
- 230000005496 eutectics Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- -1 aluminum-germanium Chemical compound 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本申请提供一种键合方法和键合结构，该键合方法包括：在第二基片的表面形成由导电材料形成的导电连接柱；在第一基片的表面形成由键合胶形成的键合胶图形，所述键合胶图形具有凹陷部，所述第一基片的部分表面从所述凹陷部露出，所述凹陷部的位置与所述导电连接柱对应，所述凹陷部的横向尺寸大于所述导电连接柱的横向尺寸，所述键合胶图形的厚度大于所述导电连接柱的厚度；以及将所述导电连接柱与所述凹陷部对准，在预定的温度条件下，对所述第一基片和所述第二基片施加预定的压力，使所述第一基片与所述第二基片通过所述键合胶图形键合为一体，并且，所述导电连接柱与所述第一基片的从所述凹陷部露出的所述部分表面接触。
Description
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种键合方法和键合结构。
背景技术
微机电***(Micro-Electronic-Mechanical-System，MEMS)封装技术是MEMS研究领域中的一个重要研究方向，一方面封装可使MEMS产品避免受到灰尘、潮气等对可动结构的影响，另一方面通过真空或气密封装还可改变MEMS产品内部阻尼情况，提高产品的性能。
晶圆级封装技术是实现MEMS产品高性能、低成本和批量化的主要解决途径，晶圆级封装可以采用晶圆级键和技术来实现，例如，在MEMS器件(Device)片上加装盖(Cap)片并对二者进行键合来完成封装，因此具有批量的优点，并且可降低封装成本。
在晶圆级键合技术中，共晶键合又是其中重要的一类。在共晶键合中，器件片上可以沉积键合用金属层，并在一定压力下将盖片与该金属层的表面贴合，在共熔温度下，金属层与盖片的材料相互熔合，形成牢固的键合。由于共晶键合不仅可以提供很好的封装密封性，而且可以进行引线互联，因而被越来越多的应用于MEMS工艺中，例如，典型的共晶键合可以是铝-锗(Al-Ge)键合、金硅(Au-Si)键合等。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在键合工艺中，常常要求被键合的两个基片之间可以导电，但在有些情况下，键合材料的导电要求与形成共晶键合或共价键合的要求不能同时满足，因此，如何形成能导电的键合结构，成为一个问题。
本申请提供一种键合方法和键合结构，通过键合胶图形来实现两个基片之间的键合，通过位于键合胶图形的凹陷部中的导电连接柱使两个基片之间导电，由此，能够在两个基片之间形成导电键合。
根据本申请实施例的一个方面，提供一种键合方法，用于使第一基片与第二基片键合为一体，该键合方法包括：
在第二基片的表面形成由导电材料形成的导电连接柱；
在第一基片的表面形成由键合胶形成的键合胶图形，所述键合胶图形具有凹陷部，所述第一基片的部分表面从所述凹陷部露出，所述凹陷部的位置与所述导电连接柱对应，所述凹陷部的横向尺寸大于所述导电连接柱的横向尺寸，所述键合胶图形的厚度大于所述导电连接柱的厚度；以及
将所述导电连接柱与所述凹陷部对准，在预定的温度条件下，对所述第一基片和所述第二基片施加预定的压力，使所述第一基片与所述第二基片通过所述键合胶图形键合为一体，并且，所述导电连接柱与所述第一基片的从所述凹陷部露出的所述部分表面接触。
根据本申请实施例的另一个方面，其中，所述键合胶图形的厚度比所述导电连接柱的厚度大5％～20％。
根据本申请实施例的另一个方面，其中，所述键合胶是光刻胶。
根据本申请实施例的另一个方面，其中，在第一基片的表面形成由键合胶形成的键合胶图形的步骤包括：
在所述第一基片的表面覆盖所述键合胶；
利用光刻掩膜对所述键合胶进行曝光；以及
对曝光后的所述键合胶进行显影，以形成所述凹陷部。
根据本申请实施例的另一个方面，其中，所述光刻掩膜具有第一透光率，以使所述凹陷部的横向尺寸大于所述导电连接柱横向尺寸的10％～30％。
根据本申请实施例的另一个方面，其中，在预定的温度条件下，对所述第一基片和所述第二基片施加预定的压力，包括：
将放置有所述第一基片和所述第二基片的键合机台内的温度升高到第一温度，对所述第一基片和所述第二基片施加第一压力，经过第一预定时间，使所述键合胶图形压缩，并且所述导电连接柱与所述第一基片的从所述凹陷部露出的所述部分表面接触；
将所述键合机台内的温度升高到高于第一温度的第二温度，保持对所述第一基片和所述第二基片施加第一压力，经过第二预定时间，其中，所述第二温度为所述键合胶图形的软化温度；
将所述键合机台内的温度降低到低于所述第二温度的第三温度，保持对所述第一基片和所述第二基片施加第一压力，经过第三预定时间；以及
降低所述键合机台内的温度，当所述键合机台内的温度降低到低于第三温度的第四温度时，释放对所述第一基片和所述第二基片施加的压力。
根据本申请实施例的另一个方面，提供一种键合结构，该键合结构包括：
第一基片；
第二基片；
所述第一基片的表面和所述第二基片的表面之间的键合胶图形，所述键合胶图形将所述第一基片的表面和所述第二基片的表面对置连接；以及
所述第一基片的表面和所述第二基片的表面之间的导电连接柱，所述导电连接柱位于所述键合胶图形的凹部中，并且，所述导电连接柱与所述第一基片的表面和所述第二基片的表面都接触。
根据本申请实施例的另一个方面，其中，所述键合胶图形的材料是光刻胶。
本申请的有益效果在于：使用键合胶图形实现两个基片之间的键合，使用位于键合胶图形的凹陷部中的导电连接柱使两个基片之间导电，由此，能够在两个基片之间形成导电键合。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请实施例中键合方法的一个示意图；
图2～图6是本申请实施例的键合方法的各步骤的示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请各实施例的说明中，为描述方便，将平行于第一基片的表面和第二基片的表面的方向称为“横向”，将垂直于第一基片的表面或第二基片的表面的方向称为“纵向”，其中，各部件的“厚度”是指该部件在“纵向”的尺寸。
实施例1
本申请实施例1提供一种键合方法，用于使第一基片与第二基片键合为一体。
图1是本申请实施例中键合方法的一个示意图，如图1所示，该键合方法包括：
步骤101、在第二基片的表面形成由导电材料形成的导电连接柱；
步骤102、在第一基片的表面形成由键合胶形成的键合胶图形，所述键合胶图形具有凹陷部，所述第一基片的部分表面从所述凹陷部露出，所述凹陷部的位置与所述导电连接柱对应，所述凹陷部的横向尺寸大于所述导电连接柱的横向尺寸，所述键合胶图形的厚度大于所述导电连接柱的厚度；以及
步骤103、将所述导电连接柱与所述凹陷部对准，在预定的温度条件下，对所述第一基片和所述第二基片施加预定的压力，使所述第一基片与所述第二基片通过所述键合胶图形键合为一体，并且，所述导电连接柱与所述第一基片的从所述凹陷部露出的所述部分表面接触。
根据本实施例，使用键合胶图形来实现两个基片之间的键合，使用位于键合胶图形的凹陷部中的导电连接柱使两个基片之间导电，由此，能够在两个基片之间形成导电键合。
在本实施例中，该第一基片和第二基片的可以是半导体制造领域中常用的晶圆，例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride，GaN)晶圆等；并且，该晶圆可以是没有进行过半导体工艺处理的晶圆，也可以是已经进行过处理的晶圆，例如进行过离子注入、蚀刻和/或扩散等工艺处理过的晶圆，本实施例对此并不限制。
在本申请实施例中，该第一基片可以是形成有微机电器件的器件片，并且该第二基片可以是盖片；但本实施例并不限于此，第二基片可以是形成有微机电器件的器件片，而该第一基片可以是盖片，或者，第一基片和第二基片上都形成有微机电器件。
在本实施例中，第二基片的表面可以形成有导电材料，导电连接柱可以与该导电材料电连接。第一基片的表面也可以形成有导电材料，该导电材料的至少一部分可以从键合胶图形的凹陷部中露出，并且，第一基片和第二基片键合之后，导电连接柱可以与该第一基片表面的导电材料电连接。
在本实施例中，键合胶图形的厚度比导电连接柱的厚度大5％～20％，由此，在步骤103中，键合胶图形适当压缩之后，能够使导电连接柱接触到第一基片的表面。
在本实施例中，键合胶例如可以是光刻胶。由此，在第一基片的表面形成由键合胶形成的键合胶图形的步骤(即，步骤102)可以包括：
步骤1021、在第一基片的表面覆盖键合胶；
步骤1022、利用光刻掩膜对第一基片的表面覆盖的键合胶进行曝光；以及
步骤1023、对曝光后的键合胶进行显影，以形成凹陷部。
在本实施例中，步骤1022使用的光刻掩膜具有第一透光率，以使凹陷部的横向尺寸大于导电连接柱的横向尺寸的10％-30％。
在本实施例中，键合胶也可以是其它的粘性材料，该其它的粘性材料例如可以是高分子材料，该其它的粘性材料具有粘性，能够将第一基片和第二基片粘合起来，并且，在高温下能够软化从而具有一定的流动性。
在键合胶为该其它的粘性材料时，为了形成凹陷部，可以采用如下的方法：在第一基片的表面覆盖的键合胶表面涂覆光刻胶；对该光刻胶进行光刻和显影，形成在凹陷部的位置具有开口的光刻胶图形；以该光刻胶图形作为蚀刻掩膜，对该第一基片的表面覆盖的键合胶进行蚀刻，以在键合胶中形成凹陷部。
在本实施例中，步骤103中的在预定的温度条件下对第一基片和第二基片施加预定的压力，可以采用如下的步骤来实现：
步骤1031、将放置有第一基片和第二基片的键合机台内的温度升高到第一温度，对第一基片和第二基片施加第一压力，经过第一预定时间，使键合胶图形压缩，并且使导电连接柱与第一基片的从凹陷部露出的部分表面接触，其中，第一温度例如是80度～120度，第一压力例如是10KN～50KN；
步骤1032、将键合机台内的温度升高到高于第一温度的第二温度，保持对第一基片和第二基片施加第一压力，经过第二预定时间，其中，第二温度为键合胶图形的软化温度，例如，第二温度为120度～250度，通过该步骤1032，键合胶图形在软化之后能够在横向流动，不仅释放应力，而且能填充导电连接柱周围的一部分空间；
步骤1033、将键合机台内的温度降低到低于第二温度的第三温度，保持对第一基片和第二基片施加第一压力，并经过第三预定时间，其中，该第三温度可以与第一温度相同或不同；以及
步骤1034、降低所述键合机台内的温度，当键合机台内的温度降低到低于第三温度的第四温度，释放对第一基片和第二基片施加的压力，其中，第四温度例如是室温。
在步骤1031和步骤1032中，键合机台内可以保持预定的真空度，从而避免键合界面形成气泡，能够提高键合的强度。在步骤1033和步骤1034中，键合机台内可以释放真空，有利于键合机台内温度降低。
下面，结合具体实例，说明本实施例的键合方法。
图2～图6是本申请实施例的键合方法的各步骤的示意图。
如图2～图6所示，在该具体实例中，键合方法包括如下步骤：
第一步：如图2所示，在第一基片10的表面涂一层厚度为a的键合胶11a，该键合胶例如为光刻胶，即，可键合的光刻胶；其中，厚度a大于第二基片20表面的导电连接柱21的厚度b(如图4所示)，例如，a可以大于b的5％-20％。
第二步：如图3所示，以光刻板作为光刻掩膜对键合胶11a进行曝光，然后进行显影，从而形成与导电连接柱21对应的凹陷部12。形成有凹陷部12后，键合胶11a就成为键合胶图形11。其中，光刻掩膜具有第一透光率，以使所述凹陷部12的横向尺寸大于所述导电连接柱21的横向尺寸的10％-30％。
第三步：如图4所示，在第二基片20表面形成导电连接柱21，导电连接柱21的厚度为b；然后，用去离子水(DIW)清洗形成有导电连接柱21的第二基片20。
第四步：如图5所示，使用对准设备对第一基片10的表面和第二基片20的表面进行对准，其中，导电连接柱21与凹陷部12对准。
第五步：如图6的(a)所示，在键合机台内，保持一定的真空度，将键合机台内温度升高到一定温度，例如80-120度，对第一基片10和第二基片20施加例如10KN-50KN的压力，使键合胶图形11被压缩，厚度变小，导致导电连接柱21接触到第一基片10的表面的导电层，第一基片和第二基片之间的导电；然后，如图6的(b)所示，将键合机台内的温度升温至键合温度，例如120度-250度，保持压力不变，使得键合胶图形在高温下软化并扩散流动，释放应力，并且填充导电连接柱21周围的一部分空间；然后将键合机台内的温度降低，例如降到80-120度，并释放键合机台内的真空，但施加给第一基片和第二基片的压力保持不变；最后，当键合机台内的温度降至常温时，释放施加给第一基片和第二基片的压力，完成键合。
如图6的(b)所示，完成键合后，得到的键合结构包括：第一基片10，第二基片20，键合胶图形11以及导电连接柱21。
其中，在纵向上，键合胶图形11位于第一基片10的表面和第二基片10的表面之间，键合胶图形11将第一基片10的表面和第二基片20的表面对置连接。
如图6的(b)所示，在纵向上，导电连接柱21位于第一基片10的表面和第二基片20的表面之间，并且，导电连接柱21与第一基片10的表面和第二基片20的表面都接触。在横向上，导电连接柱21位于键合胶图形11的凹部中，
根据本实施例，使用键合胶图形来实现两个基片之间的键合，使用位于键合胶图形的凹陷部中的导电连接柱使两个基片之间导电，由此，能够在两个基片之间形成导电键合。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。
Claims (8)
1.一种键合方法，用于使第一基片与第二基片键合为一体，该键合方法包括：
在第二基片的表面形成由导电材料形成的导电连接柱；
在第一基片的表面形成由键合胶形成的键合胶图形，所述键合胶图形具有凹陷部，所述第一基片的部分表面从所述凹陷部露出，所述凹陷部的位置与所述导电连接柱对应，所述凹陷部的横向尺寸大于所述导电连接柱的横向尺寸，所述键合胶图形的厚度大于所述导电连接柱的厚度；以及
将所述导电连接柱与所述凹陷部对准，在预定的温度条件下，对所述第一基片和所述第二基片施加预定的压力，使所述第一基片与所述第二基片通过所述键合胶图形键合为一体，并且，所述导电连接柱与所述第一基片的从所述凹陷部露出的所述部分表面接触。
2.如权利要求1所述的键合方法，其中，
所述键合胶图形的厚度比所述导电连接柱的厚度大5％～20％。
3.如权利要求1所述的键合方法，其中，
所述键合胶是光刻胶。
4.如权利要求3所述的键合方法，其中，在第一基片的表面形成由键合胶形成的键合胶图形的步骤包括：
在所述第一基片的表面覆盖所述键合胶；
利用光刻掩膜对所述键合胶进行曝光；以及
对曝光后的所述键合胶进行显影，以形成所述凹陷部。
5.如权利要求4所述的键合方法，其中，
所述光刻掩膜具有第一透光率，以使所述凹陷部横向尺寸大于所述导电连接柱横向尺寸的10％～30％。
6.如权利要求1所述的键合方法，其中，在预定的温度条件下，对所述第一基片和所述第二基片施加预定的压力，包括：
将放置有所述第一基片和所述第二基片的键合机台内的温度升高到第一温度，对所述第一基片和所述第二基片施加第一压力，经过第一预定时间，使所述键合胶图形压缩，并且所述导电连接柱与所述第一基片的从所述凹陷部露出的所述部分表面接触；
将所述键合机台内的温度升高到高于第一温度的第二温度，保持对所述第一基片和所述第二基片施加第一压力，经过第二预定时间，其中，所述第二温度为所述键合胶图形的软化温度；
将所述键合机台内的温度降低到低于所述第二温度的第三温度，保持对所述第一基片和所述第二基片施加第一压力，经过第三预定时间；以及
降低所述键合机台内的温度，当所述键合机台内的温度降低到低于第三温度的第四温度时，释放对所述第一基片和所述第二基片施加的压力。
7.一种键合结构，该键合结构包括：
第一基片；
第二基片；
所述第一基片的表面和所述第二基片的表面之间的键合胶图形，所述键合胶图形将所述第一基片的表面和所述第二基片的表面对置连接；以及
所述第一基片的表面和所述第二基片的表面之间的导电连接柱，所述导电连接柱位于所述键合胶图形的凹部中，并且，所述导电连接柱与所述第一基片的表面和所述第二基片的表面都接触。
8.如权利要求7所述的键合结构，其中，
所述键合胶图形的材料是光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910844589.6A CN112456436B (zh) | 2019-09-06 | 2019-09-06 | 键合方法和键合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910844589.6A CN112456436B (zh) | 2019-09-06 | 2019-09-06 | 键合方法和键合结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112456436A true CN112456436A (zh) | 2021-03-09 |
| CN112456436B CN112456436B (zh) | 2024-07-16 |
Family
ID=74806845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910844589.6A Active CN112456436B (zh) | 2019-09-06 | 2019-09-06 | 键合方法和键合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112456436B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230223367A1 (en) * | 2022-01-12 | 2023-07-13 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing semiconductor structure |
| WO2023133977A1 (zh) * | 2022-01-12 | 2023-07-20 | 长鑫存储技术有限公司 | 一种半导体结构及一种半导体结构的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020001948A (ko) * | 2000-06-22 | 2002-01-09 | 윤종용 | 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법 |
| CN104409375A (zh) * | 2014-11-26 | 2015-03-11 | 上海新微技术研发中心有限公司 | 键合方法和半导体器件的制造方法 |
| CN104966676A (zh) * | 2015-07-08 | 2015-10-07 | 上海新微技术研发中心有限公司 | 共晶键合方法 |
| US20170275153A1 (en) * | 2016-03-24 | 2017-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond rings in semiconductor devices and methods of forming same |
-
2019
- 2019-09-06 CN CN201910844589.6A patent/CN112456436B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020001948A (ko) * | 2000-06-22 | 2002-01-09 | 윤종용 | 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법 |
| CN104409375A (zh) * | 2014-11-26 | 2015-03-11 | 上海新微技术研发中心有限公司 | 键合方法和半导体器件的制造方法 |
| CN104966676A (zh) * | 2015-07-08 | 2015-10-07 | 上海新微技术研发中心有限公司 | 共晶键合方法 |
| US20170275153A1 (en) * | 2016-03-24 | 2017-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond rings in semiconductor devices and methods of forming same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230223367A1 (en) * | 2022-01-12 | 2023-07-13 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing semiconductor structure |
| WO2023133977A1 (zh) * | 2022-01-12 | 2023-07-20 | 长鑫存储技术有限公司 | 一种半导体结构及一种半导体结构的制作方法 |
| US12040296B2 (en) * | 2022-01-12 | 2024-07-16 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112456436B (zh) | 2024-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4885956B2 (ja) | 微小電気機械システムのパッケージング及び配線 | |
| US7781867B2 (en) | Method and system for providing an aligned semiconductor assembly | |
| KR20020031044A (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법 | |
| US20070145550A1 (en) | Microelectronic elements with compliant terminal mountings and methods for making the same | |
| US8487428B2 (en) | Method and system for providing a reliable semiconductor assembly | |
| US8236606B2 (en) | Method and system for providing a low-profile semiconductor assembly | |
| DE10241344A1 (de) | Waferebenengehäuse mit Siliziumdichtung | |
| JP2003332521A (ja) | 半導体装置及びその製造方法 | |
| CN112456436B (zh) | 键合方法和键合结构 | |
| JP2009188402A (ja) | 気密パッケージデバイス、および少なくとも１つのデバイスをウェハレベルで気密パッケージングするための方法 | |
| US20070045795A1 (en) | MEMS package and method of forming the same | |
| CN106847717B (zh) | 一种共晶键合方法和半导体器件 | |
| CN110494963B (zh) | 中空封装器件及其制造方法 | |
| JP6116476B2 (ja) | チップスタックを製造するための方法及びその方法を実施するためのキャリア | |
| US20220230931A1 (en) | Chip encapsulation structure and encapsulation method | |
| US20020106867A1 (en) | Wafer-level transfer of membranes in semiconductor processing | |
| TWI223422B (en) | Micromachine package and method for manufacturing the same | |
| CN101617387A (zh) | 局部结合的方法和设备 | |
| CN108100986B (zh) | 一种共晶键合方法和半导体器件 | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| TWI503929B (zh) | 底部源極的功率裝置及製備方法 | |
| US8044526B2 (en) | Integrated circuit assemblies with alignment features and devices and methods related thereto | |
| US7642642B2 (en) | Microcap wafer bonding apparatus | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| KR101708531B1 (ko) | 신뢰성있는 웨이퍼레벨 본딩을 위한 캡 웨이퍼 범프 구조물 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |