CN112437984B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN112437984B
CN112437984B CN202080003191.0A CN202080003191A CN112437984B CN 112437984 B CN112437984 B CN 112437984B CN 202080003191 A CN202080003191 A CN 202080003191A CN 112437984 B CN112437984 B CN 112437984B
Authority
CN
China
Prior art keywords
layer
channel
section
segments
tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080003191.0A
Other languages
English (en)
Other versions
CN112437984A (zh
Inventor
高庭庭
薛磊
刘小欣
耿万波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN112437984A publication Critical patent/CN112437984A/zh
Application granted granted Critical
Publication of CN112437984B publication Critical patent/CN112437984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种半导体器件。所述半导体器件包括沿着垂直于所述半导体器件的衬底的竖直方向交替堆叠的字线层和绝缘层。所述半导体器件包括沟道结构，所述沟道结构沿着所述竖直方向延伸穿过所述字线层和所述绝缘层。所述沟道结构的垂直于所述竖直轴的横截面包括彼此间隔开的沟道层区段。

Description

半导体器件及其形成方法
背景技术
闪存存储器件最近已经得到快速发展。闪存存储器件能够在不施加电压的情况下长时间保存存储的数据。此外，闪存存储器件的读取速率相对较高，并且容易进行擦除存储的数据以及将数据重写到闪存存储器件中。因此，闪存存储器件已被广泛用于微型计算机、自动控制***等中。为了增大闪存存储器件的位密度并减小闪存存储器件的位成本，已经开发了三维(3D)NAND(与非)闪存存储器件。
近年来，随着3D-NAND的单元层超过100层，对蚀刻轮廓控制、尺寸均匀性和生产率之间的权衡进行管理是越来越有挑战性的。例如，随着3D-NAND存储器件的位密度增大，不同堆叠层(例如，上部堆叠层和下部堆叠层)中的沟道孔的对准问题或基于双重图案化的高密集度沟道孔的连接问题正在恶化。
发明内容
在本公开中，提供了针对具有划分栅极的3D-NAND存储器件及其制造方法的实施例。
在本公开中，提供了一种半导体器件。半导体器件可以包括沿着垂直于半导体器件的衬底的竖直方向交替堆叠的字线层和绝缘层。半导体器件可以包括沿着竖直方向延伸通过字线层和绝缘层的沟道结构。沟道结构的垂直于竖直方向的横截面可以包括彼此间隔开的沟道层区段。
半导体器件可以进一步包括在竖直方向上延伸的栅极电介质结构和在竖直方向上延伸的栅极功能结构。栅极电介质结构的垂直于竖直方向的横截面可以具有闭环构造，并且栅极功能结构的垂直于竖直方向的横截面可以具有开环构造。
在一些实施例中，栅极电介质结构可以包括阻挡层、电荷捕获层和隧穿层。栅极功能结构可以包括沟道层区段。阻挡层可以在竖直方向上延伸并且与字线层和绝缘层直接接触。电荷捕获层可以形成在阻挡层的内表面之上，并且隧穿层可以形成在电荷捕获层的内表面之上，其中沟道层区段可以布置在隧穿层的内表面之上并通过电介质层彼此间隔开。
在一些实施例中，栅极电介质结构可以包括阻挡层和电荷捕获层。栅极功能结构可以包括隧穿层区段和沟道层区段。阻挡层可以在竖直方向上延伸并且与字线层和绝缘层接触。电荷捕获层可以形成在阻挡层的内表面之上。隧穿层区段可以形成在电荷捕获层的内表面之上并通过电介质层彼此间隔开。沟道层区段可以布置在隧穿层区段的内表面之上并通过电介质层彼此间隔开。
在示例性实施例中，栅极电介质结构可以包括阻挡层，并且栅极功能结构可以包括电荷捕获层区段、隧穿层区段和沟道层区段。阻挡层可以在竖直方向上延伸并且与字线层和绝缘层接触。电荷捕获层区段可以形成在阻挡层的内表面之上并通过电介质层彼此间隔开。隧穿层区段可以形成在电荷捕获层的内表面之上并通过电介质层彼此间隔开。沟道层区段可以布置在隧穿层区段的内表面之上并通过电介质层彼此间隔开。
在半导体器件的沟道结构中，沟道层区段中的第一沟道层区段可以沿着隧穿层区段中的第一隧穿层区段设置，并且隧穿层区段中的第一隧穿层区段可以沿着电荷捕获层区段中的第一电荷捕获层区段设置。
在一些实施例中，沟道结构的横截面可以具有椭圆形轮廓、星形轮廓、三叶形轮廓或四叶形轮廓之一。另外，沟道结构的横截面的第一长轴与沟道结构的横截面的第一短轴之比可以在1/2至3/5的范围内。
在一些实施例中，第一对沟道层区段可以沿着沟道结构的横截面的第一长轴分离地布置。第二对沟道层区段可以沿着横截面的第二长轴分离布置。
根据本公开的另一方面，提供了一种用于形成半导体的方法。在该方法中，字线层和绝缘层可以沿着垂直于衬底的竖直方向交替堆叠。随后可以形成沟道结构，其中沟道结构可以沿着竖直方向延伸穿过字线层和绝缘层。沟道结构的垂直于竖直方向的横截面可以包括短轴和长轴。可以执行蚀刻工艺以蚀刻沟道结构的沟道层以在沟道结构中形成沟道层区段，其中沟道层区段可以彼此间隔开。
在一些实施例中，为了形成沟道结构，可以首先形成沟道孔。沟道孔可以沿着竖直方向延伸穿过字线层和绝缘层。沟道孔可以具有侧壁和底部。沟道孔的垂直于竖直轴的横截面可以包括短轴和长轴。可以沿着沟道孔的侧壁形成阻挡层，其中阻挡层可以围绕竖直轴同心地设置并且与字线层和绝缘层直接接触。电荷捕获层可以形成在阻挡层的内表面之上。隧穿层可以形成在电荷捕获层的内表面之上。此外，沟道层可以形成在隧穿层的内表面之上。隔离层可以形成在沟道层的内表面之上，其中间隙可以位于沟道结构中并被隔离层包围。
在替代实施例中，沟道结构的横截面可以具有椭圆形轮廓、星形轮廓、三叶形轮廓或四叶形轮廓之一。在一些实施例中，沟道结构的长轴与短轴之比可以在1/2至3/5的范围内。
在一些实施例中，可以执行蚀刻工艺以蚀刻隔离层和沟道层，使得间隙被扩大并且沟道层被蚀刻成沿着沟道结构的横截面的长轴分离地布置的沟道层区段。电介质层随后可以沉积在间隙中，使得沟道层区段通过电介质层彼此间隔开。
在一些实施例中，可以执行蚀刻工艺以蚀刻隔离层、沟道层、隧穿层和电荷捕获层。随后可以在通过蚀刻工艺扩大的间隙中沉积电介质层。因此，可以将沟道层蚀刻成通过电介质层彼此间隔开并且沿着沟道结构的横截面的长轴布置的沟道层区段。可以将隧穿层蚀刻成通过电介质层彼此间隔开并且沿着沟道结构的横截面的长轴布置的隧穿层区段。可以将电荷捕获层蚀刻成通过电介质层彼此间隔开并且沿着沟道结构的横截面的长轴布置的电荷捕获层区段。
当通过蚀刻工艺蚀刻隔离层、沟道层、隧穿层和电荷捕获层时，可以沿着隧穿层区段中的第一隧穿层区段形成沟道层区段中的第一沟道层区段，并且可以沿着电荷捕获层区段中的第一电荷捕获层区段形成隧穿层区段中的第一隧穿层区段。
根据本公开的另一方面，提供了一种半导体器件。半导体器件可以包括阵列区域和阶梯区域。阵列区域和阶梯区域可以彼此相邻设置并且形成在交替的字线层和绝缘层的堆叠层中，该堆叠层形成在半导体器件的衬底之上。半导体器件还可以包括沟道结构。沟道结构可以设置在阵列区域中并且沿着垂直于衬底的竖直方向延伸穿过堆叠层。半导体器件可以包括形成在阶梯区域中的字线触点，其中，字线触点从阶梯区域的字线层沿着竖直方向延伸。沟道结构的垂直于竖直方向的横截面可以包括沟道层区段，其中沟道层区段可以彼此间隔开。
在一些实施例中，沟道结构可以包括栅极电介质结构和栅极功能结构。栅极电介质结构可以包括阻挡层、电荷捕获层和隧穿层。栅极功能结构可以包括沟道层区段。阻挡层可以在竖直方向上延伸并且与字线层和绝缘层接触。电荷捕获层可以形成在阻挡层的内表面之上。隧穿层可以形成在电荷捕获层的内表面之上。沟道层区段可以布置在隧穿层的内表面之上并且通过电介质层彼此间隔开。
在其他实施例中，沟道结构可以包括栅极电介质和栅极功能结构。栅极电介质结构可以包括阻挡层和电荷捕获层。栅极功能结构可以包括隧穿层区段和沟道层区段。阻挡层可以在竖直方向上延伸并且与字线层和绝缘层接触。电荷捕获层可以形成在阻挡层的内表面之上。隧穿层区段可以形成在电荷捕获层的内表面之上，并且通过电介质层彼此间隔开。沟道层区段可以布置在隧穿层区段的内表面之上，并且通过电介质层彼此间隔开。
在一些实施例中，沟道结构可以包括包括阻挡层的栅极电介质结构和包括电荷捕获层区段、隧穿层区段和沟道层区段的栅极功能结构。阻挡层可以在竖直方向上延伸并且与字线层和绝缘层接触。电荷捕获层区段可以形成在阻挡层的内表面之上并且通过电介质层彼此间隔开。隧穿层区段可以形成在电荷捕获层的内表面之上，并且通过电介质层彼此间隔开。沟道层区段可以布置在隧穿层区段的内表面之上并且通过电介质层彼此间隔开。
附图说明
当与附图一起阅读时，根据以下具体实施方式可以最好地理解本公开的各方面。注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了讨论的清楚，各种特征的尺寸可以任意增加或减小。
图1是根据本公开的示例性实施例的示例性3D-NAND器件的截面图。
图2A是根据本公开的示例性实施例的第一示例性沟道结构的俯视图。
图2B是根据本公开的示例性实施例的第二示例性沟道结构的俯视图。
图2C是根据本公开的示例性实施例的第三示例性沟道结构的俯视图。
图2D是根据本公开的示例性实施例的第四示例性沟道结构的俯视图。
图3是根据本公开的示例性实施例的示例性沟道结构的截面图。
图4A、图4B、图4C，、图4D、图4E和图4F是根据本公开的示例性实施例的制造沟道结构的第一各个中间步骤的俯视图。
图5A、图5B、图5C和图5D是根据本公开的示例性实施例的制造沟道结构的第二各个中间步骤的俯视图。
图6是根据本公开的示例性实施例的用于制造3D-NAND器件的过程的流程图。
具体实施方式
以下公开内容提供了用于实施所提供主题的不同特征的许多不同实施例或示例。以下描述部件和布置的具体示例以简化本公开。当然，这些仅是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征可以直接接触的实施例，并且还可以包括其中在第一特征与第二特征之间可以形成附加特征以使得第一和第二特征可以不直接接触的实施例。另外，本公开可以在各示例中重复附图标记的数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或构造之间的关系。
此外，为了便于描述，本文中可以使用诸如“在...下面”、“在...下方”、“下部”、“在...上方”、“上部”之类的空间相对术语，以描述一个元件或特征相对于另一个或多个元件或特征的如图所示的关系。除了在图中描述的取向之外，所述空间相对术语还旨在涵盖器件在使用或操作中的不同取向。存储器件可以以其他方式定向(旋转90度或以其他取向)，并且本文中使用的空间相对描述语可以同样地被相应地解释。
3D-NAND器件可以包括形成在字线层和绝缘层的堆叠层中的阶梯区域和阵列区域。字线层和绝缘层可以交替地设置在衬底之上。字线层可以包括顺序地设置在衬底之上的底部选择栅极(BSG)层、栅极层(或字线层)和顶部选择栅极(TSG)层。阵列区域可以包括多个沟道结构。每个沟道结构可以耦合到字线层以形成相应的竖直NAND存储单元串。竖直NAND存储单元串可以包括一个或多个底部选择晶体管(BST)、多个存储单元(MC)以及一个或多个顶部选择晶体管(TST)，它们沿着衬底的高度方向(或Z方向)顺序且串联地设置在衬底之上。BST可以由沟道结构和BSG层形成，MC可以由沟道结构和字线层形成，并且TST可以由沟道结构和TSG层形成。
在这种3D-NAND器件中，阶梯区域可以包括形成在BSG层、字线层和TSG层中的阶梯。字线触点可以进一步形成在阶梯上以连接到BSG层、字线层和TSG层。
在相关示例中，可以穿过具有同心布置(例如围绕中心轴圆形布置)的多个材料层的沟道孔形成沟道结构。沟道孔可以是同心圆，并且多个层可以包括顺序地填充在同心圆中的阻挡层(例如，SiO层)、电荷捕获层(例如，SiN层)、隧穿层(例如，SiO层)和沟道层(例如，多晶硅层)。另外，同心圆可以填充有绝缘层(例如，SiO层)，以便形成从沟道结构的顶部到底部的连续电荷捕获存储结构。形成这种沟道结构的优点在于，可以通过以最小的成本增加同心圆的密度和堆叠层的数量来最大化存储密度。然而，随着3D-NAND存储器件的位密度增加，不同堆叠层(例如，上部堆叠层和下部堆叠层)中的沟道孔的对准问题或基于双重图案化的沟道孔的连接问题是越来越糟糕。
在本公开中，可以基于划分栅极(或划分单元)来提高3D-NAND的位密度。可以通过将沟道层划分成沟道结构中的沟道层区段来形成划分单元。因此，可以将单个存储单元串划分成多个存储单元串。为了划分沟道层，可以基于具有各向异性轮廓的沟道孔来形成沟道结构，该各向异性的轮廓例如是具有长轴和短轴的椭圆形轮廓(或半椭圆形轮廓)。因此，可以应用蚀刻工艺(例如，湿法蚀刻或干法蚀刻)来蚀刻沟道层。沟道层沿着长轴的横截面可以保留，并且沟道层沿着短轴的横截面可以被去除。在一些实施例中，蚀刻工艺可以进一步将隧穿层和电荷捕获层切割成隧穿层区段和电荷捕获层区段，以减少存储单元串之间的干扰并提高可靠性。
图1是示例性3D-NAND存储器件100(也称为存储器件100)的截面图。如图1所示，3D-NAND存储器件100可以具有衬底10。多个字线层12和多个绝缘层14交替地堆叠在衬底10之上。在图1的示例性实施例中，包括16个字线层和17个绝缘层。应注意，图1仅是示例，并且基于器件结构可以包括任何数量的字线层和绝缘层。
在一些实施例中，最下面的字线层12a可以用作连接到BST的栅极的底部选择栅极(BSG)层。在一些实施例中，在BSG层12a之上的一个或多个字线层(例如字线层12b-12c)可以是连接到虚设存储单元(虚设MC)的栅极的虚设字线层(或虚设BSG层)。BST和虚设MC一起可以控制阵列公共源(ACS)区域16和存储单元之间的数据传输。
在一些实施例中，最上面的字线层12p可以用作连接到TST的栅极的顶部选择栅极(TSG)层。在一些实施例中，TSG层12p下方的一个或多个字线层(例如字线层12n-12o)可以是连接到虚设存储单元(虚设MC)的栅极的虚设字线层(或虚设TSG层)。TST和虚设MC一起控制位线(未示出)和存储单元之间的数据传输。
绝缘层位于衬底10上并且与字线层交替布置。字线层通过绝缘层彼此间隔开。另外，字线层1通过绝缘层的最下面的绝缘层14a与衬底10分离。
在一些实施例中，首先使用牺牲字线层(例如，SiN)形成图1中所示的字线层。牺牲字线层可以被去除并被高K层、胶合层和一个或多个金属层替换。高K层可以由氧化铝(Al2O3)和/或氧化铪(HfO2)和/或氧化钽(Ta2O5)和/或高K(介电常数)的另一种材料制成。金属层可以由例如钨(W)、钴(Co)制成。根据产品规格、器件操作、制造能力等的要求，字线可以具有在10nm至100nm的范围内的厚度。在图1的实施例中，绝缘层可以由厚度为5nm至50nm的SiO2制成。
在一些实施例中，3D-NAND存储器件100可以具有阵列区域100A和两个阶梯区域100B-100C。阶梯区域100B-100C可以位于阵列区域100A的两侧。字线层和绝缘层可以延伸到具有阶梯形轮廓或台阶形轮廓的阶梯区域100B-100C中。3D-NAND存储器件100可以在阵列区域100A中包括多个沟道结构18。沟道结构18沿着衬底的Z方向(也称为竖直方向或高度方向)形成在衬底10之上。如图1所示，包括五个沟道结构18。然而，图1仅是示例，并且任何数量的沟道结构18可以被包括在3D-NAND存储器件100中。沟道结构18可以延伸穿过字线层12和绝缘层14，并且进一步延伸到衬底10中，以形成垂直存储单元串的阵列。
每个垂直存储单元串可以包括对应的沟道结构，其耦合到字线层12以形成一个或多个底部选择晶体管(BST)、多个存储单元(MC)和一个或多个顶部选择晶体管(TST)。BST、MC和TST顺序且串联地设置在衬底之上。另外，每个沟道结构18还可以包括围绕竖直轴B-B’同心地布置的沟道层、隧穿层、电荷捕获层和阻挡层。
3D-NAND存储器件100可以具有多个缝隙结构(或栅极线缝隙结构)。例如，在图1中包括两个缝隙结构20a-20b。在一些实施例中，后栅极制造技术用于形成3D-NAND存储器件100，因此形成缝隙结构以帮助去除牺牲字线层以及形成真正的栅极。在一些实施例中，缝隙结构可以由导电材料制成并且位于阵列公共源极(ACS)区域16上以用作触点，其中ACS区域形成在衬底10中以用作公共源极。在一些实施例中，缝隙结构可以由电介质材料制成以用作分离结构。在图1的示例性实施例中，缝隙结构20a-20b位于阵列区域100A的两个相对边界处，并连接到ACS区域16。
在一些实施例中，缝隙结构20a-20b可以延伸穿过字线层12和绝缘层14，并且还沿着衬底10的第一方向(也称为长度方向或X方向)延伸。在一些实施例中，缝隙结构20a-20b可以具有电介质间隔体26、导电层30和触点28。电介质间隔体26沿着缝隙结构的侧壁形成并与字线层和绝缘层直接接触。沿着电介质间隔体26并在ACS区域16之上形成导电层30。沿着电介质间隔体26并在导电层30之上形成触点28。在图1的实施例中，电介质间隔体26由SiO2制成，导电层30由多晶硅制成，并且触点28由钨制成。
3D-NAND存储器件100可以具有多个字线接触结构22。字线接触结构22形成在电介质层24中并且位于字线层12上以连接到字线层12。为了简单和清楚起见，在每个阶梯区域100B和100C中仅示出了三个字线接触结构22。字线接触结构22可以进一步耦合到栅极电压。栅极电压可以通过字线层施加到BST、MC和TST的栅极，以相应地操作BST、MC和TST。
图2A是示出垂直于竖直轴B-B’的第一示例性沟道结构18a的横截面的俯视图。如图2A所示，沟道结构18a可以包括椭圆形横截面。椭圆形横截面可以包括垂直于竖直轴B-B’的短轴C-C’和长轴D-D’。沟道结构18a可以具有在Z方向(或竖直方向)上形成的阻挡层212，其中阻挡层212与字线层12和绝缘层14直接接触。沟道结构18a可以包括形成在阻挡层212的内表面之上的电荷捕获层210和形成在电荷捕获层210的内表面之上的隧穿层208。沟道结构18a可以进一步包括沟道层，沟道层具有开环构造并且包括在隧穿层208的内表面之上的沟道层区段206a和206b。在一些实施例中，阻挡层212、电荷捕获层210、隧穿层208、以及沟道层区段206a和206b可以在Z方向上围绕竖直轴B-B’同心地布置。另外，沟道层区段206a和206b可以沿着长轴D-D’分离地布置。
仍然参考图2A，电介质层204可以设置在沟道层区段206a和206b之间，使得沟道层区段206a和206b彼此间隔开。电介质层204可以进一步沿着沟道层区段206a和206b的内表面以及隧穿层208的内表面布置。沟道结构18a可以包括沿着沟道层区段206a和206b的内表面形成的顶部沟道触点214a和214b。例如，顶部沟道触点214a可以沿着沟道层区段206a的内表面形成，并且顶部沟道触点214b可以沿着沟道层区段206b的内表面形成。
在一些实施例中，沟道结构18a的椭圆形横截面的短轴C-C’和长轴D-D’可以具有1/2至3/5的范围。
图2A中的沟道结构18a示出了双相划分单元构造，其中可以基于具有采用开环构造的沟道层的沟道结构18a来形成两个分离的存储单元串。例如，可以基于沟道层区段206a、顶部沟道触点214a、阻挡层212、电荷捕获层210和隧穿层208形成第一存储单元串。可以基于沟道层区段206b、顶部沟道触点214b、阻挡层212、电荷捕获层210和隧穿层208形成第二存储单元串。在相关器件中，沟道层可以具有闭环构造。因此，与相关器件相比，器件100的位密度可以加倍。
图2B是示出了第二示例性沟道结构18b的垂直于竖直轴B-B’的横截面的俯视图。与图2A中的沟道结构18a相比，隧穿层208和电荷捕获层210也可以被沟道结构18b中的电介质层204分离。如图2B所示，隧穿层208可以具有开环构造，并且包括沿沟道结构18b的横截面的长轴D-D’布置的隧穿层区段208a和208b。电荷捕获层210可以具有开环构造，并且包括沿着长轴D-D’布置的电荷捕获层区段210a和210b。在一些实施例中，阻挡层212、电荷捕获层区段210a和210b、隧穿层区段208a和208b以及沟道层区段206a和206b可以在Z方向上围绕竖直轴B-B'同心地布置。
仍参考图2B，可以基于沟道层区段206a、顶部沟道触点214a、阻挡层212、电荷捕获层区段210a和隧穿层区段208a形成第一存储单元串，其中沟道层区段206a沿着隧穿层区段208a的内表面设置，并且隧穿层区段208a沿着电荷捕获层区段210a的内表面设置。可以基于沟道层区段206b、顶部沟道触点214b、阻挡层212、电荷捕获层区段210b和隧穿层区段208b形成第二存储单元，其中沟道层区段206b沿着隧穿层区段208b的内表面设置，并且隧穿层区段208b沿着电荷捕获层区段210b的内表面布置。通过将开环构造引入隧穿层和电荷捕获层，可以防止第一存储单元串和第二存储单元串中的数据干扰，并且可以提高器件100中的器件可靠性。
图2C是示出第三示例性沟道结构18c的垂直于竖直轴B-B’的横截面的俯视图。如图2C所示，沟道结构18c可以具有四叶形横截面，其包括短轴E-E’和F-F’以及长轴G-G’和H-H’。短轴E-E’和F-F’以及长轴G-G’和H-H’可以垂直于竖直轴B-B’。在一些实施例中，短轴与长轴之比可以具有1/2至3/5的范围。沟道结构18c可以具有在Z方向(或竖直方向)上形成的阻挡层212，其中阻挡层212与字线层12和绝缘层14直接接触。沟道结构18c可以包括形成在阻挡层212的内表面之上的电荷捕获层210和形成在电荷捕获层210的内表面之上的隧穿层208。沟道结构18a可以进一步包括具有开环构造的沟道层206。例如，沟道层206可以由在隧穿层208的内表面之上的四个沟道层区段206a-206d形成。
在一些实施例中，阻挡层212、电荷捕获层210、隧穿层208和沟道层区段206a-206d可以在Z方向上围绕竖直轴B-B’同心地布置。另外，沟道层区段206a-206d可以彼此间隔开并且沿着长轴G-G’和H-H’布置。在图2C的示例性实施例中，沟道层区段206a和206c可以沿着长轴H-H’布置，并且沟道层区段206b和206d可以沿着长轴G-G’布置。沟道结构18c还可以包括电介质层204，其沿着隧穿层208和沟道层区段206a-206d的内表面设置。电介质层204可以进一步布置在206a-206d之间，使得沟道层区段206a-206d通过电介质层204彼此间隔开。为了简单和清楚起见，在图2C中未提供沟道结构18c的可以沿着沟道层区段206a-206d的内表面形成的顶部沟道触点。
图2C中的沟道结构18c示出了四相划分单元构造，其中可以基于沟道结构18c和字线层12形成四个分离的存储单元串。例如，可以基于沟道层区段206a、阻挡层212、电荷捕获层210和隧穿层208形成第一存储单元串。可以基于沟道层区段206b、阻挡层212、电荷捕获层210和隧穿层208形成第二存储单元。可以基于沟道层206c、阻挡层212、电荷捕获层210和隧穿层208形成第三存储单元，并且可以基于沟道层206d、阻挡层212、电荷捕获层210和隧穿层208形成第四存储单元。因此，与相关器件相比，器件100的位密度可以变为四倍。
图2D是示出第四示例性沟道结构18d的垂直于竖直轴B-B’的横截面的俯视图。与图2C中的沟道结构18c相比，隧穿层208和电荷捕获层210也可以被沟道结构18d中的电介质层204分离。如图2D所示，隧穿层208可以具有开环构造并且包括沿着长轴G-G’和H-H’布置的隧穿层区段208a-208d。电荷捕获层210可以具有开环构造，并且包括沿着长轴G-G’和H-H’布置的电荷捕获层区段210a-210d。在一些实施例中，阻挡层212、电荷捕获层区段210a-210d、隧穿层区段208a-208d和沟道层区段206a-206d可以在Z方向上围绕竖直轴B-B’同心地布置。可以沿着沟道层区段206a-206d和阻挡层212的内表面形成电介质层204。因此，电介质层204可以沿着短轴E-E’和F-F’延伸以分离沟道层区段206a-206d、隧穿层区段208a-208d和电荷捕获层区段210a-210d。
在沟道结构18d中，可以基于沟道层区段206a、阻挡层212、电荷捕获层区段210a和隧穿层区段208a形成第一存储单元串。可以基于沟道层区段206b、阻挡层212、电荷捕获层区段210b和隧穿层区段208b形成第二存储单元。可以基于沟道层206c、阻挡层212、电荷捕获层210c和隧穿层208c形成第三存储单元。可以基于沟道层206d、阻挡层212、电荷捕获层210d和隧穿层208d形成第四存储单元。通过将开环构造引入隧穿层和电荷捕获层，可以防止四个存储单元串中的数据干扰，并且可以提高器件100中的器件可靠性。
图3是示例性沟道结构18的截面图。从与包含图2中的线A-A’的竖直平面相同的平面获得图3中的沟道结构的截面图。如图3所示，沟道结构18可以具有带有侧壁和底部区域的圆柱形状。当然，其他形状是可能的。沟道结构18沿着垂直于衬底10的Z方向形成，并且经由位于沟道结构的底部区域的底部沟道触点202与衬底10电耦合。沟道结构18还包括沟道层206、隧穿层208、电荷捕获层210和阻挡层212。阻挡层212沿着沟道结构18的侧壁并在底部沟道触点202之上形成。阻挡层212与字线层12和绝缘层14直接接触。电荷捕获层210沿着阻挡层212并在底部沟道触点202之上形成，并且隧穿层208沿着电荷捕获层210并在底部沟道触点202之上形成。沟道层206具有沿着隧穿层208形成的侧面部分，并且具有延伸穿过隧穿层208、电荷捕获层210、以及阻挡层212的底部部分的T形底部部分，其中隧穿层208、电荷捕获层210和阻挡层212的底部部分位于底部沟道触点202之上。沟道层206的T形底部部分进一步位于底部沟道触点202之上并与底部沟道触点202直接接触。此外，隧穿层208、电荷捕获层210和阻挡层212可以形成沟道结构18中的“L脚”构造。L脚构造可以包括沿着沟道结构18的侧壁形成的侧面部分和底部沟道触点202之上的底部部分。
沟道结构18还可以具有沿着沟道层206形成以填充沟道结构18的沟道绝缘层(也称为电介质层或隔离层)204。沟道绝缘层204可以具有延伸穿过沟道层206、隧穿层208、电荷捕获层210和阻挡层212的底部部分的T形底部部分并落在沟道层206上。在一些实施例中，沟道绝缘层204可以包括位于沟道绝缘层204的中间位置的空隙。沟道结构18可以进一步包括沿着沟道绝缘层204形成并与沟道层206直接接触的顶部沟道触点214。顶部沟道触点214位于TSG层12p上方，以防止顶部沟道触点214和TSG层12p之间的任何电干扰。在沟道结构18中，在BSG层12a和底部沟道触点件202之间进一步形成栅极电介质层216。栅极电介质层216可以位于绝缘层14b和14a之间，并且具有环形形状以围绕底部沟道触点202。
在图3的实施例中，阻挡层212由SiO2制成。在另一实施例中，阻挡层212可以包括多层，例如SiO2和Al2O3。在图3的实施例中，电荷捕获层210由SiN制成。在另一实施例中，电荷捕获层210可以包括多层构造，例如SiN/SiON/SiN多层构造。在一些实施例中，隧穿层208可以包括多层构造，例如SiO/SiON/SiO多层构造。在图3的实施例中，沟道层206通过炉低压化学气相沉积(CVD)工艺由多晶硅制成。沟道绝缘层204可以由SiO2制成，并且顶部和底部沟道触点214和202可以由多晶硅制成。
图4A、图4B、图4C、图4D、图4E和图4F是示出根据本公开的示例性实施例的制造沟道结构的第一各个中间步骤的横截面的俯视图。如图4A所示，可以在字线层12和绝缘层14中形成预沟道结构400。预沟道结构400可以具有椭圆形横截面。椭圆形横截面可以垂直于竖直轴B-B’，并且包括短轴C-C’和长轴D-D’。预沟道结构400可以具有围绕竖直轴B-B’同心地布置的阻挡层212、电荷捕获层210、隧穿层208和沟道层206。隔离层204可以进一步沿着沟道层206的内表面，并且间隙218可以形成在预沟道结构400中并且被隔离层204包围。
为了形成预沟道结构400，可以通过可以包括光刻工艺和蚀刻工艺的图案化工艺来形成沟道孔(未示出)。沟道孔可以沿着竖直方向延伸穿过字线层12和绝缘层14。沟道孔可以具有侧壁、底部和垂直于竖直轴B-B’的椭圆形横截面，并且包括短轴C-C’和长轴D-D’。随后可以沿着沟道孔的侧壁形成阻挡层212，其中阻挡层212可以围绕竖直轴B-B'同心地竖直并且与字线层12和绝缘层14直接接触。电荷捕获层210可以形成在阻挡层212的内表面之上。隧穿层208可以形成在电荷捕获层210的内表面之上。沟道层206可以形成在隧穿层208的内表面之上。
此外，隔离层204可以形成在沟道层206的内表面之上。在一些实施例中，通过精确地控制隔离层204的厚度，间隙218可以形成在预沟道结构400中并且被隔离层204包围。如图4A所示，间隙218的边缘218’与沟道层206的内表面206’之间沿着短轴C-C’的距离小于间隙218的边缘218’与沟道层206的内表面206’之间沿着长轴D-D’的距离。
在图4B中，可以应用诸如湿法蚀刻工艺或干法蚀刻工艺的蚀刻工艺来蚀刻预沟道结构400。蚀刻工艺可以通过控制诸如时间、温度或蚀刻剂类型的蚀刻条件来去除隔离层204的一部分。在一些实施例中，蚀刻工艺可以是毯式蚀刻工艺。因此，在蚀刻工艺期间不需要蚀刻掩模。图4B示出了蚀刻工艺的中间状态，其中间隙218可以被扩大并且隔离层204沿着短轴C-C’的部分可以被完全去除。因此，沟道层206沿着短轴C-C’的部分可以不被间隙218覆盖，并且沟道层206沿着长轴D-D’的部分仍然可以被隔离层204覆盖。
在图4C中，蚀刻工艺可以继续以蚀刻隔离层204以及沟道层206的未被覆盖的部分。通过精确地控制蚀刻时间，可以去除沟道层206沿着短轴C-C’的部分，并且沟道层206沿着长轴D-D’的部分仍可以保留并成为沟道层区段206a和206b。当蚀刻工艺完成时，沟道层206被蚀刻成具有沿着长轴D-D’布置的沟道层区段206a-206b的开环构造。另外，间隙218可以沿着短轴C-C’延伸，从而不覆盖隧穿层208的内表面。
在图4D中，可以将电介质膜沉积到间隙中以填充间隙218。在一些实施例中，电介质膜可以由与隔离层204相同的材料制成，例如SiO或SiN。因此，填充在间隙218中的电介质膜和剩余的隔离层204成为电介质层204。当将电介质膜填充在间隙218中时，可以形成沟道结构18a。沟道结构18a可以具有与图2A中的沟道结构18a类似的构造。例如，沟道层区段206a和206b沿着长轴D-D’布置，并且通过电介质层204彼此间隔开。
在另一实施例中，在将沟道层206蚀刻成如图4C所示的开环构造之后，隧穿层208沿着短轴C-C’的部分可以不被覆盖，并且隧穿层208沿着长轴D-D’的部分仍然可以被隔离层204保护。蚀刻工艺可以进一步继续以蚀刻掉隧穿层208的沿着短轴C-C’未被覆盖的部分以及电荷捕获层210的沿着短轴C-C’的未被覆盖的部分。由于隔离层204的保护，电荷捕获层210沿着长轴D-D’的部分仍然可以保留。通过精确地控制蚀刻条件，蚀刻工艺可以在阻挡层212的内表面处停止。
可以在图4E中示出用于蚀刻隧穿层208和电荷捕获层210的蚀刻工艺的示例性实施例。如图4E所示，间隙218可以通过蚀刻工艺沿着短轴C-C’和长轴D-D’延伸。隧穿层208的仍保留的部分成为隧穿层区段208a和208b。隧穿层区段208a和208b可以彼此间隔开并且沿着长轴D-D’布置。电荷捕获层210的仍保留的部分成为电荷捕获层区段210a和210b。电荷捕获层区段210a和210b可以彼此间隔开并且沿着长轴D-D’布置。
在图4F中，可以将电介质膜沉积到间隙218中以填充间隙。电介质膜可以由与隔离层204相同的材料制成。电介质膜和剩余的隔离层因此成为电介质层204。因此，可以形成沟道结构18b。沟道结构18b可以具有与图2B所示的沟道结构18b类似的构造。
图5A、图5B、图5C和图5D是示出根据本公开的示例性实施例的制造沟道结构的第二各个中间步骤的横截面的俯视图。如图5A所示，可以在字线层12和绝缘层14中形成预沟道结构500。预沟道结构500可以具有垂直于竖直轴B-B’的四叶形横截面。四叶形轮廓可以具有短轴E-E’和F-F’以及长轴G-G’和H-H’。预沟道结构500可以具有围绕竖直轴B-B’同心地布置的阻挡层212、电荷捕获层210、隧穿层208和沟道层206。绝缘层204可以进一步沿着沟道层206的内表面形成，并且间隙218可以形成在预沟道结构500中并且被隔离层204包围。由于预沟道结构500的各向异性的横截面，隔离层204沿着短轴(例如，E-E’和F-F’)的厚度可以小于隔离层204沿着长轴(例如，G-G’和H-H’)的厚度。
在图5B中，可以应用蚀刻工艺来蚀刻隔离层204。蚀刻工艺可以是毯式蚀刻工艺，其各向同性地蚀刻隔离层204。因此，隔离层204沿着短轴的部分可以被完全去除，并且隔离层204沿着长轴的部分仍然可以保留。因此，沟道层206沿着短轴(例如，E-E’和F-F’)的部分可以通过蚀刻工艺而不被覆盖，并且沟道层206沿着长轴(例如，G-G’和H-H’)的部分仍然可以由隔离层204保护。
在图5C中，可以通过蚀刻工艺去除沟道层206沿着短轴的部分，并且仍可以保留沟道层206沿着长轴的部分。电介质膜随后可以填充在间隙218中。在一些实施例中，电介质膜可以由与隔离层204相同的材料制成。因此，仍然保留的电介质膜和隔离层204成为电介质层204。当电介质膜填充在间隙218中时，可以形成沟道结构18c，其具有与图2C中所示的沟道结构18c相似的构造。如图5C所示，沟道层206沿着短轴的部分被去除，而沟道层206沿着长轴的部分仍然保留。沟道层206沿着长轴的其余部分成为沟道层区段206a-206d，沟道层区段206a-206d沿着长轴设置并通过电介质层204彼此间隔开。
在另一实施例中，如图5D所示，蚀刻工艺还可以蚀刻隧穿层208和电荷捕获层210。由于预沟道结构500的各向异性横截面，隧穿层208和电荷捕获层210沿着短轴的部分可以被去除，并且隧穿层208和电荷捕获层210沿着长轴的部分仍可以保留。隧穿层208和电荷捕获层210的其余部分成为沿着长轴设置的隧穿层区段208a-208d和电荷捕获层区段210a-210d。此外，可以沉积电介质膜以填充在间隙218中。然后，当用电介质膜填充间隙时，可以形成沟道结构18d。如图5D所示，沟道结构18d可以具有与图2D所示的沟道结构18d类似的构造。例如，沟道层区段206a-206d、隧穿层区段208a-208d和电荷捕获层区段210a-210d沿着长轴布置，并且通过电介质层204彼此间隔开。
图6是根据本公开的一些实施例的用于制造所公开的3D-NAND器件的过程600的流程图。处理600开始于步骤S602，其中形成字线层和绝缘层。字线层和绝缘层可以沿着垂直于半导体器件的衬底的竖直方向交替堆叠。在一些实施例中，工艺600可以具有先栅极制造技术，其中可以在形成沟道结构之前形成字线层。因此，在步骤S602，字线层可以形成并且可以包括多晶硅和/或WSix。在一些实施例中，过程600可以具有后栅极制造技术，其中在形成沟道结构之后形成字线层。因此，在步骤S602，可以形成牺牲层而不是字线层。牺牲层可以是电介质层，例如SiN层。在一些实施例中，步骤S602可以如参考图1所示地执行。
在步骤S604，可以形成沟道结构。沟道结构可以在竖直方向上沿着竖直轴延伸穿过字线层和绝缘层。沟道结构的垂直于竖直轴的横截面可以包括短轴和长轴。在一些实施例中，沟道结构的横截面可以具有椭圆形轮廓、星形轮廓、三叶形轮廓或四叶形轮廓。另外，当过程600具有后栅极制造技术时，可以将步骤S602处形成的牺牲层替换为导电层以形成字线层。导电层可以包括诸如钨的导电材料、以及诸如AlO、HfO和TaO的高K材料。在一些实施例中，步骤S604可以如参考图4A或图5A所示地执行。
然后，过程600进行到步骤S606。在步骤S606，可以执行蚀刻工艺以蚀刻沟道结构的沟道层以在沟道结构中形成沟道层区段，其中，沟道层区段沿着横截面的长轴分离地布置在竖直轴的相对侧上。在一些实施例中，蚀刻工艺可以进一步蚀刻沟道结构的隧穿层以形成隧穿层区段，并且蚀刻沟道结构的电荷捕获层以形成电荷捕获层区段。在一些实施例中，可以进一步沉积电介质层以填充位于沟道结构中的间隙。在一些实施例中，步骤S606可以如参考图4B-图4F或图5B-图5D所示地执行。
应当注意，可以在过程600之前、期间和之后提供附加步骤，并且对于过程600的附加实施例，可以以不同的顺序替换、消除或执行所描述的一些步骤。例如，在形成沟道结构之后，可以形成阶梯区域中的字线触点以及阵列区域中的栅极线划分结构。此外，可以在3D-NAND器件的第一和第二接触结构之上形成各种附加的互连结构(例如，具有导线和/或过孔的金属化层)。这样的互连结构将3D-NAND器件与其他接触结构和/或有源器件电连接以形成功能电路。也可以形成附加的器件特征，例如钝化层、输入/输出结构等。
与相关3D-NAND器件相比，本文所述的各种实施例提供了若干优点。例如，在相关3D-NAND器件中，随着3D-NAND存储器件的位密度增加，不同堆叠层(例如，上部堆叠层和下部堆叠层)中的沟道孔的对准问题或通过双重图案化形成的高密度沟道孔的连接问题变得越来越糟。在本公开中，可以基于划分栅极(或划分单元)来提高3D-NAND的位密度。可以通过在沟道结构中将沟道层划分成沟道层区段来形成划分单元。因此，单个存储单元串可以被划分成多个存储单元串。因此，可以避免在相关3D-NAND器件中遇到的问题。
前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地将本公开用作设计或修改其他过程和结构的基础，以实行与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本公开的精神和范围，并且本领域技术人员可以在本文中做出各种改变、替换和变更，而不脱离本公开的精神和范围。

Claims (15)

1.一种用于形成半导体器件的方法，包括：
形成沿着垂直于衬底的竖直方向交替堆叠的字线层和绝缘层；
形成沿着所述竖直方向延伸穿过所述字线层和所述绝缘层的沟道结构；以及
执行蚀刻工艺以蚀刻所述沟道结构的沟道层以在所述沟道结构中形成沟道层区段，所述沟道层区段彼此间隔开；
沿着所述沟道层区段的内表面形成顶部沟道触点，所述顶部沟道触点位于顶部选择栅极层上方，所述顶部沟道触点通过电介质层彼此间隔开，并且被间隔开的所述顶部沟道触点分别与相应的所述沟道层区段的内表面直接接触，
其中，形成所述沟道结构包括：
形成在所述竖直方向上延伸的栅极电介质结构；以及
形成在所述竖直方向上延伸的栅极功能结构，其中：
所述栅极电介质结构的垂直于所述竖直方向的横截面具有闭环构造，
所述栅极功能结构的垂直于所述竖直方向的横截面具有开环构造，
所述栅极电介质结构包括阻挡层和电荷捕获层，并且所述栅极功能结构包括通过所述电介质层彼此间隔开的隧穿层区段和所述沟道层区段；或者所述栅极电介质结构包括阻挡层，并且所述栅极功能结构包括通过所述电介质层彼此间隔开的电荷捕获层区段、隧穿层区段和所述沟道层区段。
2.根据权利要求1所述的方法，其中，形成所述沟道结构还包括：
形成沿着所述竖直方向延伸穿过所述字线层和所述绝缘层的沟道孔；
沿着所述沟道孔的侧壁形成阻挡层，所述阻挡层围绕竖直轴同心地设置并且与所述字线层和所述绝缘层接触；
在所述阻挡层的内表面之上形成电荷捕获层；
在所述电荷捕获层的内表面之上形成隧穿层；
在所述隧穿层的内表面之上形成所述沟道层；以及
在所述沟道层的内表面之上形成隔离层，其中，间隙位于所述沟道结构中并且被所述隔离层包围。
3.根据权利要求2所述的方法，其中：
所述沟道结构的所述横截面具有椭圆形轮廓、星形轮廓、三叶形轮廓、或四叶形轮廓之一，并且
所述沟道结构的长轴与短轴之比在1/2至3/5的范围内。
4.根据权利要求3所述的方法，其中，执行所述蚀刻工艺还包括：
执行所述蚀刻工艺以蚀刻所述隔离层和所述沟道层，使得所述间隙扩大，并且所述沟道层被蚀刻成所述沟道层区段，所述沟道层区段沿着所述沟道结构的所述横截面的所述长轴分离地布置；以及
在所述间隙中沉积电介质层，使得所述沟道层区段通过所述电介质层彼此间隔开。
5.根据权利要求3所述的方法，其中，执行所述蚀刻工艺还包括：
执行所述蚀刻工艺以蚀刻所述隔离层、所述沟道层、所述隧穿层和所述电荷捕获层；以及
在通过所述蚀刻工艺扩大的所述间隙中沉积电介质层，其中：
所述沟道层被蚀刻成所述沟道层区段，所述沟道层区段通过所述电介质层彼此间隔开并且沿着所述沟道结构的所述横截面的所述长轴布置，
所述隧穿层被蚀刻成隧穿层区段，所述隧穿层区段通过所述电介质层彼此间隔开并且沿着所述沟道结构的所述横截面的所述长轴布置；并且
所述电荷捕获层被蚀刻成电荷捕获层区段，所述电荷捕获层区段通过所述电介质层彼此间隔开并且沿着所述沟道结构的所述横截面的所述长轴布置。
6.根据权利要求5所述的方法，其中：
所述沟道层区段中的第一沟道层区段沿着所述隧穿层区段中的第一隧穿层区段形成，并且
所述隧穿层区段中的所述第一隧穿层区段沿着所述电荷捕获层区段中的第一电荷捕获层区段形成。
7.一种根据权利要求1-6中的任一项所述的方法形成的半导体器件，包括：
沿着垂直于所述半导体器件的衬底的竖直方向交替堆叠的字线层和绝缘层；
沿着所述竖直方向延伸穿过所述字线层和所述绝缘层的沟道结构，其中，所述沟道结构的垂直于所述竖直方向的横截面包括彼此间隔开的沟道层区段；
在所述竖直方向上延伸的栅极电介质结构；以及
在所述竖直方向上延伸的栅极功能结构，其中：
所述栅极电介质结构的垂直于所述竖直方向的横截面具有闭环构造，
所述栅极功能结构的垂直于所述竖直方向的横截面具有开环构造，
所述栅极电介质结构包括阻挡层和电荷捕获层，并且所述栅极功能结构包括通过电介质层彼此间隔开的隧穿层区段和所述沟道层区段；或者所述栅极电介质结构包括阻挡层，并且所述栅极功能结构包括通过所述电介质层彼此间隔开的电荷捕获层区段、隧穿层区段和所述沟道层区段，沿着所述沟道层区段的内表面形成的顶部沟道触点，所述顶部沟道触点位于顶部选择栅极层上方，所述顶部沟道触点通过所述电介质层彼此间隔开，并且被间隔开的所述顶部沟道触点分别与相应的所述沟道层区段的内表面直接接触。
8.根据权利要求7所述的半导体器件，其中：
所述阻挡层在所述竖直方向上延伸并且与所述字线层和所述绝缘层接触，
所述电荷捕获层形成在所述阻挡层的内表面之上，
所述隧穿层形成在所述电荷捕获层的内表面之上，并且
所述沟道层区段布置在所述隧穿层的内表面之上并且通过电介质层彼此间隔开。
9.根据权利要求7所述的半导体器件，其中：
所述沟道层区段中的第一沟道层区段沿着所述隧穿层区段中的第一隧穿层区段设置，并且
所述隧穿层区段中的所述第一隧穿层区段沿着所述电荷捕获层区段中的第一电荷捕获层区段设置。
10.根据权利要求7所述的半导体器件，其中，所述沟道结构的所述横截面具有椭圆形轮廓、星形轮廓、三叶形轮廓或四叶形轮廓之一。
11.根据权利要求10所述的半导体器件，其中，所述沟道结构的所述横截面的第一长轴与所述沟道结构的所述横截面的第一短轴之比在1/2至3/5的范围内。
12.根据权利要求11所述的半导体器件，其中，第一对所述沟道层区段沿着所述沟道结构的所述横截面的所述第一长轴分离地布置。
13.根据权利要求11所述的半导体器件，其中，第二对所述沟道层区段沿着所述横截面的第二长轴分离地布置。
14.一种根据权利要求1-6中的任一项所述的方法形成的半导体器件，包括：
堆叠层，所述堆叠层包括交替的字线层和绝缘层，并且所述堆叠层包括阵列区域和阶梯区域；
沟道结构，其设置在所述阵列区域中并且沿竖直方向延伸穿过所述堆叠层；以及
设置在所述阶梯区域中的字线触点，所述字线触点从所述字线层沿着所述竖直方向延伸，其中，所述沟道结构的垂直于所述竖直方向的横截面包括彼此间隔开的沟道层区段，其中，所述沟道结构包括：
阻挡层、电荷捕获层、隧穿层区段和所述沟道层区段，其中：
所述阻挡层在所述竖直方向上延伸并且与所述字线层和所述绝缘层接触，
所述电荷捕获层形成在所述阻挡层的内表面之上，
所述隧穿层区段形成在所述电荷捕获层的内表面之上，并且通过电介质层彼此间隔开，并且
所述沟道层区段布置在所述隧穿层区段的内表面之上，并且通过电介质层彼此间隔开，
沿着所述沟道层区段的内表面形成的顶部沟道触点，所述顶部沟道触点位于顶部选择栅极层上方，所述顶部沟道触点通过所述电介质层彼此间隔开，并且被间隔开的所述顶部沟道触点分别与相应的所述沟道层区段的内表面直接接触。
15.一种根据权利要求1-6中的任一项所述的方法形成的半导体器件，包括：
堆叠层，所述堆叠层包括交替的字线层和绝缘层，并且所述堆叠层包括阵列区域和阶梯区域；
沟道结构，其设置在所述阵列区域中并且沿竖直方向延伸穿过所述堆叠层；以及
设置在所述阶梯区域中的字线触点，所述字线触点从所述字线层沿着所述竖直方向延伸，其中，所述沟道结构的垂直于所述竖直方向的横截面包括彼此间隔开的沟道层区段，其中，所述沟道结构包括：
阻挡层、电荷捕获层区段、隧穿层区段和所述沟道层区段，其中：
所述阻挡层在所述竖直方向上延伸并且与所述字线层和所述绝缘层接触，
所述电荷捕获层区段形成在所述阻挡层的内表面之上，并且通过电介质层彼此间隔开，
所述隧穿层区段形成在所述电荷捕获层的内表面之上，并且通过所述电介质层彼此间隔开，并且
所述沟道层区段布置在所述隧穿层区段的内表面之上，并且通过所述电介质层彼此间隔开，
沿着所述沟道层区段的内表面形成的顶部沟道触点，所述顶部沟道触点位于顶部选择栅极层上方，所述顶部沟道触点通过所述电介质层彼此间隔开，并且被间隔开的所述顶部沟道触点分别与相应的所述沟道层区段的内表面直接接触。
CN202080003191.0A 2020-10-19 2020-10-19 半导体器件及其形成方法 Active CN112437984B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/121808 WO2022082344A1 (en) 2020-10-19 2020-10-19 Three-dimensional nand memory device with split gates

Publications (2)

Publication Number Publication Date
CN112437984A CN112437984A (zh) 2021-03-02
CN112437984B true CN112437984B (zh) 2023-04-04

Family

ID=74697365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003191.0A Active CN112437984B (zh) 2020-10-19 2020-10-19 半导体器件及其形成方法

Country Status (4)

Country Link
US (1) US11716847B2 (zh)
CN (1) CN112437984B (zh)
TW (1) TWI776325B (zh)
WO (1) WO2022082344A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023027661A (ja) * 2021-08-17 2023-03-02 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623006A (zh) * 2016-07-14 2018-01-23 三星电子株式会社 存储器器件
CN110931494A (zh) * 2018-09-20 2020-03-27 东芝存储器株式会社 半导体存储装置
CN111279465A (zh) * 2020-01-21 2020-06-12 长江存储科技有限责任公司 三维nand存储器件及形成其的方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906818B2 (en) * 2008-03-13 2011-03-15 Micron Technology, Inc. Memory array with a pair of memory-cell strings to a single conductive pillar
US7867831B2 (en) * 2008-05-28 2011-01-11 Hynix Semiconductor Inc. Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack
JP5279403B2 (ja) * 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2010192569A (ja) * 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
KR20140018540A (ko) * 2012-08-02 2014-02-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102045249B1 (ko) * 2013-01-18 2019-11-15 삼성전자주식회사 3차원 반도체 소자의 배선 구조물
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
KR102193685B1 (ko) * 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9305849B1 (en) * 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
US20160293625A1 (en) * 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same
TWI541984B (zh) 2015-04-17 2016-07-11 旺宏電子股份有限公司 半導體結構及其製造方法
US9627403B2 (en) * 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9646981B2 (en) * 2015-06-15 2017-05-09 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
KR102378820B1 (ko) * 2015-08-07 2022-03-28 삼성전자주식회사 메모리 장치
US9679906B2 (en) * 2015-08-11 2017-06-13 Sandisk Technologies Llc Three-dimensional memory devices containing memory block bridges
US20170062456A1 (en) 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
US9818753B2 (en) * 2015-10-20 2017-11-14 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9793139B2 (en) * 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
KR102624498B1 (ko) * 2016-01-28 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US9853050B2 (en) * 2016-03-14 2017-12-26 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9853049B2 (en) * 2016-04-21 2017-12-26 Samsung Electronics Co., Ltd. Memory devices having common source lines including layers of different materials
KR101940374B1 (ko) 2016-05-19 2019-04-11 연세대학교 산학협력단 3 차원 비휘발성 메모리 소자 및 이의 제조 방법
US20180033794A1 (en) * 2016-07-27 2018-02-01 Sandisk Technologies Llc Non-Volatile Memory With Reduced Program Speed Variation
US10090318B2 (en) * 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
KR102518371B1 (ko) * 2018-02-02 2023-04-05 삼성전자주식회사 수직형 메모리 장치
JP2019169517A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
JP2019212687A (ja) * 2018-05-31 2019-12-12 東芝メモリ株式会社 半導体メモリ
JP2020043119A (ja) 2018-09-06 2020-03-19 キオクシア株式会社 半導体装置
JP2020047754A (ja) * 2018-09-19 2020-03-26 東芝メモリ株式会社 半導体記憶装置
JP2020047810A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置及びその製造方法
US11018151B2 (en) 2018-09-26 2021-05-25 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
KR20210041078A (ko) * 2018-10-11 2021-04-14 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수직 메모리 장치
KR102649536B1 (ko) 2019-01-23 2024-03-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP2021141102A (ja) * 2020-03-02 2021-09-16 キオクシア株式会社 半導体記憶装置
JP2021150295A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体記憶装置
US11637119B2 (en) * 2020-05-18 2023-04-25 Sandisk Technologies Llc Three-dimensional memory device containing auxiliary support pillar structures and method of making the same
CN112106199B (zh) * 2020-07-08 2024-04-16 长江存储科技有限责任公司 用于形成具有拥有梅花形状的沟道结构的三维存储器件的方法
CN112106200A (zh) * 2020-07-08 2020-12-18 长江存储科技有限责任公司 具有拥有梅花形状的沟道结构的三维存储器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623006A (zh) * 2016-07-14 2018-01-23 三星电子株式会社 存储器器件
CN110931494A (zh) * 2018-09-20 2020-03-27 东芝存储器株式会社 半导体存储装置
CN111279465A (zh) * 2020-01-21 2020-06-12 长江存储科技有限责任公司 三维nand存储器件及形成其的方法

Also Published As

Publication number Publication date
TWI776325B (zh) 2022-09-01
TW202218125A (zh) 2022-05-01
CN112437984A (zh) 2021-03-02
US20220123012A1 (en) 2022-04-21
WO2022082344A1 (en) 2022-04-28
US11716847B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US10811356B2 (en) Integrated circuit devices including a vertical memory device
US10734400B1 (en) Three-dimensional memory device including bit lines between memory elements and an underlying peripheral circuit and methods of making the same
CN110024126B (zh) 三维存储器件及其形成方法
JP6987876B2 (ja) メモリデバイスおよび方法
US9960181B1 (en) Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US11114459B2 (en) Three-dimensional memory device containing width-modulated connection strips and methods of forming the same
CN111279465B (zh) 三维nand存储器件及形成其的方法
US11133252B2 (en) Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same
US20180240810A1 (en) Semiconductor memory device and manufacturing method of semiconductor memory device
US11637119B2 (en) Three-dimensional memory device containing auxiliary support pillar structures and method of making the same
US20220149062A1 (en) Three-dimensional nand memory device with novel dummy channel structures
US11637118B2 (en) Three-dimensional memory device containing auxiliary support pillar structures and method of making the same
KR102591266B1 (ko) 스플릿 메모리 셀들을 포함하는 3차원 메모리 디바이스 및 그 형성 방법
CN112437984B (zh) 半导体器件及其形成方法
US11398497B2 (en) Three-dimensional memory device containing auxiliary support pillar structures and method of making the same
US20230069307A1 (en) Three-dimensional memory device with staircase etch stop structures and methods for forming the same
US20240057332A1 (en) Three-dimensional memory device including trench bridges and methods of forming the same
US20240057331A1 (en) Three-dimensional memory device including trench bridges and methods of forming the same
US20220123004A1 (en) Three-dimensional nand memory device with split channel gates
US20230380151A1 (en) Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same
US20230352088A1 (en) Memory device and method for manufacturing the same
WO2024086545A1 (en) Three-dimensional memory device including laterally separated source lines and method of making the same
WO2024035487A1 (en) Three-dimensional memory device including trench bridges and methods of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant