CN112436052A - 具有超结晶体管机构的集成电路***和其制造方法 - Google Patents

具有超结晶体管机构的集成电路***和其制造方法 Download PDF

Info

Publication number
CN112436052A
CN112436052A CN202011428328.5A CN202011428328A CN112436052A CN 112436052 A CN112436052 A CN 112436052A CN 202011428328 A CN202011428328 A CN 202011428328A CN 112436052 A CN112436052 A CN 112436052A
Authority
CN
China
Prior art keywords
stripe
gate
layer
polarity
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011428328.5A
Other languages
English (en)
Inventor
苏毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAYI MICROELECTRONICS Co.,Ltd.
Original Assignee
Nanjing Zizhu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zizhu Microelectronics Co ltd filed Critical Nanjing Zizhu Microelectronics Co ltd
Priority to CN202011428328.5A priority Critical patent/CN112436052A/zh
Publication of CN112436052A publication Critical patent/CN112436052A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种包含分立栅极超结单元的集成电路***，所述分立栅极超结单元包含：高度掺杂衬底，其包含第一极性；包含所述第一极性的外延层，其在所述高度掺杂衬底上生长；条形栅极沟槽，其在所述外延层中形成；条形栅极多晶硅层，其在所述条形栅极沟槽中形成；包含第二极性的点主体植入物，其邻近与所述条形栅极多晶硅层相对的所述条形栅极沟槽植入；以及包含所述第二极性的导电列，其在所述点主体植入物的中心中植入并且延伸到所述外延层中。

Description

具有超结晶体管机构的集成电路***和其制造方法
技术领域
本申请涉及半导体制造领域，且更具体地说涉及金属氧化物半导体(MOS)超结功率晶体管结构。
背景技术
电压控制机构的发展随时间推移而发展。举例来说，电源的发展已从10伏特发展到20伏特，直流电源已经发展到用于商业应用的600到700伏特的开关电源。在大功率装置的发展期间，功率晶体管也缓慢发展。在发展期间，由于分立晶体管的切换特性不完全匹配，所以成组切换的若干组中间电压晶体管会引起噪声和可靠性问题。
随着半导体技术的变化和几何结构的缩小，维持可靠且可操作的功率金属氧化物半导体场效应晶体管(MOSFET)可能会更加困难。高输出电容和增加的导通电阻会使大多数功率MOSFET不适合有源开关应用。
因此，仍然需要具有超结晶体管机构的集成电路***。鉴于一直增加的商业竞争压力，连同消费者期望的增长以及市场中有意义的产品差异化机会的减少，找到这些问题的答案越来越关键。另外，降低成本、改善效率和性能以及满足竞争压力的需要对找到这些问题的答案的关键必要性增加了更大紧迫性。
已经长期寻求这些问题的解决方案，但现有的开发尚未教示或建议任何解决方案，且因此所属领域的技术人员长期未找到这些问题的解决方案。
发明内容
本申请的一个实施例提供一种包含制造分立栅极超结单元的制造集成电路***的方法，所述制造分立栅极超结单元包含：提供包含第一极性的高度掺杂衬底；在高度掺杂衬底上生长包含第一极性的外延层；在外延层中形成条形栅极沟槽；邻近与条形栅极多晶硅层相对的条形栅极沟槽植入包含第二极性的主体植入物；以及在主体植入物的中心中植入具有第二极性且延伸到外延层中的导电列。
可选的，包括在所述条形栅极沟槽的内部上形成内衬氧化物层。
可选的，包括形成条形分立栅极结构，所述形成条形分立栅极结构包含在所述条形栅极沟槽中沉积分立多晶硅层及在所述分立多晶硅层上方沉积所述条形栅极多晶硅层。
可选的，包括在所述主体植入物上且在所述导电列上方居中形成条形源极接触件。
可选的，包括在所述条形栅极多晶硅层上且在所述主体植入物上方形成覆盖层氧化物。
可选的，在所述外延层中形成条形栅极沟槽包含所述条形栅极沟槽包含1.0μm的深度和0.45μm+/-0.2μm的宽度。
可选的，植入所述导电列包含基于30V击穿电压将所述导电列植入到2.0μm的列深度及0.5μm的列宽度。
可选的，植入所述导电列包含形成列沟槽且用包含所述第二极性的列外延层填充。
可选的，包括：穿过覆盖层氧化物及掩模层蚀刻蚀刻沟；以浓度是1e15/cm2注入的BF2及900℃炉工艺或快速热退火(RTA)植入所述蚀刻沟，以用于形成源极及主体接触件；及，在氧化物覆盖层上且通过所述蚀刻沟沉积源极金属。
可选的，包括提供有源区和终端区，其中所述终端区包含隔离空间，所述隔离空间包含环绕所述有源区的浮动沟槽。
本申请的一个实施例提供一种包含分立栅极超结单元的集成电路***，所述分立栅极超结单元包含：高度掺杂衬底，其包含第一极性；包含第一极性的外延层，其在经高度掺杂衬底上生长；条形栅极沟槽，其形成于外延层中；条形栅极多晶硅层，其在条形栅极沟槽中形成；包含第二极性的主体植入物，其邻近与条形栅极多晶硅层相对的条形栅极沟槽植入；以及具有第二极性的导电列，其在主体植入物的中心中植入并且延伸到外延层中。
可选的，所述外延层中的所述条形栅极沟槽在所述条形栅极沟槽的内部上包含内衬氧化物层。
可选的，通过所述条形栅极沟槽中的分立多晶硅层的条形分立栅极结构，其中所述条形栅极多晶硅层在所述分立多晶硅层上方。
可选的，在点主体植入物上并且在有源区中在所述导电列上方居中的条形源极接触植入物。
可选的，在所述条形栅极多晶硅层上并且在所述主体植入物上方的氧化物覆盖层。
可选的，所述条形栅极沟槽包含1.0μm的深度和0.45μm+/-0.2μm的宽度。
可选的，基于30V击穿电压，所述导电列包含2.0μm的列深度和0.5μm的列宽度。
可选的，所述导电列处于列沟槽中且由包含所述第二极性的列外延层填充。
可选的，在氧化物覆盖层上并且穿过所述氧化物覆盖层中的蚀刻沟的源极金属，其中所述具有浓度是1e15/cm2注入的BF2的蚀刻沟及900℃炉工艺或快速热退火(RTA)用于形成源极及主体接触件。
可选的，包括有源区和终端区，其中所述终端区包含具有环绕所述有源区的浮动沟槽的隔离空间。
本申请的某些实施例具有除上文所提及的那些之外或代替上文所提及的那些的其它步骤或元件。通过参考附图阅读以下详细描述，这些步骤或元件对于所属领域的技术人员将变得显而易见。
附图说明
图1是本申请的实施例中的具有超结晶体管机构的集成电路***的俯视平面图。
图2是图1的截面2--2中的集成电路***的俯视平面图的实例。
图3是沿着图2的截面线3--3的集成电路***的示范性横截面。
图4是本申请的替代实施例中的沿着图2的截面线3--3的集成电路***的示范性横截面。
图5是在掩模处理阶段之后的晶片部分的示范性横截面。
图6是在挖沟处理阶段之后的晶片部分的示范性横截面。
图7是在氧化物沉积处理阶段之后的晶片部分的示范性横截面。
图8是在多晶硅沉积和植入处理阶段之后的晶片部分的示范性横截面。
图9是在离子注入处理阶段之后的晶片部分的示范性横截面。
图10是金属沉积处理阶段中的晶片部分的示范性横截面。
图11是本申请的实施例中的包含功率金属氧化物半导体场效应晶体管(MOSFET)单元的集成电路***的制造方法的流程图。
具体实施方式
以充分细节描述以下实施例以使所属领域的技术人员能够制作和使用本申请。应理解，基于本公开，其它实施例将为明显的，且在不脱离本申请的范围的情况下可做出***、过程或机械的改变。
在以下描述中，给出许多具体细节以提供对本申请的彻底理解。然而，很明显，可在没有这些具体细节的情况下实践本申请。为了避免混淆本申请，未详细公开一些众所周知的电路、***配置和过程步骤。同样地，展示***的实施例的图式是半图解的且不按比例绘制，且特别地，尺寸中的一些是为了呈现的清晰性且在绘制的图式中放大展示。在出于其清楚且易于说明、描述和理解起见，公开且描述具有共同的一些特征的多个实施例的情况下，将通常用相似附图标记描述彼此类似且相似的特征。
为了说明的目的，如本文中所使用的术语“水平”定义为与集成电路裸片的顶部的有源表面的平面平行的平面，而不管其定向如何。术语“竖直”是指垂直于刚刚定义的水平的方向。术语，例如“在…上”、“在…上方”、“在…下方”、“底部”、“顶部”、“侧”(如在“侧壁”中)、“较高”、“较低”、“上部”、“在…之上”及“在…之下”是相对于水平平面来定义的。
如本文中所使用的术语“在…上(on)”意味并且是指元件之间不具有介入元件的直接接触。如本文中所使用的术语“处理”包含在形成所描述结构时所需的材料的沉积、图案化、曝光、显影、蚀刻、清洁和/或材料的去除或修整。如本文中所使用的术语“***”意味并且是指根据使用术语的上下文的本申请的方法和设备。如本文中所使用的术语“生长(grown/grows/growing)”是指借助于化学气相沉积(CVD)或其它沉积工艺增加的额外厚度。术语“中心”或“居中”是指将元件定位，以使得其与另一元件的边缘为等距的。
还应理解，实施例中的名词或元素可描述为单数例子。应理解，单数的使用不限于单数，但单数使用可适用于应用中的任何特定名词或元素的多个例子。多个例子可为相同或类似的或可为不同的。
现参考图1，其中展示本申请的实施例中的具有超结晶体管机构的集成电路***100的俯视平面图。集成电路***100的俯视平面图描绘在应用源极和栅极金属之前的集成电路裸片102，例如超结金属氧化物半导体场效应晶体管(MOSFET)。集成电路裸片102可包含有源区104和环绕有源区104的终端区106。
有源区104可定义为集成电路裸片102的初级电流携载区。有源区104可在源极金属(未展示)与漏极金属(未展示)之间提供电流路径，所述漏极金属将与源极金属相对施加。终端区106可提供隔离空间114和栅极金属区116。隔离空间114可含有与源极金属和可覆盖成品装置中的区域的栅极金属隔离的条形栅极沟槽层112。隔离空间114可提供施加到集成电路裸片102的顶部的电压之间的分隔。
可在集成电路裸片102的外部边缘109上形成栅极衬垫108。栅极衬垫108可以是提供用于条形栅极沟槽层112的电连接的区域。举例来说，栅极衬垫108展示为位于集成电路裸片102的外部边缘109中心，但应理解，栅极衬垫108可沿着集成电路裸片102的外部边缘109放置在任何位置。有源区104可包含互连金属110的阵列及条形栅极沟槽层112的阵列。终端区106可包含条形栅极沟槽层112，且不存在互连金属110。所属领域的一般技术人员应理解，终端区106涵盖集成电路裸片102的外部边缘109以环绕有源区104。互连金属110可在将在下文描述的源极植入物(未展示)的阵列之间提供电连接。
将在图2中借助于在集成电路裸片102的外部边缘109上展示的截面2--2来进一步解释有源区104与终端区106的关系。截面2--2仅为实例，这是由于终端区106环绕有源区104。
作为实例，集成电路裸片102可包含在有源区104中施加的源极接触金属(未展示)和栅极衬垫108上及围绕集成电路裸片102的外部边缘109的栅极金属(未展示)，且源极金属与栅极金属之间具有隔离空间114。
现参考图2，其中展示图1的截面2--2中的集成电路***100的俯视平面201图的实例。截面2--2中的集成电路***100的俯视平面图201描绘终端区106，其包含邻近有源区104的隔离空间114。终端区106可延伸到外部边缘109。
包含例如经N型掺杂极性的第一极性的外延层202可包含具有经P型掺杂极性的第二极性的点列植入物204的阵列。借助于特定实例，点列植入物可以是延伸到N型外延层中的P型植入物。点列植入物204可形成为横跨有源区104和终端区106的阵列。隔离空间114可包含容纳在其内的多个浮动沟槽206。举例来说，浮动沟槽206中的三个或多于三个可配合在隔离空间114内。应理解，可在隔离空间114内指定任何数目的浮动沟槽206。
在隔离空间内形成的浮动沟槽206的数目可取决于图1的集成电路裸片102的目标电压范围。举例来说，如果集成电路裸片102要以高达25伏特操作，那么可实施浮动沟槽206中的单个浮动沟槽。如果集成电路裸片102要在30伏特与40伏特之间操作，那么可实施浮动沟槽206中的两个。随着集成电路裸片102的电压容量增加，可添加额外的浮动沟槽206，使得浮动沟槽206中的三个可支持60伏特与250伏特之间的范围。较高电压将需要浮动沟槽206的额外例子。
作为实例，在外延层202中以0.45μm的宽度以0.2μm的公差形成浮动沟槽206。此外，例如，可通过干式刻蚀工艺以大约1.0μm的深度形成浮动沟槽206。继续所述实例，浮动沟槽206可以与条形栅极沟槽层112相同或类似的方式构建或形成。举例来说，浮动沟槽206不连接到电压源或不彼此连接，并且执行隔离功能以环绕有源区104。
作为实例，有源区104可包含形成于点列植入物204的列之间的多个条形栅极沟槽层112。条形栅极沟槽层112可与浮动沟槽206以类似大小构建，但条形栅极沟槽层112的连接可为不同的，这是因为条形栅极沟槽层112可设计成携载可由栅极金属提供的栅极电压，这将稍后加以论述。
在此实例中，位于有源区104中的点列植入物204可通过包含例如P+的更高浓度的第二极性的条形源极接触件208而耦合成列。条形源极接触件208可耦合到源极金属(未展示)。截面线3--3展示了图3中的元件的关系。举例来说，以明显的矩形形状展示点列植入物204，但所述形状也可以是圆形形状、椭圆形状或圆角矩形，且不改变本申请。
已发现，可调节隔离区114的大小以容纳支持集成电路裸片102的目标电压所需的浮动沟槽206的数目，例如超结金属氧化物半导体场效应晶体管(MOSFET)。由于，条形栅极沟槽层104及浮动栅极206的构造相同，因此可通过在最终的制造步骤中施加源极金属来定制目标操作电压。在最终的制造步骤中定制集成电路裸片102的能力可为制造过程省下时间和金钱，且允许从同一半导体晶片产生不同目标电压，从而改进制造过程。
现参考图3，其中展示沿着图2的截面线3--3的集成电路***100的示范性横截面301。在此实例中，集成电路***100的横截面301描绘图1的有源区104中的分立栅极超结单元302中的两个。下文描述包含制造分立栅极超结单元302的功率金属氧化物半导体场效应晶体管(MOSFET)单元的构建。分立栅极超结单元302可视为MOSFET302，且将由所属领域的技术人员辨识出。
在此实例中，包含第一极性306的重掺杂衬底304例如可提供在每立方厘米2.2×1019到7.2×1019的范围内的掺杂剂浓度。可通过在重掺杂衬底304上形成包含第一极性306的外延层308来覆盖重掺杂衬底304。形成于外延层308中的条形栅极沟槽310可衬有作为绝缘体的内衬氧化物层312。可形成条形多晶硅层314，例如第一极性306的重掺杂多晶硅，以围封条形多晶硅层314。条形栅极多晶硅层318可形成在条形多晶硅层314上方，从而充当条形分立栅极结构316的栅极。条形栅极多晶硅层318可由第一极性306的重掺杂多晶硅形成。
第二极性322的主体植入物320可植入在条形栅极沟槽310的两个例子之间。第二极性322的导电列324可居中形成在条形栅极沟槽310的两个例子之间，且包含至少为条形栅极沟槽310的深度两倍的深度。作为特定实例，导电列324可以是P型列。后续图中描述构建的其它细节。
可由主体植入物320中的离子注入物形成条形源极接触植入物326。源极区328可在硅表面330上由离子注入物形成。氧化物覆盖层332可在条形栅极多晶硅层318的顶部上通过沉积由硼磷硅玻璃(BPSG)或低温氧化物(LTO)形成。
例如铝(Al)、铜(Cu)的源极金属334，可直接施加在条形源极接触植入物326和氧化物覆盖层332上。条形多晶硅层314可以是场板，其电连接到源极金属334以用于改进MOSFET 302的漏极到源极击穿电压(BVdss)、栅极电荷及用于更快切换的栅极-漏极电荷减少。可包含钛(Ti)、镍(Ni)、银(Ag)、其组合或合金的漏极金属336可施加于重掺杂衬底304。
已发现，基于分立栅极超结构建和导电列324的存在，分立栅极超结单元302可提供更快切换、更高击穿电压(BV)及低传导电阻(Rdson)。应理解，第一极性306展示为经N型掺杂硅，且第二极性展示为经P型掺杂硅，但可在不改变本申请的情况下将其颠倒。由于导电列324提供额外的电压阻挡能力，因此分立栅极超结单元302也可提供改进的线性操作模式。还应理解，导电列324可形成为点或条形实施且不改变功能。
现参考图4，其中展示本申请的替代实施例中的沿着图2的截面线3--3的集成电路***100的示范性横截面401。在此实例中，集成电路***100的横截面描绘图1的有源区104中的条形栅极单元402中的两个。
在此实例中，条形栅极单元402可类似于分立栅极超结单元302形成。继续此实例，也可在不沉积图3的条形多晶硅层314的情况下形成条形栅极单元402。举例来说，条形栅极多晶硅层318的位置通过内衬氧化物层312填充条形栅极沟槽310内的空间来确定。在沉积条形栅极多晶硅层318以填充条形栅极沟槽310之前，内衬氧化物层312蚀刻回到硅表面330下方0.6μm。
已发现，基于分立栅极超结单元302构建和导电列324的存在，条形栅极单元402可提供更快切换、更高击穿电压(BV)及低传导电电阻(Rdson)。应理解，第一极性306展示为经N型掺杂硅，且第二极性展示为经P型掺杂硅，但可将第一极性及第二极性可反向。由于导电列324提供额外电压阻挡能力，因此条形栅极单元402还可提供改进的线性操作模式。
现参考图5，其中展示在掩模处理阶段之后的晶片部分501的示范性横截面。晶片部分501的示范性横截面描绘包含第一极性306的重掺杂衬底304可由也包含第一极性306的外延层308覆盖。
可在与经重掺杂衬底304相对的外延层308的表面上图案化掩模层502。在此实例中，掩模层502可由通过CVD形成的3000埃的氧化物沉积形成。掩模层可限定将在下一个处理步骤曝光的外延层308的曝光区域。
现参考图6，其中展示在挖沟处理阶段之后的晶片部分601的示范性横截面。在此实例中，晶片部分601的横截面描绘外延层308，所述外延层308包含在其中形成的有条形栅极沟槽310的阵列。
作为实例，可通过对条形栅极沟槽310的尺寸进行严格控制的干式蚀刻工艺形成条形栅极沟槽310。并且，举例来说，条形栅极沟槽310可包含基本上1.0μm的深度602和0.45μm+/-0.2μm的宽度604。深度602和宽度604允许执行下一处理阶段。
现参考图7，其中展示在氧化物沉积处理阶段之后的晶片部分701的示范性横截面。在此实例中，晶片部分701的横截面描绘在条形栅极沟槽310的内部部分上生长到0.1μm的厚度702的内衬氧化物层312。
作为实例，以相同方式涂布有源区域104和隔离空间中的内衬氧化物层312。并且，举例来说，内衬氧化物层312的尺寸在条形栅极沟槽310内留下0.10μm到0.50μm的开口704。
现参考图8，其中展示在多晶硅沉积及植入处理阶段之后的晶片部分801的示范性横截面。在此实例中，晶片部分801的横截面描绘条形多晶硅层314，其包含可沉积且蚀刻回0.60μm的内衬氧化物层312，从而留下0.15μm的多晶硅层深度802。并且，举例来说，内衬氧化物层312可通过CVD沉积以填充条形栅极沟槽310且接着蚀刻回0.6μm以在条形多晶硅层314上方提供0.15μm的介电质厚度804。
作为实例，可沉积条形栅极多晶硅层318以填充条形栅极沟槽310并且将其蚀刻回到硅表面330，从而留下具有0.6μm深度的第二多晶硅层。继续实例，可在条形栅极沟槽310的例子之间的硅表面330中植入主体植入物320，所述主体植入物包含使用1e13/cm2剂量的硼的第二极性322。在主体植入物320之后，可应用炉工艺以用于将主体植入物320驱动到例如0.50um的主体驱入深度806。源极层808可在主体植入物320上方植入。源极层808可具有4e15/cm2的剂量的第一极性以形成源极层808。可在900℃的炉工艺或快速热退火(RTA)中执行主体驱入工艺，以用于形成源极及主体接触件810。在主体驱入工艺之后，氧化物覆盖层332可由LTO/BPSG氧化物形成，所述氧化物覆盖层可以0.3μm到0.6μm的厚度沉积在硅表面330上。
参考图9，其中展示在离子注入处理阶段之后的晶片部分901的示范性横截面。可通过蚀刻沟902接近条形源极接触植入物326，所述蚀刻沟902可通过覆盖层氧化物332和源极层808的干式蚀刻而形成。
在此实例中，晶片部分901的横截面描绘导电列324的形成，所述导电列可通过蚀刻沟902在主体植入物912中居中。可植入包含第二极性322的导电列324。举例来说，注入工艺可在注入能量的五个步骤(例如300keV/600keV/1MeV/1.5MeV/2.0MeV)下使用1e13/cm2剂量的硼。作为一特定实例，其目的在于使P型列连接到P型主体结。此外，举例来说，所得导电列324在主体植入物320下方延伸并且延伸到外延层308中以形成基本上2.0μm的列深度904，并且具有基本上0.5μm的列宽度906。
在形成蚀刻沟902之后，以4e15/cm2剂量的第一极性306执行源极注入工艺以形成条形源极接触植入物326。接着，蚀刻沟902可通过BPSG/LTO及硅的干式蚀刻工艺形成为基本上0.30μm的深度。可通过蚀刻沟902植入条形源极接触植入物326。条形接触植入物914属于具有重剂量的第二极性322。此外，举例来说，条形接触植入物914可通过以1e15/cm2剂量注入BF2形成并且可通过炉工艺或快速热退火(RTA)工艺激活。
在替代实施例和实例中，可通过在外延层308中实施干式蚀刻沟槽908并且用第二极性322的列外延层910填充沟槽来形成导电列324。作为特定实例，干式蚀刻沟槽908可填充有P型外延层以形成P型的列外延层910。作为实例，实施例可用于以高于250伏特操作的中压(60V到250V)和高压装置。
已发现，导电列324或列外延层910可降低漏极/源极导电电阻(Rdson)以允许高压阻挡能力并且改善线性操作模式。对于更高电压装置，列深度904可增加。举例来说，以低于40V操作的图1的集成电路裸片102可利用基本上0.5μm的列宽度906和基本上2.0μm的列深度904。集成电路裸片102可在中压范围(60V到250V)到高压范围(例如高于600V)中操作。对于中压(60V到250V)，列宽度906在0.5μm到2μm的范围内，并且列深度904在2.0μm到15μm的范围内。对于高压(600V到650V及更高)，列宽度在2.0μm到6.0μm的范围内，且列深度在40μm到60μm的范围内。
现参考图10，其中展示金属沉积处理阶段中的晶片部分1001的示范性横截面。在此实例中，晶片部分1001的横截面描绘沉积于硅表面330上的可由LTO/BPSG氧化物形成的氧化物覆盖层332。
可将源极金属334沉积到蚀刻沟902中以将源极金属334耦合到条形接触植入物326。例如铝(Al)、铜(Cu)或其合金的源极金属334，可沉积在氧化物覆盖层332、蚀刻沟902以及条形接触植入物326上。重掺杂衬底304可曝光以用于沉积例如镍(Ni)、银(Ag)、铜(Cu)或其合金漏极金属336。
具有第二极性的列也可为条形。在本申请中，栅极沟槽也可为闭孔型。
可将例如铝(Al)、铜(Cu)或其合金的源极金属334沉积在氧化物覆盖层332、蚀刻沟902以及条形接触植入物326上。重掺杂衬底304可曝光以用于沉积例如镍(Ni)、银(Ag)、铜(Cu)或其合金的漏极金属336。
现参考图11，其中展示在本申请的实施例中的集成电路***100的制造方法1100的流程图。所述方法1100包含：在块1102中制造提供包含第一极性的高度掺杂衬底的分立栅极超结单元；在块1104中在高度掺杂衬底上生长包含第一极性的外延层；在块1106中在外延层中形成条形栅极沟槽；在块1108中邻近与条形栅极多晶硅层相对的条形栅极沟槽植入包含第二极性的主体植入物；以及在块1110中在主体植入物的中心中植入包含第二极性且延伸到外延层中的导电列。
所得方法、过程、设备、装置、产品和/或***是直接的、有成本效益的、不复杂的、高度通用的、准确的、敏感的且有效的，且可通过使已知组件适配于准备就绪、高效且经济的制造、应用和利用来实施。本申请的实施例的另一重要方面在于其有价值地支持且服务于降低成本、简化***以及增加性能的历史趋势。
因此，本申请的实施例的这些和其它有价值的方面将现有技术状态推进到至少下一个水平。
虽然已与特定最佳模式结合描述了本申请，但应理解，根据前述描述，许多替代方案、修改和变化对于所属领域的技术人员将是显而易见的。因此，意图涵盖落入所包含权利要求书的范围内的所有此类替代方案、修改以及变化。本文中所阐述或附图中所展示的所有内容应在说明性和非限制性的意义上来解释。

Claims (20)

1.一种集成电路***，其特征在于，包括：
分立栅极超结单元，其包含：
高度掺杂衬底，其包含第一极性；
包含所述第一极性的外延层，其在所述经高度掺杂衬底上生长；
在所述外延层中的条形栅极沟槽；
在所述条形栅极沟槽中的条形栅极多晶硅层；
包含第二极性的主体植入物，其邻近与所述条形栅极多晶硅层相对的所述条形栅极沟槽；以及
包含所述第二极性的导电列，其在所述主体植入物的中心中并且延伸到所述外延层中。
2.根据权利要求1所述的***，其特征在于，所述外延层中的所述条形栅极沟槽在所述条形栅极沟槽的内部上包含内衬氧化物层。
3.根据权利要求1所述的***，其特征在于，包括通过所述条形栅极沟槽中的分立多晶硅层的条形分立栅极结构，其中所述条形栅极多晶硅层在所述分立多晶硅层上方。
4.根据权利要求1所述的***，其特征在于，包括在点主体植入物上并且在有源区中在所述导电列上方居中的条形源极接触植入物。
5.根据权利要求1所述的***，其特征在于，包括在所述条形栅极多晶硅层上并且在所述主体植入物上方的氧化物覆盖层。
6.根据权利要求1所述的***，其特征在于，所述条形栅极沟槽包含1.0μm的深度和0.45μm+/-0.2μm的宽度。
7.根据权利要求1所述的***，其特征在于，基于30V击穿电压，所述导电列包含2.0μm的列深度和0.5μm的列宽度。
8.根据权利要求1所述的***，其特征在于，所述导电列处于列沟槽中且由包含所述第二极性的列外延层填充。
9.根据权利要求1所述的***，其特征在于，包括在氧化物覆盖层上并且穿过所述氧化物覆盖层中的蚀刻沟的源极金属，其中所述具有剂量浓度是1e15/cm2的注入BF2的蚀刻沟及900℃炉工艺或快速热退火(RTA)用于形成源极及主体接触件。
10.根据权利要求1所述的***，其特征在于，包括有源区和终端区，其中所述终端区包含具有环绕所述有源区的浮动沟槽的隔离空间。
11.一种制造集成电路***的方法，其特征在于，包括：
制造分立栅极超结单元，其包含：
提供包含第一极性的高度掺杂衬底；
在所述高度掺杂衬底上生长包含所述第一极性的外延层；
在所述外延层中形成条形栅极沟槽；
邻近与条形栅极多晶硅层相对的所述条形栅极沟槽植入包含第二极性的主体植入物；以及
在所述主体植入物的中心中植入包含所述第二极性并且延伸到所述外延层中的导电列。
12.根据权利要求11所述的方法，其特征在于，包括在所述条形栅极沟槽的内部上形成内衬氧化物层。
13.根据权利要求11所述的方法，其特征在于，包括形成条形分立栅极结构，所述形成条形分立栅极结构包含在所述条形栅极沟槽中沉积分立多晶硅层及在所述分立多晶硅层上方沉积所述条形栅极多晶硅层。
14.根据权利要求11所述的方法，其特征在于，包括在所述主体植入物上且在所述导电列上方居中形成条形源极接触件。
15.根据权利要求11所述的方法，其特征在于，包括在所述条形栅极多晶硅层上且在所述主体植入物上方形成覆盖层氧化物。
16.根据权利要求11所述的方法，其特征在于，在所述外延层中形成条形栅极沟槽包含所述条形栅极沟槽包含1.0μm的深度和0.45μm+/-0.2μm的宽度。
17.根据权利要求11所述的方法，其特征在于，植入所述导电列包含基于30V击穿电压将所述导电列植入到2.0μm的列深度及0.5μm的列宽度。
18.根据权利要求11所述的方法，其特征在于，植入所述导电列包含形成列沟槽且用包含所述第二极性的列外延层填充。
19.根据权利要求11所述的方法，其特征在于，包括：
穿过覆盖层氧化物及掩模层蚀刻蚀刻沟；
以浓度是1e15/cm2注入的BF2及900℃炉工艺或快速热退火(RTA)植入所述蚀刻沟，以用于形成源极及主体接触件；及
在氧化物覆盖层上且通过所述蚀刻沟沉积源极金属。
20.根据权利要求11所述的方法，其特征在于，包括提供有源区和终端区，其中所述终端区包含隔离空间，所述隔离空间包含环绕所述有源区的浮动沟槽。
CN202011428328.5A 2020-12-09 2020-12-09 具有超结晶体管机构的集成电路***和其制造方法 Pending CN112436052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011428328.5A CN112436052A (zh) 2020-12-09 2020-12-09 具有超结晶体管机构的集成电路***和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011428328.5A CN112436052A (zh) 2020-12-09 2020-12-09 具有超结晶体管机构的集成电路***和其制造方法

Publications (1)

Publication Number Publication Date
CN112436052A true CN112436052A (zh) 2021-03-02

Family

ID=74692083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011428328.5A Pending CN112436052A (zh) 2020-12-09 2020-12-09 具有超结晶体管机构的集成电路***和其制造方法

Country Status (1)

Country Link
CN (1) CN112436052A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060281249A1 (en) * 2005-06-10 2006-12-14 Hamza Yilmaz Charge balance field effect transistor
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
CN109935634A (zh) * 2017-12-15 2019-06-25 万国半导体(开曼)股份有限公司 集成在超级结功率mosfet中的肖特基二极管
US20190206988A1 (en) * 2017-12-28 2019-07-04 Alpha And Omega Semiconductor (Cayman) Ltd. Novel sgt superjunction mosfet structure
CN214313214U (zh) * 2020-12-09 2021-09-28 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路***

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060281249A1 (en) * 2005-06-10 2006-12-14 Hamza Yilmaz Charge balance field effect transistor
CN101536163A (zh) * 2005-06-10 2009-09-16 飞兆半导体公司 电荷平衡场效应晶体管
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
CN109935634A (zh) * 2017-12-15 2019-06-25 万国半导体(开曼)股份有限公司 集成在超级结功率mosfet中的肖特基二极管
US20190206988A1 (en) * 2017-12-28 2019-07-04 Alpha And Omega Semiconductor (Cayman) Ltd. Novel sgt superjunction mosfet structure
CN109980017A (zh) * 2017-12-28 2019-07-05 万国半导体(开曼)股份有限公司 一种新型sgt超级结mosfet结构
CN214313214U (zh) * 2020-12-09 2021-09-28 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路***

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof

Similar Documents

Publication Publication Date Title
US10593759B2 (en) Nanotube semiconductor devices
US8247329B2 (en) Nanotube semiconductor devices
US8742401B2 (en) Field effect transistor with gated and non-gated trenches
US6639276B2 (en) Power MOSFET with ultra-deep base and reduced on resistance
CN111180522A (zh) 具有超结和嵌氧硅层的半导体器件
WO2001006568A2 (en) Trench-gate field-effect transistors and their manufacture
CN214313214U (zh) 具有超结晶体管机构的集成电路***
CN112436052A (zh) 具有超结晶体管机构的集成电路***和其制造方法
US20220069073A1 (en) Integrated circuit system with super junction transistor mechanism and method of manufacture thereof
US6781203B2 (en) MOSFET with reduced threshold voltage and on resistance and process for its manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211202

Address after: 710018 No. 8928, Shangji Road, caotan Ecological Industrial Park, Xi'an Economic and Technological Development Zone, Xi'an City, Shaanxi Province

Applicant after: HUAYI MICROELECTRONICS Co.,Ltd.

Address before: Room 10c-a137, block B, Chuangzhi building, 17 Xinghuo Road, Jiangbei new district, Nanjing, Jiangsu 210008

Applicant before: Nanjing Zizhu Microelectronics Co.,Ltd.

TA01 Transfer of patent application right