CN112366264B - 发光二极管芯片及其制作方法 - Google Patents

发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN112366264B
CN112366264B CN202011024565.5A CN202011024565A CN112366264B CN 112366264 B CN112366264 B CN 112366264B CN 202011024565 A CN202011024565 A CN 202011024565A CN 112366264 B CN112366264 B CN 112366264B
Authority
CN
China
Prior art keywords
finger
layer
grooves
emitting diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011024565.5A
Other languages
English (en)
Other versions
CN112366264A (zh
Inventor
张奕
董彬忠
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202011024565.5A priority Critical patent/CN112366264B/zh
Publication of CN112366264A publication Critical patent/CN112366264A/zh
Application granted granted Critical
Publication of CN112366264B publication Critical patent/CN112366264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管芯片及其制作方法，属于半导体技术领域。发光二极管芯片包括衬底、位于衬底上的外延层和位于外延层上的透明导电层，发光二极管芯片还包括N电极和P电极，透明导电层上设有延伸至N型层的通孔，N电极设置在通孔内与N型层欧姆接触，P电极设置在透明导电层的对应P型层的区域上，与P型层欧姆接触，发光二极管芯片还包括设置在透明导电层上的钝化层，钝化层在透明导电层上的正投影位于N电极和P电极在透明导电层上的正投影之外；透明导电层的与钝化层接触的一面上还设有多个凹槽，钝化层位于多个凹槽内，钝化层为SiO2层。该芯片可以减少透明导电层的吸光，提高芯片的出光效率。

Description

发光二极管芯片及其制作方法
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。芯片是LED的核心组件。
现有的LED芯片包括衬底和设置在衬底上的外延层，外延层包括依次层叠在衬底上的N型层、有源层和P型层，LED芯片还包括N电极和P电极，P型半导体层上设有延伸至N型半导体层的凹槽，N电极设置在凹槽内的N型半导体层上，P电极设置在P型半导体层上。由于P型半导体中空穴的迁移能力较差，因此通过P电极注入的电流在P型半导体层中的横向扩展较差，进而导致LED的发光效率较低。为了促进P电极注入的电流进行横向扩展，通常会在外延层上铺设一层透明导电层，P电极设置在透明导电层对应P型层的区域上。这样，P电极注入的电流可以先在透明导电层中进行横向扩展，再纵向注入P型半导体层中，以促进电流的横向扩展，提高芯片的发光效率。另外，为了对芯片进行保护，一般还会在芯片的表面除P电极和N电极的设置区域之外的区域铺设钝化层。
透明导电层的材料，通常采用氧化铟锡(英文：Indium tin oxide，简称：ITO)，虽然是透明的，但对有源层发出的光线还是存在吸收，会影响到芯片的出光效率，导致芯片的发光亮度降低。
发明内容
本公开实施例提供了一种发光二极管芯片及其制作方法，可以减少透明导电层的吸光，提高芯片的出光效率。所述技术方案如下：
一方面，提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、位于所述衬底上的外延层和位于所述外延层上的透明导电层，所述外延层包括在所述衬底上依次层叠的N型层、有源层和P型层，所述发光二极管芯片还包括N电极和P电极，所述透明导电层上设有延伸至所述N型层的通孔，所述N电极设置在所述通孔内与所述N型层欧姆接触，所述P电极设置在所述透明导电层的对应所述P型层的区域上，与所述P型层欧姆接触，所述发光二极管芯片还包括设置在所述透明导电层上的钝化层，所述钝化层在所述透明导电层上的正投影位于所述N电极和所述P电极在所述透明导电层上的正投影之外；
所述透明导电层的与所述钝化层接触的一面上还设有多个凹槽，所述钝化层位于所述多个凹槽内，所述钝化层为SiO2层。
可选地，所述N电极包括第一焊盘和第一手指，在所述发光二极管芯片的横截面方向上，所述第一焊盘位于所述发光二极管芯片的一端，且所述第一手指的一端与所述第一焊盘连接，所述第一手指的另一端向所述发光二极管芯片的另一端方向延伸；
所述P电极包括第二焊盘和第二手指，在所述发光二极管芯片的横截面方向上，所述第二焊盘位于所述发光二极管芯片的另一端，且所述第二手指的一端与所述第二焊盘连接，所述第二手指的另一端向所述发光二极管芯片的一端方向延伸；
所述第一手指和所述第二手指平行间隔设置，多个所述凹槽设置在所述第一手指和所述第二手指之间。
可选地，多个所述凹槽呈多列并排布置在所述第一手指和所述第二手指之间，每列所述凹槽均平行于所述第一手指和所述第二手指，每列凹槽中均包括多个间隔设置的所述凹槽。
可选地，多个所述凹槽的横截面均为圆形。
可选地，从所述第二手指到所述第一手指方向，多列凹槽的横截面的直径逐渐增大，同一列凹槽中的各个所述凹槽的横截面的直径相同。
可选地，同一列凹槽中的各个所述凹槽之间的间隔均为本列凹槽中各个所述凹槽的横截面直径的d倍，从所述第二手指到所述第一手指方向，d的取值逐渐减小。
可选地，所述第一手指和所述第二手指之间具有多个条形区域的透明导电层，多个所述条形区域沿所述第一手指或所述第二手指的延伸方向延伸，多个所述凹槽分别分布在多个所述条形区域内，从所述第二手指到所述第一手指方向，多个所述条形区域内的所述凹槽的数量逐渐增加。
可选地，所述多个条形区域的横截面积相等，每个所述条形区域内的所述凹槽在所述条形区域内均匀分布。
可选地，所述第一手指和所述第二手指之间的间距为180～250um。
另一方面，提供了一种发光二极管芯片的制作方法，所述制作方法包括：
提供一衬底；
在所述衬底上生长外延层，所述外延层包括依次生长的N型层、有源层和P型层；
在所述外延层上形成透明导电层，所述透明导电层上设有延伸至所述N型层的通孔，所述透明导电层上还设有多个凹槽；
在所述N型层上形成N电极，所述N电极设置在所述通孔内与所述N型层欧姆接触；
在所述透明导电层上形成P电极，所述P电极设置在所述透明导电层的对应所述P型层的区域上，与所述P型层欧姆接触；
在所述透明导电层上形成钝化层，所述钝化层在所述透明导电层上的正投影位于所述N电极和所述P电极在所述透明导电层上的正投影之外，所述钝化层位于所述多个凹槽内，所述钝化层为SiO2层。
本公开实施例提供的技术方案带来的有益效果是：
通过在透明导电层上设置多个凹槽，使得钝化层位于多个凹槽内，则钝化层可以将凹槽部分进行覆盖填充，相当于减少了透明导电层的设置。由于钝化层为SiO2层，SiO2层的透光效果更好，因此，采用透光性更好的SiO2钝化层替代部分透明导电层，可以减小透明导电层的吸光效果，提高芯片的出光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管芯片的主视图；
图2是本公开实施例提供的一种发光二极管芯片的俯视图；
图3是本公开实施例提供的另一种发光二极管芯片的俯视图；
图4是本公开实施例提供的一种发光二极管芯片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管芯片的主视图，如图1所示，该发光二极管芯片包括衬底10、位于衬底10上的外延层20和位于外延层20上的透明导电层30。外延层20包括在衬底10上依次层叠的N型层21、有源层22和P型层23。
发光二极管芯片还包括N电极40和P电极50。透明导电层30上设有延伸至N型层的通孔，N电极40设置在通孔内与N型层21欧姆接触。P电极50设置在透明导电层30的对应P型层23的区域上，并与P型层23欧姆接触。
发光二极管芯片还包括设置在透明导电层30上的钝化层60，钝化层60在透明导电层30上的正投影位于N电极40和P电极50在透明导电层60上的正投影之外。
透明导电层30的与钝化层60接触的一面上还设有多个凹槽30b(参见后图2或3)，钝化层60位于多个凹槽30b内，钝化层60为SiO2层。
本公开实施例通过在透明导电层上设置多个凹槽，使得钝化层位于多个凹槽内，则钝化层可以将凹槽部分进行覆盖填充，相当于减少了透明导电层的设置。由于钝化层为SiO2层，SiO2层的透光效果更好，因此，采用透光性更好的SiO2钝化层替代部分透明导电层，可以减小透明导电层的吸光效果，提高芯片的出光效率。
在本公开实施例中，透明导电层30通常为氧化铟锡(英文：Indium tin oxide，简称：ITO)层，ITO层是一种In2O3和SnO2以一定比例均匀混合的材料。ITO层与半导体接触面和金属电极接触面经过一定条件的退火工艺后，可以形成很小的接触电阻。当ITO层达到一定的沉积厚度，其横向传导电流的能力便会大幅增强，使发光二极管的发光面积和效率得到提升。
图2是本公开实施例提供的一种发光二极管芯片的俯视图，如图2所示，N电极40包括第一焊盘41和第一手指42。在发光二极管芯片的横截面方向上，第一焊盘41位于发光二极管芯片的一端，且第一手指42的一端与第一焊盘41连接，第一手指42的另一端向发光二极管芯片的另一端方向延伸。
P电极50包括第二焊盘51和第二手指52。在发光二极管芯片的横截面方向上，第二焊盘51位于发光二极管芯片的另一端，且第二手指52的一端与第二焊盘51连接，第二手指52的另一端向发光二极管芯片的一端方向延伸。
第一手指42和第二手指52平行间隔设置，多个凹槽30b设置在第一手指42和第二手指52之间，电流可以由第二手指52横向平行传导到第一手指42。
在本公开实施例中，第一手指42和第二手指52的形状和大小相同，均为条状。手指在延伸方向上的长度可以根据芯片的大小设置。
如图2所示，在本公开实施例的第一种实现方式中，多个凹槽30b呈多列并排布置在第一手指42和第二手指52之间，每列凹槽均平行于第一手指42和第二手指52，每列凹槽中均包括多个间隔设置的凹槽30b。
考虑到电流在透明导电层中的大小随离第二手指52距离增加而逐渐衰减，故将用于分散电流的凹槽排列方向设置为多列与手指平行，可以保证每列图形区域的透明导电层内的电流密度基本一致，从而最大程度保证外延层发光的均匀性。
可选地，多个凹槽30b的横截面均为圆形。圆形设计相对简单，其对称特性有利于对光线的均匀散射。
在本公开实施例的其它实现方式中，多个凹槽30b的横截面还可以为椭圆形、方形、梯形、三角形或者多边形等规则图形。当多个凹槽30b的横截面为梯形时，梯形的窄边可以朝向第二手指52，当多个凹槽30b的横截面为等腰三角形时，等腰三角形的顶角可以朝向第二手指52，这样对电流的分散作用更好。
由于N型层需要通过刻蚀才能暴露在外，而刻蚀过程会消除有效发光区域面积，因此N区刻蚀面积通常只够做电极，P侧电极注入电流基本完全靠P型GaN表面覆盖的透明导电层传导扩展，P型GaN表面覆盖的透明导电层的面积远远大于N型GaN覆盖。随着透明导电层中电流随着离P电极距离增加而衰减，电流扩展工作逐渐转为由N型层承担。也就是说离P电极越近，越需要尽可能低的透明导电层方块电阻。
而近P电极的手指区域电流聚集，故透明导电层开孔面积不能过大，否则反而影响电流向外扩展，近N电极的手指区域的透明导电层内电流的通过量很少，故可以加大开孔，减少透明导电层覆盖面积。
可选地，从第二手指52到第一手指42方向，多列凹槽的横截面的直径逐渐增大，同一列凹槽中的各个凹槽30b的横截面的直径相同。
则该设置可以使得靠近N电极的凹槽的横截面的直径大于靠近N电极的凹槽的横截面的直径，以保证电流扩展层的电流扩展效果。
需要说明的是，在本公开实施例中，凹槽的列数取决于芯片尺寸以及第一手指42和第二手指52之间的间距大小。若列数过多，则会导致ITO体积不足，可能需要更厚的ITO来弥补电流扩展的问题，同样会导致出光降低。若列数过少，则提升出光的效果会大打折扣。
示例性地，如图2所示，第一手指42和第二手指52之间设有5列凹槽，从第二手指52到第一手指42方向，5列凹槽依次为第一列凹槽M1、第二列凹槽M2、第三列凹槽M3、第四列凹槽M4和第五列凹槽M5。
其中，第一列凹槽M1的直径d1为1～3um，第二列凹槽M2的直径d2为3～5um，第三列凹槽M3的直径d3为5～7um，第四列凹槽M4的直径d4为8～10um，第五列凹槽M5的直径d5为10～15um。
可选地，同一列凹槽中的各个凹槽30b之间的间隔均为本列凹槽中各个凹槽30b的横截面直径的f倍，从第二手指52到第一手指42方向，f的取值逐渐减小。
由于从第二手指52到第一手指42方向，各列凹槽的直径逐渐增大，因此，将f设置为逐渐减小，可以保证多个凹槽整体所占面积更小，并且可以使得多个凹槽的设置更加紧密。而设有凹槽处的透明导电层较薄，可以获得较高的出光率，同时多孔结构有类似表面粗化的效果，也有利于出光。因此凹槽排布紧密，有利于将上述两个出光效果相叠加，可以最大化提升出光。
示例性地，如图2所示，第一列凹槽M1中各个凹槽30b之间的间隔为d1的f1倍，10≤f1≤15，第二列凹槽M2中各个凹槽30b之间的间隔为d2的f2倍，10≤f2≤12，第三列凹槽M3中各个凹槽30b之间的间隔为d3的f3倍，8≤f3≤10，第四列凹槽M4中各个凹槽30b之间的间隔为d4的f4倍，5≤f4≤8，第五列凹槽M5中各个凹槽30b之间的间隔为d5的f5倍，4≤f5≤6。
需要说明的是，在本公开实施例中，各个凹槽之间的间隔Q为各个凹槽的横截面圆心之间的距离。
示例性地，如图2所示，第一列凹槽M1与第二列凹槽M2之间的距离L1为20um，第二列凹槽M2与第三列凹槽M3之间的距离L2为40um，第三列凹槽M3与第四列凹槽M4之间的距离L3为50um，第四列凹槽M4与第五列凹槽M5之间的距离L4为60um。
需要说明的是，在本公开实施例中，两列凹槽之间的距离为同一列凹槽中多个凹槽的横截面的圆心的连线与另一列凹槽中多个凹槽的横截面的圆心的连线之间的距离。
示例性地，第五列凹槽M5为最靠近第一手指42的一列凹槽，第一列凹槽M1为最靠近第二手指52的一列凹槽，第五列凹槽M5至第一手指42之间的距离L5为20um，第一列凹槽M1至第二手指52之间的距离L0为10um。
需要说明的是，在本公开实施例中，各列凹槽至手指之间的距离为各列凹槽中多个凹槽的横截面的圆心的连线与手指的中心线之间的距离。
在本公开实施例的第二种实现方式中，第一手指42和第二手指52之间具有多个条形区域的透明导电层。多个条形区域沿第一手指42或第二手指52的延伸方向延伸。多个凹槽30b分别分布在多个条形区域内。从第二手指52到第一手指42方向，多个条形区域内的凹槽30b的数量逐渐增加。
则各个条形区域内凹槽的占比从P电极到N电极方向逐渐增多。由于靠近P电极的透明导电层电流聚集，因此将靠近P电极的凹槽的占比设置的较少，有利于电流向N电极扩散，而靠近N电极的透明导电层内电流的通过量很少，因此可以将靠近N电极的凹槽的占比设置的较大，以提高出光效率。
可选地，多个条形区域的横截面积相等，每个条形区域内的凹槽30b在条形区域内均匀分布。
由于多孔结构有类似表面粗化的效果，因此，各条形区域内的凹槽30b均匀分布，相当于对各条形区域表面进行了均匀粗化，有利于出光。
可选地，从第二手指52到第一手指51方向，多个条形区域的横截面积逐渐增大。则各个条形区域中能够设置的凹槽30b的数量更多，可以便于实现多个条形区域内的凹槽30b的数量逐渐增加。
可选地，各个条形区域内的凹槽30b的横截面均为圆形，圆形设计相对简单，其对称特性有利于对光线的均匀散射。
可选地，各个条形区域内的凹槽30b的横截面的直径均相等。
示例性地，第一手指42和第二手指52之间具有20个条形区域的透明导电层。最靠近第二手指52的区域内的凹槽30b的总横截面积占透明导电层30的总横截面积的2％，最靠近第一手指42的区域内的凹槽30b的总横截面积占透明导电层30的总横截面积的70％。
可选地，从第二手指52到第一手指42方向，多个条形区域内的凹槽30b的总横截面积占透明导电层30的总横截面积的比例逐渐递增，递增速率为20.5％，即下一条形区域内的凹槽30b的总横截面积是当前条形区域内的凹槽30b的总横截面积的1.205倍。
图3是本公开实施例提供的另一种发光二极管芯片的俯视图，如图3所示，第一手指42和第二手指52之间具有10个条形区域，10个条形区域包括：区域P1、P2、……、P10。其中，10个条形区域的横截面积S均相等。从区域P1到区域P10，各区域内的凹槽30b的数量逐渐增加。图3中仅示出了部分区域和部分凹槽30b。
示例性地，各个条形区域的横截面积S均为10000um2，其中，各个条形区域的横截面的长LS为500um，宽Ds为20um。各个条形区域内的凹槽30b的横截面S的直径均为1um。
区域P1内均匀分布有600个凹槽30b，区域P1内凹槽30b的横截面的总面积小于透明导电层的总横截面积的5％。区域P10内均匀分布有2500个凹槽30b，区域P10内凹槽30b的横截面的总面积大于透明导电层的总横截面积的20％。
可选地，从区域P1到区域P10，各个区域凹槽30b的总横截面积占透明导电层30的总横截面积的比例逐渐递增，递增速率为16％。例如区域P2内的凹槽30b的总横截面积是区域P1内的凹槽30b的总横截面积的1.61倍。
可选地，第一手指42和第二手指52之间的间距为180～250um。
本公开实施例中，芯片的尺寸为10mil*20mil，也就是254um*508um。手指平行于芯片的长边，因此，手指间距小于芯片的宽度，即小于254um。
示例性地，第一手指42和第二手指52之间的间距L为200um。如图2所示，此时，L0+L1+L2+L3+L4+L5＝L＝200um。
可选地，多个凹槽30b的深度相同，均为50nm≤h≤160nm。凹槽深度不宜过深，否则可能在工艺过程中损伤到外延层，导致电流扩展不足，载流子注入效率低。而凹槽深度过浅，又无法有效提高出光效率。
可选地，透明导电层30的厚度可以为100nm～300nm，如200nm。钝化层的厚度可以为200nm～1um。
可选地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底或者图形化蓝宝石衬底。N型层21的材料可以采用N型掺杂(如Si)的GaN。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置。量子阱的材料可以采用InGaN，量子垒的材料可以采用GaN。P型层23的材料可以采用P型掺杂(如Mg)的GaN。N电极51和P电极52的材料可以采用金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。
进一步地，N型层21的厚度可以为lum～5um，优选为3μm。N型层21中N型掺杂剂的掺杂浓度可以为1018/cm3～1019/cm3，优选为5*1018/cm3。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm。量子垒的厚度可以为9nm～20nm，优选为15nm。量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型层23的厚度可以为100nm～800nm，优选为450nm。P型层23中P型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3，优选为1019/cm3。
本公开实施例提供了一种发光二极管芯片的制作方法，适用于制作上述实施例所述的发光二极管芯片，图4是本公开实施例提供的一种发光二极管芯片的制作方法流程图，如图4所示，该制作方法包括：
步骤401、提供一衬底。
示例性地，衬底的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底或者图形化蓝宝石衬底。
步骤402、在衬底上生长外延层。
其中，外延层包括依次生长的N型层、有源层和P型层。可以采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical Vapor Deposition，简称：MOCVD)技术在衬底上依次生长N型层、有源层和P型层。
示例性地，控制反应腔温度在1100℃，压力在200torr，在衬底上生长N型层。控制反应腔温度在700～800℃，压力在200torr，在N型层上生长有源层。控制反应腔温度在900℃，压力在200torr，在有源层上生长P型层。
示例性地，步骤402还可以包括：
利用光刻技术和刻蚀技术在P型层上开设延伸至N型层的凹槽，以露出N型层。
此为常规技术，本公开实施例在此不再赘述。
步骤403、在外延层上形成透明导电层。
如图1至3所示，透明导电层30上设有延伸至N型层21的通孔30a，透明导电层30上还设有多个凹槽30b。
示例性地，步骤403可以包括：
在外延层表面蒸镀厚度为100nm～300nm的ITO薄膜，并对ITO薄膜进行退火处理，退火温度为550～650℃，退火时间为4～5min；
将正性光刻胶均匀旋涂在外延层表面，旋涂厚度为8～20um；
将匀胶后的外延层进行烘烤处理，烘烤时间为5～20min，烘烤温度为150℃；
将光刻版覆盖在外延层上，对外延层进行曝光处理，曝光时间1～2min，光刻版的设计图形要求能够在透明导电层30上形成如上述图2或图3所示的多个凹槽30b，本公开实施例在此不再赘述；
将完成曝光处理的外延层用氢氧化钾显影液清洗，去除曝光软化位置的光刻胶，至此光刻图形转移完成；
将完成图形转移的外延层用ITO腐蚀液进行刻蚀，对ITO刻蚀深度为ITO沉积厚度的80～95％，ITO腐蚀液可以为氯化氢溶液；
用氢氧化钾、丙酮和无水乙醇去除残留的ITO腐蚀液、光刻胶至表面只有ITO沉积层。
其中，对ITO薄膜进行退火可以降低方块电阻和接触电阻。
步骤404、在透明导电层上形成钝化层。
其中，钝化层在透明导电层上的正投影位于N电极和P电极在透明导电层上的正投影之外，钝化层位于多个凹槽内，钝化层为SiO2层。
步骤404可以包括：
将清洗干净的外延层置于PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学的气相沉积)腔中，进行钝化层沉积处理，钝化层沉积厚度为200nm～1um。
步骤405、在N型层上形成N电极。
其中，N电极设置在通孔内与N型层欧姆接触。
如图2所示，N电极40包括第一焊盘41和第一手指42。在发光二极管芯片的横截面方向上，第一焊盘41位于发光二极管芯片的一端，且第一手指42的一端与第一焊盘41连接，第一手指42的另一端向发光二极管芯片的另一端方向延伸。
在透明导电层30的通孔30a中铺设N电极材料，使得N电极与N型层欧姆接触，即可形成N电极。
步骤406、在透明导电层上形成P电极。
其中，P电极设置在透明导电层的对应P型层的区域上，并与P型层欧姆接触。
如图2所示，P电极50包括第二焊盘51和第二手指52。在发光二极管芯片的横截面方向上，第二焊盘51位于发光二极管芯片的另一端，且第二手指52的一端与第二焊盘51连接，第二手指52的另一端向发光二极管芯片的一端方向延伸。
在透明导电层30的对应P型层的区域上铺设P电极材料，使得P电极与P型层欧姆接触，即可形成P电极。
本公开实施例通过在透明导电层上设置多个凹槽，使得钝化层位于多个凹槽内，则钝化层可以将凹槽部分进行覆盖填充，相当于减少了透明导电层的设置。由于钝化层为SiO2层，SiO2层的透光效果更好，因此，采用透光性更好的SiO2钝化层替代部分透明导电层，可以减小透明导电层的吸光效果，提高芯片的出光效率。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (7)

1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括衬底、位于所述衬底上的外延层和位于所述外延层上的透明导电层，所述外延层包括在所述衬底上依次层叠的N型层、有源层和P型层，所述发光二极管芯片还包括N电极和P电极，所述透明导电层上设有延伸至所述N型层的通孔，所述N电极设置在所述通孔内与所述N型层欧姆接触，所述P电极设置在所述透明导电层的对应所述P型层的区域上，并与所述P型层欧姆接触，所述发光二极管芯片还包括设置在所述透明导电层上的钝化层，所述钝化层在所述透明导电层上的正投影位于所述N电极和所述P电极在所述透明导电层上的正投影之外；
所述透明导电层的与所述钝化层接触的一面上还设有多个凹槽，所述钝化层位于所述多个凹槽内，所述钝化层为SiO2层；
所述N电极包括第一焊盘和第一手指，在所述发光二极管芯片的横截面方向上，所述第一焊盘位于所述发光二极管芯片的一端，且所述第一手指的一端与所述第一焊盘连接，所述第一手指的另一端向所述发光二极管芯片的另一端方向延伸；
所述P电极包括第二焊盘和第二手指，在所述发光二极管芯片的横截面方向上，所述第二焊盘位于所述发光二极管芯片的另一端，且所述第二手指的一端与所述第二焊盘连接，所述第二手指的另一端向所述发光二极管芯片的一端方向延伸；
所述第一手指和所述第二手指平行间隔设置，多个所述凹槽设置在所述第一手指和所述第二手指之间；
多个所述凹槽呈多列并排布置在所述第一手指和所述第二手指之间，每列所述凹槽均平行于所述第一手指和所述第二手指，每列凹槽中均包括多个间隔设置的所述凹槽；
或者，所述第一手指和所述第二手指之间具有多个条形区域的透明导电层，多个所述条形区域沿所述第一手指或所述第二手指的延伸方向延伸，多个所述凹槽分别分布在多个所述条形区域内，从所述第二手指到所述第一手指方向，多个所述条形区域内的所述凹槽的数量逐渐增加。
2.根据权利要求1所述的发光二极管芯片，其特征在于，多个所述凹槽的横截面均为圆形。
3.根据权利要求2所述的发光二极管芯片，其特征在于，从所述第二手指到所述第一手指方向，多列凹槽的横截面的直径逐渐增大，同一列凹槽中的各个所述凹槽的横截面的直径相同。
4.根据权利要求2所述的发光二极管芯片，其特征在于，同一列凹槽中的各个所述凹槽之间的间隔均为本列凹槽中各个所述凹槽的横截面直径的f倍，从所述第二手指到所述第一手指方向，f的取值逐渐减小。
5.根据权利要求1所述的发光二极管芯片，其特征在于，多个所述条形区域的横截面积相等，每个所述条形区域内的所述凹槽在所述条形区域内均匀分布。
6.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一手指和所述第二手指之间的间距为180～250um。
7.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供一衬底；
在所述衬底上生长外延层，所述外延层包括依次生长的N型层、有源层和P型层；
在所述外延层上形成透明导电层，所述透明导电层上设有延伸至所述N型层的通孔，所述透明导电层上还设有多个凹槽；
在所述透明导电层上形成钝化层，所述钝化层在所述透明导电层上的正投影位于N电极和P电极在所述透明导电层上的正投影之外，所述钝化层位于所述多个凹槽内，所述钝化层为SiO2层；
在所述N型层上形成N电极，所述N电极设置在所述通孔内与所述N型层欧姆接触；
在所述透明导电层上形成P电极，所述P电极设置在所述透明导电层的对应所述P型层的区域上，与所述P型层欧姆接触；
其中，所述N电极包括第一焊盘和第一手指，在所述发光二极管芯片的横截面方向上，所述第一焊盘位于所述发光二极管芯片的一端，且所述第一手指的一端与所述第一焊盘连接，所述第一手指的另一端向所述发光二极管芯片的另一端方向延伸；
所述P电极包括第二焊盘和第二手指，在所述发光二极管芯片的横截面方向上，所述第二焊盘位于所述发光二极管芯片的另一端，且所述第二手指的一端与所述第二焊盘连接，所述第二手指的另一端向所述发光二极管芯片的一端方向延伸；
所述第一手指和所述第二手指平行间隔设置，多个所述凹槽设置在所述第一手指和所述第二手指之间；
多个所述凹槽呈多列并排布置在所述第一手指和所述第二手指之间，每列所述凹槽均平行于所述第一手指和所述第二手指，每列凹槽中均包括多个间隔设置的所述凹槽；
或者，所述第一手指和所述第二手指之间具有多个条形区域的透明导电层，多个所述条形区域沿所述第一手指或所述第二手指的延伸方向延伸，多个所述凹槽分别分布在多个所述条形区域内，从所述第二手指到所述第一手指方向，多个所述条形区域内的所述凹槽的数量逐渐增加。
CN202011024565.5A 2020-09-25 2020-09-25 发光二极管芯片及其制作方法 Active CN112366264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011024565.5A CN112366264B (zh) 2020-09-25 2020-09-25 发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011024565.5A CN112366264B (zh) 2020-09-25 2020-09-25 发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN112366264A CN112366264A (zh) 2021-02-12
CN112366264B true CN112366264B (zh) 2022-01-14

Family

ID=74508285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011024565.5A Active CN112366264B (zh) 2020-09-25 2020-09-25 发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN112366264B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725333B (zh) * 2021-07-20 2023-05-09 华灿光电（浙江）有限公司 红光发光二极管芯片及其制备方法
CN114361300A (zh) * 2022-01-05 2022-04-15 深圳市思坦科技有限公司 一种微发光二极管制备方法及微发光二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201225336A (en) * 2010-12-03 2012-06-16 Genesis Photonics Inc Led
CN102637782A (zh) * 2011-02-14 2012-08-15 同方光电科技有限公司 一种提高光提取效率发光二极管的制作方法
CN107195731B (zh) * 2017-04-14 2019-05-24 扬州乾照光电有限公司 一种正极性高亮度AlGaInP发光二极管及其制造方法

Also Published As

Publication number Publication date
CN112366264A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN102097559B (zh) 发光二极管及其制作方法
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8847265B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US9012942B2 (en) Light-emitting device having patterned interface and the manufacturing method thereof
US9070839B2 (en) Method of manufacturing a light emitting diode
CN112366264B (zh) 发光二极管芯片及其制作方法
US20170025575A1 (en) Light Emitting Diode Chip and Fabrication Method
JP2011228628A (ja) 垂直型の光抽出メカニズムを備える発光素子及びその製造方法
CN110212069B (zh) 发光二极管芯片及其制作方法
CN109768138B (zh) 一种发光二极管芯片及其制作方法
WO2020015630A1 (zh) 发光二极管的半导体芯片及其制造方法
CN111653653B (zh) 一种发光器件及其制作方法、显示面板
CN113594329A (zh) 一种抑制SRH非辐射复合的Micro LED器件及制备方法
CN112670386B (zh) 一种发光二极管及其制造方法
CN107681035B (zh) 一种透明导电层及其制作方法、发光二极管
CN110571315B (zh) 一种led芯片及其制作方法
KR100716752B1 (ko) 발광 소자와 이의 제조 방법
KR20220070127A (ko) 나노로드 발광소자 및 그 제조 방법
CN111463329B (zh) 一种led芯片及其制作方法
JP2006120927A (ja) 発光ダイオード及びその製造方法
CN106992235B (zh) 一种发光二极管芯片
KR100650990B1 (ko) 질화물 반도체 발광 다이오드 및 그의 제조 방법
KR100593543B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
CN111244236B (zh) 一种led芯片结构及其制作方法
KR102582373B1 (ko) 발광 트랜지스터 소자 및 발광 구조물

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant