CN111463329B - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN111463329B CN111463329B CN201910049973.7A CN201910049973A CN111463329B CN 111463329 B CN111463329 B CN 111463329B CN 201910049973 A CN201910049973 A CN 201910049973A CN 111463329 B CN111463329 B CN 111463329B
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- silicon nitride
- layer
- oxide film
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 66
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 65
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 238000003475 lamination Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED芯片，包括外延发光层组和N型电极，该外延发光层组的表面形成有沟槽，该N型电极与沟槽底部的N型GaN层欧姆接触，并延伸为至少覆盖部分沟槽侧面的外延发光层组，且在N型电极与沟槽侧面的外延发光层组之间还设置有介质隔离叠层，该介质隔离叠层包括氧化硅膜和氮化硅膜。本发明将N型电极扩展到沟槽侧面的外延发光层组，并在N型电极与外延发光层组之间设置包括氧化硅膜和氮化硅膜的介质隔离叠层，从而可以大大增加N型电极的面积。而且，借助包括氧化硅膜和氮化硅膜的介质隔离叠层，可以显著减少因N型电极穿透介质隔离叠层形成的短路现象，从而大幅提高LED芯片的光电性能。
Description
技术领域
本发明涉及半导体制造领域，具体地，涉及一种LED芯片及其制作方法。
背景技术
发光二极管(LED)芯片是一种电致发光器件，需要在发光材料表面使用金属材料制作电极，并从电极注入电流来驱动LED芯片发光。根据欧姆定律，电极面积对LED芯片的光电性能有很大的影响。电极面积越大，电流越容易注入，电流分布就可以更均匀，从而LED芯片的工作电压也随之降低，光电性能随之提升。
常见的LED芯片结构有三种类型，分别为正装结构、垂直结构和倒装结构。图1示出了一种典型的GaN基LED芯片的正装结构，如图1所示，该正装结构包括衬底、在衬底上形成的缓冲层以及在缓冲层上形成的外延发光层组，其中，外延发光层组由下至上依次包括：N-GaN层、InGaN/GaN量子发光阱和P-GaN层。并且，在P-GaN层界面上形成有透明电流扩展层和P型电极，在N-GaN层界面上形成有N型电极。
通常，在LED正装芯片的结构中，N型电极的面积都很小。如何增大N型电极的面积，以进一步提高LED芯片的光电性能，就成为本领域技术人员急需解决的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种LED芯片及其制作方法，其通过增大N型电极的面积，可以有效提高LED芯片的光电性能。
为实现本发明的目的而提供一种LED芯片，包括外延发光层组和N型电极，所述外延发光层组的表面形成有沟槽，所述沟槽的底部裸露出N型GaN层，其特征在于，所述N型电极与所述沟槽底部的N型GaN层欧姆接触，并延伸为至少覆盖部分所述沟槽侧面的外延发光层组，且在所述N型电极与所述沟槽侧面的外延发光层组之间设置有介质隔离叠层，所述介质隔离叠层包括氧化硅膜和氮化硅膜。
优选的，所述介质隔离叠层包括至少一对交替层叠设置的所述氧化硅膜和所述氮化硅膜，且每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜邻近所述外延发光层组，所述氮化硅膜远离所述外延发光层组。
优选的，所述外延发光层组包括依次层叠设置的所述N型GaN层、量子发光阱和P型GaN层；且所述P型GaN层的界面上依次层叠设置透明电流扩展层和P型电极；所述N型电极延伸为覆盖所述沟槽侧面的外延发光层组以及部分所述透明电流扩展层；且所述N型电极与所述透明电流扩展层之间也设置有所述介质隔离叠层。
优选的，每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜的厚度与所述氮化硅膜的厚度的比值的取值范围在3:1～10:1。
优选的，在所述介质隔离叠层和所述N型电极之间，还设有金属反射层。
优选的，所述金属反射层的材料包括铝或银。
优选的，所述金属反射层的厚度为800～3000埃。
为实现本发明的目的而提供一种LED芯片的制作方法，所述LED芯片包括外延发光层组和N型电极，所述制作方法包括在所述外延发光层组的表面形成沟槽，使所述沟槽的底部裸露出N型GaN层；其特征在于，还包括，至少在部分所述沟槽侧面的外延发光层组上沉积介质隔离叠层，所述介质隔离叠层包括氧化硅膜和氮化硅膜；制作N型电极，使所述N型电极覆盖所述介质隔离叠层并与所述沟槽底部的N型GaN层欧姆接触。
优选的，所述沉积介质隔离叠层包括交替沉积至少一对所述氧化硅膜和所述氮化硅膜，且每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜邻近所述外延发光层组沉积，所述氮化硅膜远离所述外延发光层组沉积。
优选的，采用PECVD方法沉积所述氧化硅膜，且工艺参数如下：腔室压力为90Pa，上电极功率为120W，腔室温度为250℃，工艺气体包括由体积组分为5％的SiH4和95％的N2组合而成的混合气体以及N2O气体、N2气体；其中，所述混合气体的流量范围为200～500sccm，所述N2O气体的流量范围为800～1500sccm，所述N2气体的流量为300sccm。
优选的，采用PECVD方法沉积所述氮化硅膜，且工艺参数如下：腔室压力为120Pa，上电极功率为60W，腔室温度为250℃，工艺气体包括由体积组分为5％的SiH4和95％的N2组合而成的混合气体以及NH3气体、N2气体；其中，所述混合气体的流量范围为400～800sccm，所述NH3气体的流量范围为10～30sccm，所述N2气体的流量为600sccm。
本发明具有以下有益效果：
本发明提供的一种LED芯片，包括外延发光层组和N型电极，该外延发光层组的表面形成有沟槽，该N型电极与沟槽底部的N型GaN层欧姆接触，并延伸为至少覆盖部分沟槽侧面的外延发光层组，且在N型电极与沟槽侧面的外延发光层组之间还设置有介质隔离叠层，该介质隔离叠层包括氧化硅(SiO2)膜和氮化硅(SiNx，x＝1或2)膜。与现有技术中，只能在沟槽底部的N-GaN层界面上形成面积很小的N型电极相比，本发明将N型电极扩展到沟槽侧面的外延发光层组，并在N型电极与外延发光层组之间设置包括氧化硅膜和氮化硅膜的介质隔离叠层，从而可以大大增加N型电极的面积。电极面积越大，电流越容易注入，电流分布就可以更均匀，从而可以降低LED芯片的工作电压，并大幅提高LED芯片的光电性能。
而且，借助包括氧化硅膜和氮化硅膜的介质隔离叠层，可以显著减少氧化硅膜和氮化硅膜的内部，位置相互对应且可以上下导通的缺陷数量。这样，因N型电极穿透介质隔离叠层，与外延发光层组中的透明电流扩展层、P-GaN层或量子发光阱等接触而形成的短路现象就会显著减少，从而可以显著减少LED芯片的漏电现象，进一步提高LED芯片的光电性能。
本发明提供的一种LED芯片的制作方法，其至少在部分沟槽侧面的发光层组上沉积包括氧化硅膜和氮化硅膜的介质隔离叠层，并在介质隔离叠层的侧面制作至少覆盖外延发光层组的侧面的N型电极。从而大大增加N型电极的面积，大幅提高LED芯片的光电性能。同时，显著减少LED芯片的漏电现象，进一步提高LED芯片的光电性能。
附图说明
图1为现有技术中典型的LED芯片结构示意图；
图2为本发明的LED芯片结构示意图；
图3为本发明的LED芯片局部结构放大图；
图4为三层氧化硅膜和氮化硅膜交替叠层膜结构示意图；
图5为三层氧化硅膜和氮化硅膜交替叠层膜缺陷结构示意图；
图6为本发明的另一实施例的LED芯片结构示意图；
图7为PECVD设备交替沉积氧化硅膜和氮化硅膜的沉积速率(DR)稳定性示意图；
图8为PECVD设备交替沉积氧化硅膜和氮化硅膜的折射率(R.I.)稳定性示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的温度控制装置及应用其的反应腔室进行详细描述。
本发明提供的LED芯片，包括衬底、在衬底上形成的缓冲层、以及在缓冲层上形成的外延发光层组。其中，外延发光层组由下至上包括依次层叠设置的：N-GaN层(N型GaN层)、量子发光阱(例如InGaN/GaN量子发光阱)、P-GaN层(P型GaN层)。在外延发光层组的表面形成有沟槽，在沟槽的底部形成有与N型GaN层欧姆接触的N型电极，且该N形电极延伸为至少覆盖部分沟槽侧面的外延发光层组。
在N型电极与沟槽侧面的外延发光层组之间还设置有介质隔离叠层，该介质隔离叠层包括氧化硅(SiO2)膜和氮化硅(SiNx，x＝1或2)膜。
优选的，请一并参阅图2和图3，该N型电极延伸为覆盖整个沟槽侧面的外延发光层组以及部分透明电流扩展层；且在该N型电极与透明电流扩展层之间也设置有介质隔离叠层。
与现有技术中，只能在沟槽底部的N-GaN层界面上形成面积很小的N型电极相比，本发明将N型电极扩展到沟槽侧面的LED芯片的外延发光层组，并在N型电极与外延发光层组之间设置包括氧化硅膜和氮化硅膜的介质隔离叠层，从而可以大大增加N型电极的面积。电极面积越大，电流越容易注入，电流分布就可以更均匀，从而可以降低LED芯片的工作电压，并大幅提高LED芯片的光电性能。
而且，借助包括氧化硅膜和氮化硅膜的介质隔离叠层，可以显著减少氧化硅膜和氮化硅膜的内部，位置相互对应且可以上下导通的缺陷数量。这样，因N型电极穿透介质隔离叠层，与外延发光层组中的透明电流扩展层、P-GaN层或量子发光阱等接触而形成的短路现象就会显著减少，从而可以显著减少LED芯片的漏电现象，进一步提高LED芯片的光电性能。
优选的，介质隔离叠层包括至少一对交替层叠设置的氧化硅膜和氮化硅膜，且每对氧化硅膜和氮化硅膜中，氧化硅膜邻近外延发光层组，氮化硅膜远离外延发光层组。其中，氧化硅膜具有稳定的化学性质，光透过率高，抗腐蚀能力强；氮化硅膜具有较低的缺陷密度，较高的绝缘性和对金属离子有良好的阻挡能力。交替设置多对氧化硅膜和氮化硅膜，可以显著减少最下层氧化硅膜和最上层氮化硅膜的内部，位置相互对应且可以上下导通的缺陷数量。
下面对介质隔离叠层包括3对交替设置的氧化硅膜和氮化硅膜的实施例进行详细描述。具体地，请一并参阅图4和图5，每一层的氧化硅膜和每一层的氮化硅膜内部均具有上下连通的线状缺陷，但二者的位置并不完全对应。如此叠加3对交替设置的氧化硅膜和氮化硅膜以后，紧邻外延发光层组的最下层的氧化硅膜与远离外延发光层组的最上层的氮化硅膜之间形成的，可以上下导通的线状缺陷数量将显著减少。
可以理解的是，交替设置的氧化硅膜和氮化硅膜的对数越多，介质隔离叠层中，位置相互对应且可以上下导通的缺陷数量就越少，LED正装芯片的光电性能提升效果也就越好。优选的，介质隔离叠层包括2～10对交替设置的氧化硅膜和氮化硅膜。
可以理解的是，多对氧化硅膜和氮化硅膜中，每一层氧化硅膜的厚度通常是相同的，但也可以不同，同理，每一层氮化硅膜的厚度通常是相同的，但也可以不同。优选的，每对氧化硅膜和氮化硅膜中，氧化硅膜的厚度与氮化硅膜的厚度的比值的取值范围在3:1～10:1。其中，每一层氧化硅膜的厚度可以在
之间。
参阅图6，为了进一步提高本发明提供的LED芯片的光电性能，还可以在介质隔离叠层和N型电极之间增加金属反射层。金属反射层的材料包括铝(Al)或银(Ag)，从而可以将外延发光层发出的光反射回到芯片内部，并经芯片内部多次反射后再从发光面射出，以提高LED芯片的光提取效率，从而进一步提高LED芯片的光电性能。优选的，金属反射层的厚度一般在
之间，。可以理解的是，金属反射层的制作可以采用金属蒸镀或磁控溅射的方法，也可以采用其他已知的方法。
本发明还提供一种LED芯片的制作方法，该LED芯片包括外延发光层组的N型电极。通过在外延发光层组的表面形成沟槽，使沟槽的底部裸露出N型GaN层；并至少在部分沟槽侧面的外延发光层组上沉积包括氧化硅膜和氮化硅膜的介质隔离叠层；并制作N型电极，使N型电极覆盖介质隔离叠层并与沟槽底部的N型GaN层欧姆接触。从而大大增加N型电极的面积，大幅提高LED芯片的光电性能。同时，还可以显著减少LED芯片的漏电现象，进一步提高LED芯片的光电性能。
优选的，在LED芯片的外延发光层组的侧面交替沉积至少一对氧化硅膜和氮化硅膜，且每对氧化硅膜和氮化硅膜中，氧化硅膜邻近外延发光层组沉积，氮化硅膜远离外延发光层组沉积。其中，可以采用PECVD方法沉积氧化硅膜，且主要工艺参数如下：腔室压力90Pa，上电极功率120W，腔室温度为250℃，工艺气体包括由体积组分为5％的SiH4和95％的N2组合而成的混合气体以及N2O气体、N2气体，其中，混合气体的流量范围为200～500sccm，优选值为300sccm；N2O的流量范围为800～1500sccm，优选值为1250sccm；N2气体流量为300sccm。采用PECVD方法沉积氮化硅膜，且主要工艺参数如下：腔室压力120Pa，上电极功率60W，腔室温度为250℃，工艺气体包括由体积组分为5％的SiH4和95％的N2组合而成的混合气体以及NH3气体、N2气体，其中，混合气体的流量范围为400～800sccm，优选值为600sccm，NH3的流量范围为10～30sccm，优选值为20sccm；N2气体流量为600sccm。
采用PECVD方法可以在同一反应腔室内连续、不间断的交替沉积多对氧化硅膜和氮化硅膜，从而可以保证多对氧化硅膜和氮化硅膜中，每一层氧化硅膜的沉积速率(Deposition Rate，DR)和折射率(Refractive Index，R.I.)的稳定性，以及每一层氮化硅膜的沉积速率和折射率均能保持良好的稳定性。请一并参阅图7和图8，采用PECVD方法交替沉积的3对氧化硅膜和氮化硅膜中，每一层氧化硅膜的沉积速率可以稳定保持在29±0.5nm/min的范围，折射率可以稳定保持在1.472±0.004的范围；每一层氮化硅膜的沉积速率可以稳定保持在19±1nm/min的范围，折射率可以稳定保持在2.01±0.02的范围。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种LED芯片，包括外延发光层组和N型电极，所述外延发光层组的表面形成有沟槽，所述沟槽的底部裸露出N型GaN层，其特征在于，所述N型电极与所述沟槽底部的N型GaN层欧姆接触，并延伸为至少覆盖部分所述沟槽侧面的外延发光层组，且在所述N型电极与所述沟槽侧面的外延发光层组之间设置有介质隔离叠层，所述介质隔离叠层包括氧化硅膜和氮化硅膜；其中，
在所述介质隔离叠层和所述N型电极之间，还设有金属反射层；并且，
所述介质隔离叠层包括至少一对交替层叠设置的所述氧化硅膜和所述氮化硅膜，且每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜邻近所述外延发光层组，所述氮化硅膜远离所述外延发光层组；
每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜的厚度与所述氮化硅膜的厚度的比值的取值范围在3:1~10:1。
2.根据权利要求1所述的LED芯片，其特征在于，所述外延发光层组包括依次层叠设置的所述N型GaN层、量子发光阱和P型GaN层；且所述P型GaN层的界面上依次层叠设置透明电流扩展层和P型电极；所述N型电极延伸为覆盖所述沟槽侧面的外延发光层组以及部分所述透明电流扩展层；且所述N型电极与所述透明电流扩展层之间也设置有所述介质隔离叠层。
3.根据权利要求1在所述的LED芯片，其特征在于，所述金属反射层的材料包括铝或银。
4.根据权利要求3在所述的LED芯片，其特征在于，所述金属反射层的厚度为800~3000埃。
5.一种LED芯片的制作方法，所述LED芯片包括外延发光层组和N型电极，所述制作方法包括在所述外延发光层组的表面形成沟槽，使所述沟槽的底部裸露出N型GaN层；其特征在于，还包括，至少在部分所述沟槽侧面的外延发光层组上沉积介质隔离叠层，所述介质隔离叠层包括氧化硅膜和氮化硅膜；制作N型电极，使所述N型电极覆盖所述介质隔离叠层并与所述沟槽底部的N型GaN层欧姆接触；以及，
在所述介质隔离叠层和所述N型电极之间，设置金属反射层；并且，
所述沉积介质隔离叠层包括交替沉积至少一对所述氧化硅膜和所述氮化硅膜，且每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜邻近所述外延发光层组沉积，所述氮化硅膜远离所述外延发光层组沉积；
每对所述氧化硅膜和所述氮化硅膜中，所述氧化硅膜的厚度与所述氮化硅膜的厚度的比值的取值范围在3:1~10:1。
6.根据权利要求5所述的制作方法，其特征在于，采用PECVD方法沉积所述氧化硅膜，且工艺参数如下：
腔室压力为90Pa，上电极功率为120W，腔室温度为250℃，工艺气体包括由体积组分为5%的SiH4和95%的N2组合而成的混合气体以及N2O气体、N2气体；其中，所述混合气体的流量范围为200~500sccm，所述N2O气体的流量范围为800~1500sccm，所述N2气体的流量为300sccm。
7.根据权利要求5或6所述的制作方法，其特征在于，采用PECVD方法沉积所述氮化硅膜，且工艺参数如下：
腔室压力为120Pa，上电极功率为60W，腔室温度为250℃，工艺气体包括由体积组分为5%的SiH4和95%的N2组合而成的混合气体以及NH3气体、N2气体；其中，所述混合气体的流量范围为400~800sccm，所述NH3气体的流量范围为10~30sccm，所述N2气体的流量为600sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910049973.7A CN111463329B (zh) | 2019-01-18 | 2019-01-18 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910049973.7A CN111463329B (zh) | 2019-01-18 | 2019-01-18 | 一种led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111463329A CN111463329A (zh) | 2020-07-28 |
| CN111463329B true CN111463329B (zh) | 2021-09-17 |
Family
ID=71684115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910049973.7A Active CN111463329B (zh) | 2019-01-18 | 2019-01-18 | 一种led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463329B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555480B (zh) * | 2021-08-18 | 2022-10-18 | 江西乾照光电有限公司 | 一种具有侧壁异形电极结构的led芯片 |
| CN113990987B (zh) * | 2021-10-28 | 2024-02-27 | 江西锐芯微电子科技有限公司 | 一种微型led字符显示芯片的制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241488A (zh) * | 2009-12-28 | 2014-12-24 | 首尔伟傲世有限公司 | 发光二极管 |
| CN106206900A (zh) * | 2015-05-08 | 2016-12-07 | 广东德力光电有限公司 | 一种高亮正装led芯片 |
| CN106252483A (zh) * | 2011-04-15 | 2016-12-21 | 晶元光电股份有限公司 | 发光装置 |
| CN107275456A (zh) * | 2012-07-02 | 2017-10-20 | 首尔伟傲世有限公司 | 用于表面贴装技术的发光二极管模块及其制备方法 |
| CN206834196U (zh) * | 2017-06-01 | 2018-01-02 | 华南理工大学 | 一种微米尺寸倒装led芯片 |
| CN108288664A (zh) * | 2017-01-10 | 2018-07-17 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管晶片 |
| CN108574032A (zh) * | 2017-03-10 | 2018-09-25 | 英属开曼群岛商錼创科技股份有限公司 | 发光元件与显示设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3361517B1 (en) * | 2011-09-16 | 2021-06-23 | Seoul Viosys Co., Ltd. | Light emitting diode |
| KR20140130618A (ko) * | 2013-05-01 | 2014-11-11 | 서울바이오시스 주식회사 | 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드 |
| CN104659177A (zh) * | 2015-01-20 | 2015-05-27 | 湘能华磊光电股份有限公司 | 一种 iii 族半导体发光器件 |
| KR20180081371A (ko) * | 2017-01-06 | 2018-07-16 | 서울바이오시스 주식회사 | 전류 차단층을 가지는 발광 소자 |
| CN107331679A (zh) * | 2017-07-05 | 2017-11-07 | 广东工业大学 | 一种csp封装的高压led芯片结构及制作方法 |
-
2019
- 2019-01-18 CN CN201910049973.7A patent/CN111463329B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241488A (zh) * | 2009-12-28 | 2014-12-24 | 首尔伟傲世有限公司 | 发光二极管 |
| CN106252483A (zh) * | 2011-04-15 | 2016-12-21 | 晶元光电股份有限公司 | 发光装置 |
| CN107275456A (zh) * | 2012-07-02 | 2017-10-20 | 首尔伟傲世有限公司 | 用于表面贴装技术的发光二极管模块及其制备方法 |
| CN106206900A (zh) * | 2015-05-08 | 2016-12-07 | 广东德力光电有限公司 | 一种高亮正装led芯片 |
| CN108288664A (zh) * | 2017-01-10 | 2018-07-17 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管晶片 |
| CN108574032A (zh) * | 2017-03-10 | 2018-09-25 | 英属开曼群岛商錼创科技股份有限公司 | 发光元件与显示设备 |
| CN206834196U (zh) * | 2017-06-01 | 2018-01-02 | 华南理工大学 | 一种微米尺寸倒装led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111463329A (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101990714B (zh) | 发光器件和用于制造发光器件的方法 | |
| CN102456799B (zh) | 半导体发光器件及其制造方法 | |
| CN100580963C (zh) | 具有氧化铟锡层的发光二极管及其制造方法 | |
| US9099627B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| CN110491980B (zh) | 一种紫外led芯片及其制备方法 | |
| CN105720156B (zh) | 一种发光二极管及其制作方法 | |
| US20090278150A1 (en) | Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements | |
| CN100364119C (zh) | 氮化物基化合物半导体发光器件及其制造方法 | |
| CN102694112A (zh) | 第iii族氮化物半导体发光器件 | |
| JP2015515088A (ja) | 湿気バリア層を備えている電子モジュール | |
| US20130049063A1 (en) | Semiconductor light-emitting element, protective film for semiconductor light-emitting element, and process for production of the protective film | |
| CN102194955B (zh) | 半导体发光元件 | |
| CN111463329B (zh) | 一种led芯片及其制作方法 | |
| US20150214436A1 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JP2019054023A (ja) | Ｉｉｉ族窒化物半導体発光素子とその製造方法 | |
| CN110010734A (zh) | 紫外半导体发光器件 | |
| CN102709423B (zh) | 一种具有电荷输运限制的高压发光二极管 | |
| KR102634330B1 (ko) | 발광 다이오드 디바이스 | |
| KR101219290B1 (ko) | 발광 다이오드 제조방법 | |
| TW201251117A (en) | Semiconductor light emitting device and method for manufacturing same | |
| CN102544290B (zh) | 氮化物半导体发光二极管元件 | |
| JP2014045094A (ja) | 高透過率保護膜作製方法および半導体発光素子の製造方法 | |
| TWI384657B (zh) | 氮化物半導體發光二極體元件 | |
| CN110246934B (zh) | 发光二极管芯片的制作方法及发光二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |