CN112350715B - 一种用于puf芯片的动态可编程仲裁器的电路结构 - Google Patents

一种用于puf芯片的动态可编程仲裁器的电路结构 Download PDF

Info

Publication number
CN112350715B
CN112350715B CN202011213315.6A CN202011213315A CN112350715B CN 112350715 B CN112350715 B CN 112350715B CN 202011213315 A CN202011213315 A CN 202011213315A CN 112350715 B CN112350715 B CN 112350715B
Authority
CN
China
Prior art keywords
nmos
circuit
nmos tube
regulating circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011213315.6A
Other languages
English (en)
Other versions
CN112350715A (zh
Inventor
张旭
代刚
辜科
辛杨立
彭勇
杨雪
刘坤
钟乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN202011213315.6A priority Critical patent/CN112350715B/zh
Publication of CN112350715A publication Critical patent/CN112350715A/zh
Application granted granted Critical
Publication of CN112350715B publication Critical patent/CN112350715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于PUF芯片的动态可编程仲裁器的电路结构，该电路结构包括：SR锁存器，一级调节电路和二级调节电路，其中一级调节电路包括多个NMOS管；二级调节电路由多个NMOS管对组成，SR锁存器，一级调节电路和二级调节电路通过晶体管各引脚相互连接。本发明公开的用于PUF芯片的动态可编程仲裁器的电路结构，可用于设计激励响应特性可调的仲裁器PUF芯片，将PUF芯片用作真随机数发生器和芯片ID的两种功能集成在同一块芯片上，实现了PUF芯片的一芯两用，提高了芯片硬件资源的利用效率，降低了制造成本，具有广阔的应用前景。

Description

一种用于PUF芯片的动态可编程仲裁器的电路结构
技术领域
本发明属于硬件安全防护领域，具体涉及一种用于PUF芯片的动态可编程仲裁器的电路结构。
背景技术
PUF(物理不可克隆函数，Physical Unclonable Function)是一种新兴的硬件安全防护技术，该技术主要利用的是芯片制造过程中随机掺杂涨落和线边沿粗糙程度等不可控的工艺偏差，产生随机电学特性偏差，之后将电学特性偏差转换为数字信号，从而实现将一组激励信号映射为另一组唯一的、不可预测的响应信号。目前有很多种PUF技术的实现方法，如基于存储器的存储特性实现的SRAM PUF和DRAM PUF方法，基于数字电路的信号延迟特性实现的仲裁器PUF和环形振荡器PUF方法。
其中，仲裁器PUF是一种常见的PUF电路结构，主要包括延时电路和仲裁器电路，如附图1所示。仲裁器PUF的基本原理是：同一个上升沿信号，通过两条完全对称的传输路径时，由于随机工艺偏差的存在，两条路径的上升沿信号传输快慢会有差别。仲裁器根据两个上升沿信号到达的顺序来判决输出，比如上面路径的上升沿信号先到达，则仲裁器判决输出结构为高电平，反之，仲裁器判决输出结果为低电平。
根据应用场景的不同，仲裁器PUF在硬件安全领域主要有两种用途，其一是用作芯片ID，其二是用作真随机数发生器。用作芯片ID时，要求当环境因素发生一定变化，多次施加同一激励，对应的PUF响应也要尽可能保持稳定；用作真随机数发生器时，要求当环境因素没有发生变化，并且多次施加的是同一激励，对应的PUF响应也是随机的。
针对不同应用场景，仲裁器PUF芯片的激励响应特性也有不同的要求，研究者们提出了很多专门的电路结构来提升PUF响应的稳定性或增强PUF响应的随机性，但是这些电路结构都只能实现单一功能，不能实现PUF响应特性的动态调节，即不能将芯片ID和真随机数发生器两种功能集成到同一块PUF芯片当中，这将导致芯片硬件资源的利用效率较低，制造成本也比较大。
因此，亟需一种用于PUF芯片的动态可编程仲裁器的电路结构，能够实现将芯片ID和真随机数发生器两种功能集中到一块PUF芯片上。
发明内容
有鉴于此，本发明提供一种用于PUF芯片的动态可编程仲裁器的电路结构，该电路结构应用于PUF芯片，可实现将芯片ID和真随机数发生器两种功能集成到同一块PUF芯片当中。
为达此目的，本发明采用以下技术方案：一种用于PUF芯片的动态可编程仲裁器的电路结构，所述电路结构包括：
SR锁存器，所述SR锁存器包括PMOS管I：PM0、PMOS管II：PM1、PMOS管III：PM2、PMOS管IV：PM3，NMOS管I：NM0、NMOS管II：NM1、NMOS管III：NM2和NMOS管IV：NM3；
一级调节电路，所述一级调节电路包括多个NMOS管；
二级调节电路，所述二级调节电路包括第一子调节电路和第二子调节电路，所述第一子调节电路和第二子调节电路均包括多个NMOS管对，每个NMOS管对均由两个NMOS管组成；所述第一子调节电路和第二子调节电路对称布置于一级调节电路两侧；
所述PM0的源极、PM1的源极、PM2的源极和PM3的源极均连接电源；
所述PM0的漏极、PM1的漏极、NM0的漏极、PM2的栅极和NM1的栅极电连接，形成第一节点a1；
所述PM1的栅极、NM0的栅极、PM2的漏极、PM3的漏极及NM1的漏极电连接，形成第二节点a2；
所述二级调节电路的每一个NMOS管对中的第一NMOS管的源极与该NMOS管对中的第二NMOS管的漏极连接；
所述PM0的栅极、NM2的栅极及第一子调节电路中每个NMOS管对的第一NMOS管的栅极电连接，形成第三节点a3；
所述NM0的源极、NM2的漏极、第一子调节电路中每个NMOS管对的第一NMOS管的漏极及一级调节电路中所有NMOS管的漏极电连接，形成第四节点a4；
所述PM3的栅极、NM3的栅极及第二子调节电路中每个NMOS管对的第一NMOS管的栅极电连接，形成第五节点a5；
所述NM1的源极、NM3的漏极、第二子调节电路中所有NMOS管对的第一NMOS管的漏极及一级调节电路中所有NMOS管的源极电连接，形成第一节点a6；
所述NM2的源极、NM3的源极、二级调节电路中的每个NMOS管对的第二NMOS管的源极均接地；
所述一级调节电路中所有NMOS管的栅极以及二级调节电路的所有NMOS管对的第二NMOS管的栅极均连接控制信号。
优选的，所述一级调节电路中所有NMOS管的栅极连接的控制信号为高电平；所述二级调节电路的每个NMOS管对的第二NMOS管的栅极连接的控制信号为低电平。
优选的，所述一级调节电路中所有NMOS管的栅极连接的控制信号为低电平；所述二级调节电路的所有第二NMOS管的栅极连接的控制信号为高电平。
优选的，所述二级调节电路数位第一子调节电路与第二子调节电路中的NMOS管对数量相同。
本发明有益效果是：采用本发明公开的用于PUF芯片的动态可编程仲裁器的电路结构，可以设计激励响应特性可调的仲裁器PUF芯片，从而将PUF芯片用作真随机数发生器和芯片ID的两种功能集成在同一块芯片上，因此，采用本发明公开的电路结构可以实现PUF芯片的一芯两用，提高了芯片硬件资源的利用效率，降低了制造成本。
附图说明
图1为现有技术中的仲裁器PUF电路结构示意图；
图2为本发明的用于PUF芯片的动态可编程仲裁器的电路结构示意图；
图3为二级调节电路设置为6对NMOS管的用于PUF芯片的动态可编程仲裁器的电路结构示意图；
图4为本发明所述的仲裁器电路在两种工作模式下的输出概率曲线图。
具体实施方式
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
下面结合附图和具体实施例对本发明进行详细说明。
实施例1
如图2和图3所示的一种用于PUF芯片的动态可编程仲裁器的电路结构，其中二级调节电路的每个子调节电路均设置为3个NMOS管对，一级调节电路设置有4个NMOS管。
本实施例电路结构包括：SR锁存器，PMOS管I：PM0、PMOS管II：PM1、PMOS管III：PM2、PMOS管IV：PM3，NMOS管I：NM0、NMOS管II：NM1、NMOS管III：NM2和NMOS管IV：NM3；；
一级调节电路，一级调节电路包括4个NMOS管，分别命名为NM4、NM5、NM6和NM7；
二级调节电路，二级调节电路的第一子调节电路和第二子调节电路均设置了3个NMOS管对，每个NMOS管对又包括两个NMOS管；两个子调节电路对称布置于一级调节电路的两侧；
其中第一子调节电路的每个NMOS管对的第一NMOS管分别命名为NM10、NM12、NM14，第二NMOS管分别命名为NM11、NM13、NM15；第二子调节电路的每个NMOS管对的第一NMOS管分别命名为NM20、NM22、NM24，第二NMOS管分别命名为NM21、NM23、NM25。
其中，PM0的源极、PM1的源极、PM2的源极和PM3的源极均连接电源；
PM0的漏极、PM1的漏极、NM0的漏极、PM2的栅极和NM1的栅极电连接，形成第一节点a1；
PM1的栅极、NM0的栅极、PM2的漏极、PM3的漏极及NM1的漏极电连接，形成第二节点a2；
二级调节电路中，NM10的源极与NM11的漏极连接，NM12的源极与NM13的漏极连接、NM14的源极与NM15的漏极连接，NM20的源极与NM21的漏极连接，NM22的源极与NM23的漏极连接、NM24的源极与NM25的漏极连接；
PM0的栅极、NM2的栅极、NM10的栅极、NM12的栅极及NM14的栅极电连接，形成第三节点a3；
NM0的源极、NM2的漏极、NM10的漏极、NM12的漏极、NM14的漏极、NM4的漏极、NM5的漏极、NM6的漏极和NM7的漏极电连接，形成第四节点a4；
PM3的栅极、NM3的栅极、NM20的栅极、NM22的栅极及NM24的栅极电连接形成第五节点a5；
NM1的源极、NM3的漏极、NM20的漏极、NM22的漏极、NM24的漏极、NM4的源极、NM5的源极、NM6的源极和NM7的源极电连接，形成第一节点a6；
NM2的源极、NM3的源极、NM11的源极、NM13的源极、NM15的源极、NM21的源极、NM23的源极、NM25的源极均接地；
NM4的栅极、NM5的栅极、NM6的栅极、NM7的栅极、NM11的栅极、NM13的栅极、NM15的栅极、NM21的栅极、NM23的栅极、NM25的栅极均连接控制信号。
当NM4、NM5、NM6和NM7的控制信号为高电平，设置NM11、NM13、NM15、NM21、NM23和NM25的控制信号为低电平时，这种配置条件下的仲裁器电路工作在随机模式，竞争响应曲线如附图4的实线所示，是一条对称的、平缓的曲线。在仲裁器电路的输入端再接入一个由多个延时单元所组成的多级延时电路模块，就构成了一个完整的仲裁器PUF电路，该PUF电路可以作为一个真随机数发生器。
当NM4、NM5、NM6和NM7的控制信号为低电平时，设置NM11、NM13、NM15、NM21、NM23和NM25的控制信号为高电平时，这种配置条件下的仲裁器电路工作在稳定模式，竞争响应曲线如附图4的虚线所示，是一条对称的、陡峭的曲线。在仲裁器电路的输入端再接入一个由多个延时单元所组成的多级延时电路模块，就构成了一个完整的仲裁器PUF电路，该PUF电路可以用作芯片ID。
因此，本发明公开的用于PUF芯片的动态可编程仲裁器的电路结构，可以用于设计激励响应特性可调的仲裁器PUF芯片，从而将PUF芯片用作真随机数发生器和芯片ID的两种功能集成在同一块芯片上，实现了PUF芯片的一芯两用，提高了芯片硬件资源的利用效率，降低了制造成本。

Claims (4)

1.一种用于PUF芯片的动态可编程仲裁器的电路结构，其特征在于，所述电路结构包括：SR锁存器，所述SR锁存器包括PMOS管I：PM0、PMOS管II：PM1、PMOS管III：PM2、PMOS管Ⅳ：PM3，NMOS管I：NM0、NMOS管II：NM1、NMOS管III：NM2和NMOS管Ⅳ：NM3；
一级调节电路，所述一级调节电路包括多个NMOS管；
二级调节电路，所述二级调节电路包括第一子调节电路和第二子调节电路，所述第一子调节电路和第二子调节电路均包括多个NMOS管对，每个NMOS管对均由两个NMOS管组成；
所述第一子调节电路和第二子调节电路对称布置于一级调节电路两侧；
所述PM0的源极、PM1的源极、PM2的源极和PM3的源极均连接电源；
所述PM0的漏极、PM1的漏极、NM0的漏极、PM2的栅极和NM1的栅极电连接，形成第一节点a1；
所述PM1的栅极、NM0的栅极、PM2的漏极、PM3的漏极及NM1的漏极电连接，形成第二节点a2；
所述二级调节电路的每一个NMOS管对中的第一NMOS管的源极与该NMOS管对中的第二NMOS管的漏极连接；
所述PM0的栅极、NM2的栅极、第一子调节电路中每一个NMOS管对的第一NMOS管的栅极电连接，形成第三节点a3；
所述NM0的源极、NM2的漏极、第一子调节电路中每个NMOS管对的第一NMOS管的漏极及一级调节电路中所有NMOS管的漏极电连接，形成第四节点a4；
所述PM3的栅极、NM3的栅极及第二子调节电路中每个NMOS管对的第一NMOS管的栅极电连接，形成第五节点a5；
所述NM1的源极、NM3的漏极、第二子调节电路中所有NMOS管对的第一NMOS管的漏极及一级调节电路中所有NMOS管的源极电连接，形成第一节点a6；
所述NM2的源极、NM3的源极、二级调节电路中的每个NMOS管对的第二NMOS管的源极均接地；
所述一级调节电路中所有NMOS管的栅极以及二级调节电路的所有NMOS管对的第二NMOS管的栅极均连接控制信号。
2.根据权利要求1所述的用于PUF芯片的动态可编程仲裁器的电路结构，其特征在于，所述一级调节电路中所有NMOS管的栅极连接的控制信号为高电平；所述二级调节电路的每个NMOS管对的第二NMOS管的栅极连接的控制信号为低电平。
3.根据权利要求1所述的用于PUF芯片的动态可编程仲裁器的电路结构，其特征在于，所述一级调节电路中所有NMOS管的栅极连接的控制信号为低电平；所述二级调节电路的所有第二NMOS管的栅极连接的控制信号为高电平。
4.根据权利要求2或3所述的用于PUF芯片的动态可编程仲裁器的电路结构，其特征在于，所述二级调节电路的第一子调节电路与第二子调节电路中的NMOS管对数量相同。
CN202011213315.6A 2020-11-03 2020-11-03 一种用于puf芯片的动态可编程仲裁器的电路结构 Active CN112350715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011213315.6A CN112350715B (zh) 2020-11-03 2020-11-03 一种用于puf芯片的动态可编程仲裁器的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011213315.6A CN112350715B (zh) 2020-11-03 2020-11-03 一种用于puf芯片的动态可编程仲裁器的电路结构

Publications (2)

Publication Number Publication Date
CN112350715A CN112350715A (zh) 2021-02-09
CN112350715B true CN112350715B (zh) 2023-05-09

Family

ID=74355961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011213315.6A Active CN112350715B (zh) 2020-11-03 2020-11-03 一种用于puf芯片的动态可编程仲裁器的电路结构

Country Status (1)

Country Link
CN (1) CN112350715B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778336B (zh) * 2021-09-08 2023-12-29 北京航空航天大学 一种非易失性存储器及其数据处理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579631A (zh) * 2014-12-15 2015-04-29 天津大学 基于锁存型电压灵敏放大器puf的aes密钥产生结构及方法
CN105187045A (zh) * 2015-08-13 2015-12-23 清华大学 一种高速电路的带上拉pmos管的动态锁存器
CN105515779A (zh) * 2015-12-31 2016-04-20 中国工程物理研究院电子工程研究所 一种基于光学puf的量子安全认证***
CN106548094A (zh) * 2016-10-13 2017-03-29 宁波大学 一种利用单稳态定时偏差的物理不可克隆函数电路
CN108681441A (zh) * 2018-04-25 2018-10-19 东南大学 一种基于br-puf的随机数生成器
CN110048858A (zh) * 2019-04-30 2019-07-23 东南大学 一种高性能apuf电路结构
CN111130537A (zh) * 2019-12-12 2020-05-08 温州大学 一种可配置单稳态弱物理不可克隆函数电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3229221B1 (en) * 2016-04-08 2021-08-18 Secure-IC SAS Device and method for testing a physically unclonable function
US10734047B1 (en) * 2019-01-29 2020-08-04 Nxp Usa, Inc. SRAM based physically unclonable function and method for generating a PUF response

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579631A (zh) * 2014-12-15 2015-04-29 天津大学 基于锁存型电压灵敏放大器puf的aes密钥产生结构及方法
CN105187045A (zh) * 2015-08-13 2015-12-23 清华大学 一种高速电路的带上拉pmos管的动态锁存器
CN105515779A (zh) * 2015-12-31 2016-04-20 中国工程物理研究院电子工程研究所 一种基于光学puf的量子安全认证***
CN106548094A (zh) * 2016-10-13 2017-03-29 宁波大学 一种利用单稳态定时偏差的物理不可克隆函数电路
CN108681441A (zh) * 2018-04-25 2018-10-19 东南大学 一种基于br-puf的随机数生成器
CN110048858A (zh) * 2019-04-30 2019-07-23 东南大学 一种高性能apuf电路结构
CN111130537A (zh) * 2019-12-12 2020-05-08 温州大学 一种可配置单稳态弱物理不可克隆函数电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Reliable and modeling attack resistant authentication of arbiter PUF in FPGA implementation with trinary quadruple response;Siarhei S. Zalivaka等;《IEEE Transactions on Information Forensics and Security》;第14卷(第4期);1109-1123 *
一维均匀掺杂突变PN结伽马剂量率辐射解析模型;代刚等;《太赫兹科学与电子信息学报》;第16卷(第3期);541-546 *
基于线性反馈的多模混合可重构PUF电路设计;栾志存等;《电子技术应用》;第44卷(第11期);24-28 *

Also Published As

Publication number Publication date
CN112350715A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN1665138A (zh) 半导体器件
CN105245220A (zh) 一种物理不可克隆芯片电路
CN110149050B (zh) 一种基于dmos管的电平转移电路及芯片
CN108806742B (zh) 随机存取存储器并且具有与其相关的电路、方法以及设备
CN112350715B (zh) 一种用于puf芯片的动态可编程仲裁器的电路结构
CN102082561A (zh) Soi时钟双边沿静态d触发器
CN102739209A (zh) 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法
WO2019223055A1 (zh) 一种亚阈值有比逻辑电路及芯片
CN104168012B (zh) 电压电平转换器和实现其的***
CN110121839A (zh) 以最小保持时间对脉冲锁存器计时的自适应脉冲发生电路
CN112947664A (zh) 一种温度自适应电压源
CN103903645A (zh) 一种辐射加固设计的静态随机存储单元
CN104282331B (zh) 一种自适应抗软错误存储单元及存储电路
You et al. An ultra-low leakage energy efficient level shifter with wide conversion range
US7274244B2 (en) Pulse multiplexed output system
CN110164495B (zh) 减小深度休眠模式下lpdram的静态功耗电路
CN103093809A (zh) 一种抗单粒子翻转的静态随机存储单元
CN115729294A (zh) 一种高精度电压修调电路和电流修调电路
CN112383298B (zh) 一种ddr发送电路
CN104035463A (zh) 一种供电电路
CN110189778A (zh) 一种lpdram的电源门控电路
CN105958974B (zh) 一种基于FinFET器件的TSPC触发器
CN103580670B (zh) 动态控制电平移位电路
CN113054992B (zh) 可重构动态逻辑单元
CN102751974A (zh) 输出缓冲器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant