CN112349657A - 半导体模块装置 - Google Patents

半导体模块装置 Download PDF

Info

Publication number
CN112349657A
CN112349657A CN202010786635.4A CN202010786635A CN112349657A CN 112349657 A CN112349657 A CN 112349657A CN 202010786635 A CN202010786635 A CN 202010786635A CN 112349657 A CN112349657 A CN 112349657A
Authority
CN
China
Prior art keywords
semiconductor
elements
controllable
controllable semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010786635.4A
Other languages
English (en)
Inventor
C·R·米勒
A·科尔维罗席特勒
D·多梅斯
A·伦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112349657A publication Critical patent/CN112349657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明公开了一种半导体模块装置，其包括：壳体；布置在壳体内部的第一半导体衬底；布置在壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件。在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，开关损耗大于导通损耗，并且，在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，导通损耗大于开关损耗。第一多个可控半导体元件的至少第一子组布置在第一半导体衬底上，并且第二多个可控半导体元件的至少第一子组布置在第二半导体衬底上。

Description

半导体模块装置
技术领域
本公开涉及包括可控半导体元件的半导体模块装置。
背景技术
半导体装置(例如功率半导体模块等)被广泛用于汽车、工业和消费电子应用中以驱动负载、转换功率等。例如，这样的半导体装置可以包括ANPC(有源中性点钳位)拓扑。ANPC拓扑包括几个可控半导体元件，每个半导体元件具有控制电极(例如，栅电极或基极电极)、以及形成在第一负载电极(例如，源电极或发射极电极)和第二负载电极(例如，漏电极或集电极电极)之间的负载路径。
通常需要具有高度对称的低电感换向路径的半导体模块装置。
发明内容
一种半导体模块装置包括：壳体；布置在壳体内部的第一半导体衬底；布置在壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件。在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，开关损耗大于导通损耗，并且在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，导通损耗大于开关损耗。第一多个可控半导体元件的至少第一子组布置在第一半导体衬底上，并且第二多个可控半导体元件的至少第一子组布置在第二半导体衬底上。
另一种半导体模块装置包括：壳体；布置在壳体内部的第一半导体衬底；布置在壳体内部的第二半导体衬底；第一多个可控半导体元件；以及第二多个可控半导体元件。第一多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件达到其最大允许温度。第二多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件未达到其最大允许温度。第一多个可控半导体元件的至少第一子组布置在第一半导体衬底上，并且第二多个可控半导体元件的至少第一子组布置在第二半导体衬底上。
参考以下附图和说明书可以更好地理解本发明。附图中的部件不一定是成比例的，而是将重点放在说明本发明的原理上。在附图中，贯穿不同的视图，相似的附图标记指定对应的部分。
附图说明
图1示意性地示出了半导体模块装置的截面图。
图2是示例性半导体装置的电路图。
图3是另一个示例性半导体装置的电路图。
图4是另一个示例性半导体装置的电路图。
图5是示例性半导体模块装置的俯视图。
图6是另一个示例性半导体模块装置的俯视图。
具体实施方式
在下面的具体实施方式中，参考了附图。附图示出了其中可以实践本发明的特定示例。应当理解，除非另外特别指出，否则针对各个示例描述的特征和原理可以彼此组合。在说明书中以及在权利要求中，将某些元件被指定为“第一元件”、“第二元件”、“第三元件”等不应被理解为列举。相反，这样的指定仅用于称呼不同的“元件”。即，例如，“第三元件”的存在不需要“第一元件”和“第二元件”的存在。如本文描述的电线可以是单个导电元件，或包括串联和/或并联连接的至少两个个体的导电元件。电线可以包括金属和/或半导体材料，并且可以是永久导电的(即，不可开关的)。电线可以具有与流动通过该电线的电流方向无关的电阻率。本文描述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或被包括在半导体芯片中。半导体主体具有电连接焊盘，并且包括至少一个具有电极的半导体元件。焊盘电连接到电极，这包括焊盘可以是电极，并且反之亦然。
参考图1，示意性地示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括壳体17和半导体衬底10。半导体衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111、以及附接到电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一和第二金属化层111、112之间。
第一和第二金属化层111、112中的每个可以由以下材料之一组成或包括以下材料之一：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由以下材料之一组成或包括以下材料之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料之一组成或包括以下材料之一Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜键合(DCB)衬底、直接铝键合(DAB)衬底、或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，所述电介质绝缘层11包括(填充)材料(例如，环氧树脂或聚酰亚胺)。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如Si2O、Al2O3、AlN、或BN，并且可以具有约1μm至约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或包括固化树脂。
半导体衬底10布置在壳体17中。在图1中所示的示例中，半导体衬底10布置在形成壳体17的地表面的基板12上，而壳体17本身仅包括侧壁和顶盖。然而，这仅是示例。壳体17也可能包括地表面，并且半导体衬底10和(可选的)基板12布置在壳体17内部。在一些功率半导体模块装置100中，多于一个的半导体衬底10布置在单个基板12上或在壳体17的地表面上。半导体衬底10本身也可能形成壳体17的地表面。在这样情况下，壳体仅包括侧壁和顶盖，而没有地表面，并且基板12可以被省略。
一个或多个半导体主体120可以布置在至少一个半导体衬底10上。布置在至少一个半导体衬底10上的半导体主体120中的每个可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)和/或任何其他合适的半导体元件。
一个或多个半导体主体120可以在至少一个半导体衬底10上形成半导体装置。在图1中，仅示例性地示出了两个半导体主体120。图1中的半导体衬底10的第二金属化层112是连续层。在图1中所示的示例中，第一金属化层111是结构化层。“结构化层”是指第一金属化层111不是连续层，而是包括在该层的不同区段之间的凹陷。在图1中示意性地示出了这样的凹陷。在该示例中，第一金属化层111包括三个不同区段。然而，这仅是示例。任何其他数量的区段都是可能的。不同的半导体主体120可以安装在第一金属化层111的同一区段或不同区段上。第一金属化层111的不同区段可以不具有电连接部，或者可以使用例如键合线13电连接到一个或多个其他区段。例如，电连接部13也可以包括连接板或导体轨，仅举几个例子。一个或多个半导体主体120可以通过导电连接层130电连接和机械连接到半导体衬底10。例如，这样的导电连接层可以是焊料层、导电粘合剂层、或烧结的金属粉末(例如，烧结的银粉末)层。
根据其他示例，第二金属化层112也可能是结构化层。还可能完全省略第二金属化层112。例如，第一金属化层111通常也可能是连续层。
图1中所示的功率半导体模块装置100还包括端子元件14。端子元件14电连接到第一金属化层111，并且在壳体17的内部和外部之间提供电连接。端子元件14可以用第一端部电连接到第一金属化层111，而端子元件14中的每个的第二端部141突出离开壳体17。端子元件14可以在其相应的第二端部141处从外部被电接触。端子元件14的第一部分在垂直方向y上可以延伸穿过壳体17的内部。垂直方向y是垂直于半导体衬底10的顶表面的方向，其中，半导体衬底10的顶表面是在其上安装至少一个半导体主体120的表面。然而，图1中所示的端子元件14仅是示例。端子元件14可以以任何其他方式实施，并且可以布置在壳体17内的任何地方。例如，一个或多个端子元件14可以布置为靠近或邻近壳体17的侧壁。端子元件14也可以突出穿过壳体17的侧壁而不是突出穿过顶盖。
半导体主体120均可以包括芯片焊盘金属化(未具体示出)，例如，源极、漏极、发射极、集电极、阳极、阴极或栅极金属化。芯片焊盘金属化通常提供用于电连接半导体主体120的接触表面。例如，芯片焊盘金属化可以电接触连接层130、端子元件14或电连接部13。例如，芯片焊盘金属化可以由诸如铝、铜、金或银的金属组成或包括诸如铝、铜、金或银的金属。例如，电连接部13和端子元件14也可以由诸如铜、铝、金或银的金属组成或包括诸如铜、铝、金或银的金属。
功率半导体模块装置100通常还包括浇铸化合物15。例如，浇铸化合物15可以由硅凝胶组成或包括硅凝胶，或者可以是刚性模制化合物。浇铸化合物15可以至少部分地填充壳体17的内部，由此覆盖布置在半导体衬底10上的部件和电连接部。端子元件14可以部分地嵌入在浇铸化合物15中。然而，至少端子元件14的第二端部141未被浇铸化合物15覆盖，并且从浇铸化合物15穿过壳体17而突出到壳体17的外部。浇铸化合物15被配置为保护功率半导体模块100内部(特别是壳体17内部)的部件和电连接部免受某些环境条件和机械损坏。
如上所述，两个或更多半导体主体120可以在至少一个半导体衬底10上形成半导体装置。以半桥布置方式来布置两个或更多半导体主体210仅是一个示例。例如，半导体装置还可以包括例如ANPC(有源中性点钳位)拓扑。ANPC拓扑包括几个可控半导体元件，每个半导体元件具有控制电极(例如，栅电极或基极电极)以及形成在第一负载电极(例如，源电极或发射极电极)和第二负载电极(例如，漏电极或集电极电极)之间的负载路径。
现在参考图2，示意性地示出了示例性半导体装置。图2的半导体装置可以包括ANPC(有源中性点钳位)拓扑，并且可以以ANPC(有源中性点钳位)拓扑的方式操作。图2中的半导体装置包括被配置为可操作地连接到第一电势的第一电源节点DC+。半导体装置还包括被配置为可操作地连接到第二电势的第二电源节点NP。第三电源节点DC-被配置为可操作地连接到第三电势。第一电势相对于第二电势为正，并且第三电势相对于第二电势为负。装置还包括第一可控半导体元件T1和第二可控半导体元件T2。第一可控半导体元件T1和第二可控半导体元件T2中的每个包括控制电极G1、G2以及在第一负载电极和第二负载电极之间的可控负载路径。第一可控半导体元件T1和第二可控半导体元件T2的负载路径串联耦合，并且耦合在第一电源节点DC+和第二电源节点NP之间。
装置还包括第三可控半导体元件T3和第四可控半导体元件T4。第三可控半导体元件T3和第四可控半导体元件T4中的每个包括控制电极G3、G4以及在第一负载电极和第二负载电极之间的可控负载路径。第三可控半导体元件T3和第四可控半导体元件T4的负载路径串联耦合，并且耦合在第二电源节点NP和第三电源节点DC-之间。
第一可控半导体元件T1和第二可控半导体元件T2经由第一公共节点P彼此连接，并且第三可控半导体元件T3和第四可控半导体元件T4经由第二公共节点N彼此连接。
装置还包括：第五可控半导体元件T5，所述第五可控半导体元件T5具有控制电极G5以及在两个负载电极之间的可控负载路径，所述负载路径可操作地连接在第一公共节点P和输出节点OUT之间；以及第六可控半导体元件T6，所述第六可控半导体元件T6具有控制电极G6以及在两个负载电极之间的可控负载路径，所述负载路径可操作地连接在输出节点OUT和第二公共节点N之间。
可控半导体元件T1、T2、T3、T4、T5、T6中的每个可以包括一个或多个开关元件，每个开关元件具有控制电极以及在第一负载电极和第二负载电极之间的可控负载路径，可控半导体元件的开关元件的负载路径可操作地并联连接在其间连接了相应的可控半导体元件的节点之间。
如上面针对图1已经描述的，个体的开关元件中的每个可以被实施为单独的半导体主体120。在图2的装置中的可控半导体元件T1-T6中的每个可以包括至少一个固有的续流元件F1、F2、F3、F4、F5、F6(例如体二极管)，所述续流元件电连接在相应的可控半导体元件T1-T6的第一负载电极和第二负载电极之间。如果可控半导体元件T1-T6包括并联耦合的多于一个的个体的开关元件，则个体的开关元件中的每个可以包括固有的续流元件。然而，外部二极管元件也可能并联耦合到可控半导体元件T1-T6中的每个。例如，这样的外部二极管元件中的每个可以被实施为单独的半导体主体120。
例如，如果拓扑以所谓的ANPC1拓扑(第五可控半导体元件T5永久导通，输出电流和输出电压均为正)的方式操作，则图2的半导体装置的电流换向路径通常延伸通过第一可控半导体元件T1和第二续流元件F2。例如，如果拓扑以所谓的ANPC1拓扑(第六可控半导体元件T6永久导通，输出电流和输出电压均为负)的方式操作，则图2的半导体装置的另一个电流换向路径通常延伸通过第四可控半导体元件T4和第三续流元件F3。
例如，如果拓扑以所谓的ANPC2拓扑(第一可控半导体元件T1永久导通，输出电流和输出电压均为正)的方式操作，则图2的半导体装置的电流换向路径通常延伸通过第五可控半导体元件T5、第三可控半导体元件T3和第六续流元件F6。例如，如果拓扑以所谓的ANPC2拓扑(第四可控半导体元件T4永久导通，输出电流和输出电压均为负)的方式操作，则图2的半导体装置的另一个电流换向路径通常延伸通过第六可控半导体元件T6、第二可控半导体元件T2和第五续流元件F5。
现在参考图3，示意性地示出了另一个示例性半导体装置。图3的半导体装置可以包括NPC1(中性点钳位1)拓扑并且可以以NPC1(中性点钳位1)拓扑的方式操作。图3中的半导体装置包括被配置为可操作地连接到第一电势的第一电源节点DC+。半导体装置还包括被配置为可操作地连接到第二电势的第二电源节点NP。第三电源节点DC-被配置为可操作地连接到第三电势。第一电势相对于第二电势为正，并且第三电势相对于第二电势为负。装置还包括第一可控半导体元件T1和第二可控半导体元件T2。第一可控半导体元件T1和第二可控半导体元件T2中的每个包括控制电极G1、G2以及在第一负载电极和第二负载电极之间的可控负载路径。第一可控半导体元件T1和第二可控半导体元件T2的负载路径串联耦合，并且耦合在第一电源节点DC+和输出节点OUT之间。
装置还包括第三可控半导体元件T3和第四可控半导体元件T4。第三可控半导体元件T3和第四可控半导体元件T4中的每个包括控制电极G3、G4以及在第一负载电极和第二负载电极之间的可控负载路径。第三可控半导体元件T3和第四可控半导体元件T4的负载路径串联耦合，并且耦合在输出节点OUT和第三电源节点DC-之间。
第一可控半导体元件T1和第二可控半导体元件T2经由第一公共节点P彼此连接，并且第三可控半导体元件T3和第四可控半导体元件T4经由第二公共节点N彼此连接。
可控半导体元件T1、T2、T3、T4中的每个可以包括一个或多个开关元件，每个开关元件具有控制电极以及在第一负载电极和第二负载电极之间的可控负载路径，可控半导体元件的开关元件的负载路径可操作地并联连接在其间连接了相应的可控半导体元件的节点之间。
如上面针对图1已经描述的，个体的开关元件中的每个可以被实施为单独的半导体主体120。图3的装置中的可控半导体元件T1-T4中的每个可以包括至少一个固有的续流元件F1、F2、F3、F4(例如，体二极管)，所述续流元件电连接在相应的可控半导体元件T1-T4的第一负载电极和第二负载电极之间。如果可控半导体元件T1-T4包括并联耦合的多于一个的个体的开关元件，则个体的开关元件中的每个可以包括固有的续流元件。然而，外部二极管元件也可能并联耦合到可控半导体元件T1-T4中的每个。这样的外部二极管元件中的每个可以被实施为单独的半导体主体120。
装置还包括：第五二极管元件D5，所述第五二极管元件D5可操作地连接在第二电源节点NP和第一公共节点P之间；以及第六二极管元件D6，所述第六二极管元件D6可操作地连接在第二公共节点N和第二电源节点NP之间。
在图3的装置中，第一电流换向路径可以从第一电源节点DC+延伸通过第一可控半导体元件T1，并且还通过第五二极管元件D5到达第二电源节点NP，而第二可控半导体元件T2导通(输出电压和输出电流均为正)。第二电流换向路径可以从第三电源节点DC-延伸通过第四可控半导体元件T4和第六二极管元件D6到第二电源节点NP，而第三可控半导体元件T3导通(输出电压和输出电流均为负)。
现在参考图4，示意性地示出了另一个示例性半导体装置。图4的半导体装置可以包括NPC2(中性点钳位2)拓扑并且可以以NPC2(中性点钳位2)拓扑的方式操作。特别地，图4是示例性三电平NPC2拓扑的电路图。图4的NPC2拓扑包括半桥模块200和公共集电极模块220。例如，典型的NPC拓扑包括四个可控半导体元件T11、T12、T13、T14(例如IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)或HEMT(高电子迁移率晶体管))、以及四个二极管元件D11、D12、D13、D14。
半桥模块200被配置为将在半桥模块200的输入DC+、DC-处提供的DC电压转换为在半桥模块200的输出节点OUT处提供的AC电压。可以将AC电压提供给例如耦合到半桥模块200的输出节点OUT的负载(未示出)。半桥模块200耦合在被配置为可操作地耦合到第一电势的第一电源节点DC+和被配置为可操作地耦合到第二电势的第二电源节点DC-之间。第一电势可以是正电势，并且第二电势可以是负电势，以便经由第一和第二电源节点DC+、DC-来提供DC电压。第一和第二电源节点DC+、DC-形成半桥模块200的输入。
半桥模块200可以包括彼此串联耦合并且耦合在第一电源节点DC+和第二电源节点DC-之间的一个高侧开关T11(也称为第一可控半导体元件或第一开关)和一个低侧开关T12(也称为第二可控半导体元件或第二开关)。半桥模块200可以被配置为在其输出节点OUT处驱动负载(未具体示出)。例如，负载可以是感性负载。输出节点OUT电连接到在高侧开关T11和低侧开关T12之间的公共节点。
在图4的电路布置中，半桥模块200的每个可控半导体元件T11、T12被实施为IGBT(绝缘栅双极型晶体管)。可控半导体元件T11、T12中的每个可以包括并联耦合到相应的可控半导体元件T11、T12的外部续流二极管元件D11、D12。根据另一个示例，可控半导体元件T11、T12中的每个包括彼此并联电耦合的两个或更多单独的开关元件(未具体示出)。
第一可控半导体元件T11和第二可控半导体元件T12中的每个包括控制电极G11、G12以及在第一负载电极(例如，发射极电极)和第二负载电极(例如，集电极电极)之间的可控负载路径。第一可控半导体元件T11和第二可控半导体元件T12的负载路径串联耦合，并且耦合在第一电源节点DC+和第二电源节点DC-之间。
公共集电极模块220包括第三可控半导体元件T13、第四可控半导体元件T14、第三二极管D13、以及第四二极管D14。第三可控半导体元件T13和第四可控半导体元件T14中的每个包括控制电极G13、G14以及在第一负载电极(例如，发射极电极)和第二负载电极(例如，集电极电极)之间的可控负载路径。第三可控半导体元件T13和第四可控半导体元件T14的负载路径串联耦合在第四中性节点M和输出节点OUT之间。在第三可控半导体元件T13和第四可控半导体元件T14的该串联连接中，第三可控半导体元件T13的第二负载电极(例如，集电极电极)耦合到第四可控半导体元件T14的第二负载电极(例如，集电极电极)。第三可控半导体元件T13的第一负载电极(例如，发射极电极)耦合到输出节点OUT，并且第四可控半导体元件T14的第一负载电极(例如，发射极电极)耦合到第四中性节点M。第三二极管元件D13并联耦合到在输出节点OUT和第四可控半导体元件T14之间的第三可控半导体元件T13，其中，第三二极管元件D13的阳极耦合到输出节点OUT，并且第三二极管元件D13的阴极耦合到第四可控半导体元件T14的第二负载电极。第四二极管元件D14并联耦合到在第四中性节点M与第三可控半导体元件T13的第二负载电极之间的第四可控半导体元件T14，其中，第四二极管元件D14的阳极耦合到第四中性节点M，并且第四二极管元件D14的阴极耦合到第三可控半导体元件T13的第二负载电极。
根据一个示例，公共集电极模块220的可控半导体元件T13、T14中的每个包括彼此并联电耦合的两个或更多单独的开关元件(未具体示出)。
图4的半导体装置的电流换向路径通常延伸通过半桥模块200和公共集电极模块220这两者。特别地，换向路径可以从第一电源节点DC+延伸通过第一可控半导体元件T11，并且进一步通过第三可控半导体元件T13和第四二极管元件D14到第四中性节点M(第三可控半导体元件T13永久导通，输出电压和输出电流均为正)。换向路径也可以从第二电源节点DC-延伸通过第二可控半导体元件T12，并且进一步通过第三二极管元件D13和第四可控半导体元件T14到第四中性节点M(第四可控半导体元件T14永久导通，输出电压和输出电流均为负)。
在上面针对图2、图3和图4已经示例性地描述的半导体装置中的每个中，可控半导体元件T1、T2、T3、T4、T5、T6、T11、T12、T13、T14中的每个可以是快速开关元件或慢速开关元件。快速开关元件通常是可以以一定速度执行开关操作(例如，从导通状态到截止状态，或反之亦然)的开关元件。在这方面可以定义阈值速度。如果开关元件开关的速度快于阈值速度，则可以将其定义为快速开关元件。如果开关元件开关的速度慢于阈值速度，则可以将其定义为慢速开关元件。例如，具有<100ns(纳秒)的接通时间和<100ns的关断时间的开关元件可以被视为快速开关器件，并且具有≥100ns(纳秒)的接通时间和≥100ns的关断时间的开关元件可以被视为慢速开关器件。快速开关器件通常比慢速开关器件昂贵。然而，使用不同种类的可控半导体元件(快速开关元件和慢速开关元件)仅是示例。也可能使用相同种类的可控半导体元件用于所有可控半导体元件T1、T2、T3、T4、T5、T6、T11、T12、T13、T14，并且也可能使用不同种类的控制电路用于不同的可控半导体元件T1、T2、T3、T4、T5、T6、T11、T12、T13、T14。取决于相应的控制电路，可控半导体元件表现出不同的开关特性。即，一些可控半导体元件可以执行快速开关操作，而其他可控半导体元件可以执行慢速开关操作。也可以借助于不同的电磁兼容性(EMC)滤波来支持可控半导体元件的不同的开关特性。可以在半导体衬底10或电连接部(例如，键合线)内实施这样的EMC滤波。
通常，在以上描述的半导体装置中以及在其他半导体装置中，没有必要将所有开关器件实施为快速开关器件。在许多半导体装置中，仅将开关器件中的一些实施为快速开关器件是足够的。通过将开关器件中的至少一些实施为慢速开关器件，可以减少功率半导体模块装置的总成本。
通常，在操作期间，每个开关器件生成开关损耗以及导通损耗。根据一个示例，例如，在操作期间生成的开关损耗多于导通损耗的开关元件可以被实施为快速开关器件。例如，在操作期间生成的导通损耗多于开关损耗的任何其他开关器件可以被实施为慢速开关器件。
例如，在图2的半导体装置中，在所谓的ANPC1拓扑中，开关元件T1、T2、T3和T4可以被实施为快速开关元件，而开关元件T5和T6则被实施为慢速开关元件。例如，如果图2的半导体装置的第五开关元件T5永久导通，则如果第一开关元件T1和第二二极管元件D2导通(第一二极管元件D1和第二开关元件T2不导通)，那么可以在输出节点OUT处提供正输出电压和正输出电流。如果第六开关元件T6永久导通，则如果第四开关元件T4和第三二极管元件D3导通(第四二极管元件D4和第三开关元件T3不导通)，那么可以在输出节点OUT处提供负输出电压和负输出电流。由于第五开关元件T5和第六开关元件T6均在较长的时间段内永久导通，所以没有必要将它们实施为快速开关元件。
根据另一个示例(例如，ANPC2拓扑)，也可能将开关元件T1、T2、T3和T4实施为慢速开关元件，并且将开关元件T5和T6实施为快速开关元件。如果第一开关元件T1永久导通，则如果第五开关元件T5、第三开关元件T3和第六二极管元件D6导通，那么在输出节点OUT处提供正电压和正电流。如果第四开关元件T4永久导通，则如果第六开关元件T6、第二开关元件T2和第五二极管元件D5导通，那么可以在输出节点OUT处提供负电压和负电流。由于第一开关元件T1和第四开关元件T4均在一定时间段内永久导通，所以没有必要将它们实施为快速开关元件。
每个半导体装置或拓扑通常包括非常独特的实施方式/实现，其可以引起开关损耗和导通损耗之间的优化的平衡。然而，其上安装了半导体主体的半导体衬底也可能对相应的半导体主体的热性能和电性能产生影响。因此，可以取决于安装在衬底上的半导体主体的种类来选择衬底的种类。然而，如上所述，同一半导体装置的不同半导体主体对于使用的半导体衬底的种类可能具有不同的要求。
因此，在图5中所示的示例中，一个半导体模块包括两个不同的半导体衬底101、102。第一半导体衬底101和第二半导体衬底102中的每个可以具有电介质绝缘层11和安装在其上的第一金属化层111，如上面针对图1已经描述的。第一半导体衬底101的第一金属化层111可以是包括两个或更多不同的个体的区段的结构化金属化层。这同样适用于第二半导体衬底102的第一金属化层111，所述第一金属化层111也可以是包括两个或更多个体的区段的结构化层。第一半导体衬底101和第二半导体衬底102可以具有不同的热性质和/或电性质(热设计和/或电设计)。第一衬底101的电介质绝缘层11包括与第二衬底102的电介质绝缘层11不同的材料，由此造成不同的热性质。例如，第一衬底101的电介质绝缘层11可以仅包括一种材料或包括两种或更多种材料的化合物。第二衬底102的电介质绝缘层11也可以仅包括一种材料或包括两种或更多种材料的化合物。然而，与第一衬底101相比，第二衬底102中的材料中的至少一种可以是不同的。即，第一衬底101中不包括第二衬底102中所包括的至少一种材料。例如，第一衬底101和第二衬底102中的一个可以包括填充物，而另一个衬底可以不包括任何填充物。根据另一个示例，衬底101、102两者包括填充物，但是与第二衬底102的填充物相比，第一衬底101的填充物具有不同的材料。
衬底的热性质(热设计)通常影响安装在其上的可控半导体元件的温度。例如，如果衬底具有高导热率，则与具有较低导热率的衬底相比，可以更有效地将由安装在其上的可控半导体元件生成的热量传导出去。因此，即使由所有的可控半导体元件执行相同数量的开关操作，在操作期间安装在具有较高导热率的衬底上的可控半导体元件具有的温度可以低于安装在具有较低导热率的衬底上的其他可控半导体元件的温度。衬底的电性质(电设计)可以影响安装在其上的可控半导体元件的开关特性。即，例如，衬底的金属化层的材料以及金属化层的厚度可以影响安装在其上的可控半导体元件的开关特性。
半导体装置可以包括第一多个开关元件121和第二多个开关元件122。第一多个开关元件121包括第一子组1211和第二子组1212。第一子组1211包括第一数量A的开关元件，其中A≥1。第二子组1212包括第二数量B的开关元件，其中B≥0，并且A>B。第一多个开关元件121的第一子组1211布置在第一衬底101上。第一多个开关元件121的第二子组1212可以布置在第一衬底101上或第二衬底102上。即，第一多个开关元件121中的多于50％的开关元件布置在第一衬底101上。例如，第一多个开关元件121中的多于60％、多于75％、多于90％或100％的开关元件可以布置在第一衬底101上。第一多个开关元件121中相当小的百分比的开关元件或没有开关元件可以布置在第二衬底102上。第一衬底101可以包括改善或支持第一多个开关元件121的热性能和/或电性能的一种或多种材料。即使第一多个开关元件121中的小百分比的开关元件布置在第二衬底102上，这可能不会改善或支持第一多个开关元件121的热性能和/或电性能，半导体装置的整体性能仅轻微地受到负面影响。
第二多个开关元件122包括第三子组1221和第四子组1222。第三子组1221包括第三数量C的开关元件，其中C≥1。第四子组1222包括第四数量D的开关元件，其中D≥0，并且C＞D。第二多个开关元件122的第三子组1221布置在第二衬底102上。第二多个开关元件122的第四子组1222可以布置在第二衬底102上或第一衬底101上。即，第二多个开关元件122中的多于50％的开关元件布置在第二衬底102上。例如，第二多个开关元件122中的多于60％、多于75％、多于90％或100％的开关元件可以布置在第二衬底102上。第二多个开关元件122中的相当的小百分比的开关元件或没有开关元件可以布置在第一衬底101上。第二衬底102可以包括改善或支持第二多个开关元件122的热性能和/或电性能的一种或多种材料。即使第二多个开关元件122中的小百分比的开关元件布置在第一衬底101上，这可能不会改善或支持第二多个开关元件122的热性能和/或电性能，半导体装置的整体性能仅轻微地受到负面影响。
第一衬底101和第二衬底102布置在同一封装17内。如果半导体模块装置包括基板12，则第一衬底101和第二衬底102安装在同一基板12上，并且在其上安装有衬底101、102的基板12可以布置在封装17中，或者在其上安装有衬底101、102的基板12可以形成封装17的底部。第一衬底101可以例如通过键合线、键合带、连接板或导体轨来电耦合到第二衬底102。在功率半导体模块的操作期间，换向路径可以经过第一衬底101和第二衬底102两者。
第一多个开关元件121中的开关元件可以具有通用热特性和电特性，并且第二多个开关元件122中的开关元件可以具有与第一多个121中的开关元件的热特性和电特性不同的通用热特性和电特性。
根据一个示例，第一多个开关元件121中的开关元件是以高于阈值速度的一定速度来执行开关操作(例如，从导通状态到截止状态，或反之亦然)的快速开关元件。例如，第一多个开关元件121中的开关元件可以具有＜100ns(纳秒)的接通时间和＜100ns的关断时间。第二多个开关元件122中的开关元件可以被实施为以低于阈值速度的一定速度来执行开关操作的慢速开关元件。例如，第二多个开关元件122中的开关元件可以具有≥100ns(纳秒)的接通时间和≥100ns的关断时间。
根据另一个示例，在操作期间，第一多个开关元件121中的开关元件生成开关损耗和导通损耗，其中，导通损耗大于开关损耗。在该示例中，第二多个开关元件122中的开关元件也可以生成开关损耗和导通损耗，其中，开关损耗大于导通损耗。
被配置为将衬底101、102和安装在其上的半导体主体电耦合到相应的电势的电端子可以布置在第一衬底101上或第二衬底102上。
在单独的衬底101、102上具有不同热特性和电特性的半导体主体的分隔导致功率半导体装置的整体热性能和电性能提高。与具有较低热性能(低导热率)的衬底相比，具有提高的热性能(提高的导热率)的衬底通常更昂贵。例如，在功率半导体模块装置的操作期间，快速开关元件可以比慢速开关元件生成更多的热量。将快速开关元件和慢速开关元件两者布置在具有高的热性能(高导热率)的单个衬底上会提高功率半导体模块的总成本，因为单个衬底的表面积需要相当大以容纳第一多个开关元件121中的开关元件和第二多个开关元件122中的开关元件两者。因此，使用具有不同的热性能和/或电性能的单独的衬底101、102可以显著减少功率半导体模块的成本。可以减小具有高的热性能和/或电性能的更昂贵的衬底的表面积，并且可以在具有减少的热性能和/或电性能的较便宜的衬底上提供剩余的表面积。
根据一个示例，第一衬底101可以由AlN组成或包括AlN，其中，第一多个开关元件121中的开关元件的第一子组1211布置在第一衬底101上。例如，第二衬底102可以由Al2O3组成或可以包括Al2O3，其中，第二多个开关元件122中的开关元件的第三子组1221布置在第二衬底102上。然而，上述材料仅是示例。第一衬底101和第二衬底102可以由任何其他合适的材料组成或可以包括任何其他合适的材料，其中，对于不同的衬底101、102而言，材料中的至少一种可以是不同的。
与用于电接触第二衬底102的端子元件14相比，用于电接触第一衬底101的端子元件14可以具有相同的热性质和电性质或可以具有不同的热性质和电性质。例如，与用于电接触第二半导体衬底102的端子元件14相比，用于电接触第一衬底101的端子元件14可以具有更高的功率循环电阻，或反之亦然，这取决于相应的衬底101、102的电性质和热性质以及安装在其上的半导体主体的电性质和热性质。例如，如果第一多个开关元件121包括快速开关元件并且第二多个开关元件122包括慢速开关元件，则电接触第一衬底101的端子元件14的功率循环电阻可以高于电接触第二衬底102的端子元件14的功率循环电阻。例如，这同样适用于相应的衬底101、102的任何其他结构和连接元件，例如导电连接层130、金属化层111、112或电连接部13。
为了改善衬底101、102的电磁兼容性，可以为衬底101、102中的至少一个提供附加屏蔽元件。例如，如果第一多个开关元件121包括快速开关元件，并且第二多个开关元件122包括慢速开关元件，或者如果第一多个开关元件121中的开关元件生成的导通损耗高于开关损耗，并且第二多个开关元件122中的开关元件生成的开关损耗高于导通损耗，则仅为第一衬底101提供附加屏蔽元件而不为第二衬底102提供附加屏蔽元件是足够的。例如，第一衬底101可以是具有附加导电屏蔽的绝缘金属衬底(IMS)。第二衬底102可以是除IMS之外的没有附加屏蔽的常规衬底。
根据另一个示例，除第一多个开关元件121(以及可选的第二多个开关元件122)中的开关元件之外，多个电容性元件可以安装在第一衬底101上。例如，这样的电容性元件可以对称地布置在第一衬底101上，以防止半导体装置的不对称的开关特性。第一衬底101的第二金属化层112的附加结构化可以另外地有助于半导体装置的对称的开关特性。对于第二衬底102上安装有慢速开关元件(或替代地，安装有生成的开关损耗高于导通损耗的元件)的第二衬底102，可能不必构造第二金属化层122。此外，如果第二衬底102上安装有任何电容性元件，则可以不必在第二衬底102上对称地布置电容性元件。
在图2的装置中，可以在第五可控半导体元件T5的第二负载电极(例如，集电极电极或漏电极)与第六可控半导体元件T6的第一负载电极(例如，源电极或发射极电极)之间布置附加电容性元件(图2中未示出附加电容性元件)。例如，这样的附加电容性元件可以被实施为附加半导体主体120。该附加半导体主体120可以安装在第一衬底101或第二衬底102上，或者可以安装在布置为与衬底101、102分隔开(例如，在壳体17外部)但电耦合到衬底101、102的外部印刷电路板(PCB)上。
在图6中示例性地示出了实施在两个单独的衬底101、102上的根据图2的半导体装置。在图6的示例中，第一衬底101和第二衬底102布置在基板12上。基板12可以布置在壳体17中或可以形成壳体17的底部(壳体在图6中未具体示出)。然而，根据另一个示例，可以省略基板12。也可能将第一和第二衬底101、102布置在框架中，并且将壳体17布置为使得具有衬底101、102的框架形成壳17的底部。第一衬底101包括第一金属化层1111，如上面针对图1描述的。在图6的示例中，第一金属化层1111包括五个不同的个体的区段。图2中所示的ANPC拓扑的第一可控半导体元件T1可以布置在第一金属化层1111的第一区段11111上。例如，第一可控半导体元件T1的漏电极或集电极电极可以电耦合到第一区段11111。第一区段11111可以耦合到第一电势(DC+)。第一续流元件F1也可以布置在第一区段11111上。特别地，第一续流元件F1的阴极电极可以电耦合到第一区段11111。第二可控半导体元件T2以及第二续流元件F2可以布置在第一金属化层1111的第二区段11112上。例如，第二可控半导体元件T2的漏电极或集电极电极和第二续流元件F2的阴极电极可以耦合到第二区段11112。例如，第一可控半导体元件T1的发射极电极或源电极和第一续流元件F1的阳极电极可以(例如，借助于键合线)电耦合到第二区段11112。第三可控半导体元件T3以及第三续流元件F3可以布置在第一金属化层1111的第三区段11113上。例如，第三可控半导体元件T3的漏电极或集电极电极和第三续流元件F3的阴极电极可以耦合到第三区段11113。第二可控半导体元件T2的发射极电极或源电极和第二续流元件F2的阳极电极可以(例如，借助于键合线)电耦合到第三区段11113。第四可控半导体元件T4和第四续流元件F4可以安装在第一金属化层1111的第四区段11114上。例如，第四可控半导体元件T4的漏电极或集电极电极和第四续流元件F4的阴极电极可以电耦合到第四区段11114。第三可控半导体元件T3的发射极电极或源电极和第三续流元件F3的阳极电极可以(例如，借助于键合线)电耦合到第四区段11114。第一金属化层1111的第五区段11115可以电耦合到第三电势(DC-)。第四可控半导体元件T4的发射极电极或源电极和第四续流元件F4的阳极电极可以电耦合到第五区段11115。
在图6的示例中，第二衬底102包括具有三个不同区段的第一金属化层1112。第五可控半导体元件T5和第五续流元件F5可以安装在第一金属化层1112的第一区段11121上。特别地，第五可控半导体元件T5的漏电极或集电极电极和第五续流元件F5的阴极电极可以电耦合到第一区段11121。第六可控半导体元件T6和第六续流元件F6布置在第二衬底102的第一金属化层1112的第二区段11122上。特别地，第六可控半导体元件T6的漏电极或集电极电极和第六续流元件F6的阴极电极可以电耦合到第二区段11122。第五可控半导体元件T5的发射极电极或源电极和第五续流元件F5的阳极电极可以(例如，借助于键合线)电耦合到第一金属化层1112的第二区段11122。第六可控半导体元件T6的发射极电极或源电极和第六续流元件F6的阳极电极可以(例如，借助于键合线)电耦合到第一金属化层1112的第三区段11123。第二区段11122可以电耦合到或形成装置的输出节点OUT。
类似于以上针对可控半导体元件已经描述的，半导体装置可以包括第一多个续流元件(例如，二极管)。第一多个续流元件中的每个续流元件可以并联耦合到第一多个可控半导体元件中的可控半导体元件中的一个。特别地，第一多个续流元件可以包括至少第一子组，其中，第一子组的每个续流元件并联耦合到第一多个可控半导体元件的第一子组的可控半导体元件中的一个。半导体装置还可以包括第二多个续流元件(例如，二极管)。第二多个续流元件中的每个续流元件可以并联耦合到第二多个可控半导体元件中的可控半导体元件中的一个。特别地，第二多个续流元件可以包括至少第一子组，其中，第一子组的每个续流元件并联耦合到第二多个可控半导体元件的第一子组的可控半导体元件中的一个。
第二衬底102的第一金属化层1112的第一区段11121可以(例如，借助于键合线)电耦合到第一衬底101的第一金属化层1111的第二区段11112，并且第二衬底102的第一金属化层1112的第三区段11123可以(例如，借助于键合线)电耦合到第一衬底101的第一金属化层1111的第四区段11114。
如上所述，附加电容性元件C1可以布置在第二衬底102上。仅在图6的装置中示意性地指示了附加电容性元件C1。根据一个示例，附加电容性元件C1可以布置在第二衬底102的第一金属化层1112的第三区段11123上，并且可以电耦合到第二衬底102的第一金属化层1112的第一区段11121。该附加电容性元件C1可以操作为缓冲器元件，并且抑制或减少电压瞬变。附加电容性元件C1还可以减少半导体装置的杂散电感，并且因此，减少了在半导体装置中出现的任何潜在地损坏半导体主体的过电压。这允许开关元件的更快的开关过程。
附加电容性元件C1还可以减少在开关过程期间在半导体装置中出现的电压的边缘的陡度。在开关操作期间，较小的陡峭斜率通常改善了半导体装置的电磁兼容性。
甚至，附加电容性元件C1连同用于将第一区段11121耦合到第三区段11123的电连接元件(例如，键合线)的固有感应率可以形成低通滤波器(如从相位输出OUT朝向输入电压(DC+、DC-)所看到的)。通过这种方式，在半导体装置的开关操作期间出现的任何过电压峰值可以被过滤，并且不会被朝向输入侧(例如，朝向第一公共节点P和第二公共节点N)传递。这允许实施与第五和第六可控开关元件T5、T6相比具有较低的最大阻塞电压的第一、第二、第三和第四可控开关元件T1、T2、T3、T4。这是因为LC滤波器会使短期过电压短路。通常，较低的阻塞电压会导致较低的正向损耗，从而引起半导体装置内的损耗率的优化。
图5和图6中的示例借助于包括两个个体的衬底101、102的功率半导体模块被示出。然而，针对图5和图6所描述的通常原理也可以应用于包括多于两个的个体的衬底的功率半导体模块。即，可以通过使用多于两个的不同的衬底来进一步优化整体性能，针对安装在衬底上的半导体器件及其特定功能以及电性质和热性质来优化不同的衬底中的每个。
通常，为了减少功率半导体模块的杂散电感，在功率半导体模块内可以将端子元件放置为尽可能彼此相邻。这减少或限制了任何寄生效应，例如过电压关闭或正向恢复效应。此外，可以期望优化功率半导体模块的衬底上的换向路径。可以例如通过减少电流必须流经的路径的长度并且还通过减少功率半导体模块内的键合连接部的数量来优化换向路径。这有助于避免除输入端子(DC+、DC-)的杂散电感之外的任何添加的寄生杂散电感。任何次优的换向路径可能导致不想要的谐振电路(例如，杂散电感连同半导体主体或衬底的电容)，这还可能引起可以对功率半导体模块的电磁兼容性产生负面影响的附加振荡。
在功率半导体模块装置的操作期间，比其他半导体器件承受更大应力的任何半导体器件可以在空间上与所承受的应力较小的那些半导体器件分隔开。
在以上针对附图描述的示例中，已经将第一多个可控半导体元件中的可控半导体元件描述为快速开关元件，而将第二多个可控半导体元件中的可控半导体元件描述为慢速开关元件。即，已经将衬底的热性质和/或电性质描述为针对快速开关元件或慢速开关元件来进行优化。然而，这仅是示例。也可能针对安装在衬底上的可控半导体元件的其他性质来优化不同的衬底。例如，可控半导体元件中的每个可以具有最大允许温度。最大允许温度通常是最大操作温度，特定的可控半导体元件可以安全操作直到最大操作温度。超过最大允许温度可能引起相应的可控半导体元件的热破坏。通常在可控半导体元件的相对应数据表中定义可控半导体元件的最大操作温度，其中，数据表由可控半导体元件的制造商发布。
根据一个示例，第一多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在半导体模块装置的操作期间，第一多个可控半导体元件中的每个可控半导体元件达到其最大允许温度。另一方面，第二多个可控半导体元件中的每个可控半导体元件可以具有最大允许温度，其中，在半导体模块装置的操作期间，第二多个可控半导体元件中的每个可控半导体元件未达到其最大允许温度。
第一多个可控半导体元件的至少第一子组(第一子组包括第一多个可控半导体元件中的>50％、>60％、>75％、>90％或＝100％总数的可控半导体元件)可以安装在第一衬底上。第二多个可控半导体元件中的至少第一子组(第一子组包括第二多个可控半导体元件中的>50％、>60％、>75％、>90％或＝100％总数的可控半导体元件)可以安装在第二衬底上。与第二衬底的热性质相比，第一衬底可以具有例如优化的热性质。即，第一衬底的导热率可以高于第二衬底的导热率。通过这种方式，热量可以至少从第一多个可控半导体元件的第一子组更有效地耗散掉，第一多个可控半导体元件的第一子组在操作期间比第二多个可控半导体元件中的可控半导体元件生成更多的热量。另一方面，第二多个可控半导体元件中的可控半导体元件可以安装在与第一衬底相比具有较差的热性质的衬底上。这对于第二多个可控半导体元件中的可控半导体元件可以是足够的，(与第一多个可控半导体元件中的可控半导体元件相比)第二多个可控半导体元件中的可控半导体元件在半导体模块装置的操作期间生成更少的热量。
具有较好热性能的衬底常常比具有较差热性能的衬底更昂贵。因此，部分的衬底区域可以由成本较低的衬底提供。如上所述，在该示例中也可能在同一封装内提供多于两个的衬底，以为整个半导体模块装置提供进一步的优化。
在以上示出的示例中，半导体模块装置的不同的半导体衬底可以包括不同的材料，以便例如为不同种类的可控半导体元件提供不同的电性能和/或热性能。然而，这仅是示例。替代地或另外地，例如，不同的衬底在垂直方向y上可以包括不同的厚度。根据一个示例，第一半导体衬底101的电介质绝缘层111在垂直方向y上具有的第一厚度不同于第二半导体衬底102的电介质绝缘层112的第二厚度。垂直方向垂直于第一半导体衬底101的后表面并且垂直于第二半导体衬底102的后表面。半导体衬底的后表面是平行于相应的半导体衬底的顶表面的表面，其中，所述顶表面是在其上安装有至少一个可控半导体元件的表面。替代地或另外地，第一半导体衬底101的第二金属化层1121是包括在该层的不同区段之间的凹陷的结构化层。第一半导体衬底101的第二金属化层1121的不同区段以第一图案来布置。第二半导体衬底102的第二金属化层1122也是包括在该层的不同区段之间的凹陷的结构化层，其中，第二半导体衬底102的第二金属化层1122的不同区段以不同于第一图案的第二图案来布置。根据另一个示例，第一半导体衬底101的第二金属化层1121是结构化层，而第二半导体衬底102的第二金属化层1122是连续层。

Claims (19)

1.一种半导体模块装置，包括：
壳体；
布置在所述壳体内部的第一半导体衬底；
布置在所述壳体内部的第二半导体衬底；
第一多个可控半导体元件；以及
第二多个可控半导体元件，其中，
在所述半导体模块装置的操作期间，所述第一多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，所述开关损耗大于所述导通损耗，
在所述半导体模块装置的操作期间，所述第二多个可控半导体元件中的每个可控半导体元件生成开关损耗和导通损耗，其中，所述导通损耗大于所述开关损耗，
所述第一多个可控半导体元件的至少第一子组布置在所述第一半导体衬底上，并且
所述第二多个可控半导体元件的至少第一子组布置在所述第二半导体衬底上。
2.根据权利要求1所述的半导体模块装置，其中，
所述第一多个可控半导体元件的所述第一子组包括所述第一多个可控半导体元件中的多于50％、多于60％、多于75％、或多于90％的所述可控半导体元件；并且
所述第二多个可控半导体元件的所述第一子组包括所述第二多个可控半导体元件中的多于50％、多于60％、多于75％、或多于90％的所述可控半导体元件。
3.根据权利要求1或2所述的半导体模块装置，其中，所述第一多个可控半导体元件电耦合到所述第二多个可控半导体元件。
4.根据权利要求1、2或3所述的半导体模块装置，其中，在所述半导体模块装置的操作期间，至少一个换向路径经过所述第一半导体衬底和所述第二半导体衬底两者。
5.根据权利要求1至4中任一项所述的半导体模块装置，其中，
所述第一半导体衬底包括包含至少第一材料的电介质绝缘层，并且
所述第二半导体衬底包括包含至少第二材料的电介质绝缘层，所述第二材料不包括在所述第一衬底的所述电介质绝缘层中。
6.根据权利要求1至5中任一项所述的半导体模块装置，其中，所述第一半导体衬底包括电介质绝缘层和布置在所述电介质绝缘层的后表面上的第二金属化层，并且所述第二半导体衬底包括电介质绝缘层和布置在所述电介质绝缘层的后表面上的第二金属化层，其中
所述第一半导体衬底的所述电介质绝缘层在垂直方向上具有的第一厚度不同于所述第二半导体衬底的所述电介质绝缘层的第二厚度，其中，所述垂直方向垂直于所述第一半导体衬底的所述后表面和所述第二半导体衬底的所述后表面，
或者，所述第一半导体衬底的所述第二金属化层是结构化层，所述结构化层包括在所述层的不同区段之间的凹陷，其中，所述第一半导体衬底的所述第二金属化层的所述不同区段以第一图案来布置，并且所述第二半导体衬底的所述第二金属化层是结构化层，所述结构化层包括在所述层的不同区段之间的凹陷，其中，所述第二半导体衬底的所述第二金属化层的所述不同区段以不同于所述第一图案的第二图案来布置，
或两者。
7.根据权利要求5或6所述的半导体模块装置，还包括至少一个电连接元件，其中，
所述第一半导体衬底包括布置在其相应的电介质绝缘层的第一表面上的第一金属化层；
所述第二半导体衬底包括布置在其相应的电介质绝缘层的第一表面上的第一金属化层；并且
所述至少一个电连接元件中的每个被配置为：
将所述第一半导体衬底的所述第一金属化层电耦合到所述第二半导体衬底的所述第一金属化层，
将所述第一多个可控半导体元件中的所述可控半导体元件中的一个电耦合到所述第二多个可控半导体元件中的所述可控半导体元件中的一个，
将所述第一多个可控半导体元件中的所述可控半导体元件中的一个电耦合到所述第二半导体衬底的所述第一金属化层，或者
将所述第二多个可控半导体元件中的所述可控半导体元件中的一个电耦合到所述第一半导体衬底的所述第一金属化层。
8.根据权利要求7所述的半导体模块装置，其中，所述至少一个电连接元件中的每个包括键合线、键合带、连接板、或导体轨。
9.根据前述权利要求中任一项所述的半导体模块装置，还包括：
第一多个二极管元件；以及
第二多个二极管元件，其中，
所述第一多个二极管元件的至少第一子组布置在所述第一半导体衬底上，并且
所述第二多个二极管元件的至少第一子组布置在所述第二半导体衬底上。
10.根据权利要求9所述的半导体模块装置，其中，
所述第一多个二极管元件的所述第一子组的每个二极管元件并联耦合到所述第一多个可控半导体元件的所述第一子组的所述可控半导体元件中的不同的一个，并且
所述第二多个二极管元件的所述第一子组的每个二极管元件并联耦合到所述第二多个可控半导体元件的所述第一子组的所述可控半导体元件中的不同的一个。
11.根据前述权利要求中任一项所述的半导体模块装置，其中，满足下述至少一项：
所述第一半导体衬底具有的热设计不同于所述第二半导体衬底的热设计，其中，半导体衬底的所述热设计影响安装在其上的所述可控半导体元件的温度，并且
所述第一半导体衬底具有的电设计不同于所述第二半导体衬底的电设计，其中，半导体衬底的所述电设计影响安装在其上的所述可控半导体元件的开关特性。
12.根据前述权利要求中任一项所述的半导体模块装置，其中，所述第一多个可控半导体元件和所述第二多个可控半导体元件以中性点钳位拓扑或有源中性点钳位拓扑来布置。
13.根据前述权利要求中任一项所述的半导体模块装置，其中，所述第一半导体衬底和所述第二半导体衬底中的至少一个包括附加导电屏蔽元件，所述附加导电屏蔽元件被配置为改善相应的半导体衬底的电磁兼容性。
14.根据前述权利要求中任一项所述的半导体模块装置，还包括布置在所述第二半导体衬底上的至少一个电容性元件，其中，所述电容性元件被配置为抑制或减少在所述半导体模块装置中出现的电压瞬变。
15.根据前述权利要求中任一项所述的半导体模块装置，还包括以下至少一个：
多个电连接元件，所述多个电连接元件被配置为将布置在所述第一半导体衬底和所述第二半导体衬底上的元件彼此电耦合；
多个导电连接层，所述多个导电连接层被配置为将所述第一多个可控半导体元件和所述第二多个可控半导体元件中的所述可控半导体元件电耦合到相应的所述第一半导体衬底或所述第二半导体衬底，
第一金属化层，所述第一金属化层布置在所述第一半导体衬底的第一表面上，
另一个第一金属化层，所述另一个第一金属化层布置在所述第二半导体衬底的第一表面上，以及
多个端子元件，所述多个端子元件被配置为从所述壳体外部电接触所述第一半导体衬底和所述第二半导体衬底，其中，
布置在所述第二半导体衬底上的连接元件、导电连接层、第一金属化层和/或端子元件具有的功率循环电阻不同于布置在所述第一半导体衬底上的连接元件、导电连接层、第一金属化层和/或端子元件的功率循环电阻。
16.根据权利要求15所述的半导体模块装置，其中，与布置在所述第一半导体衬底上的连接元件、导电连接层、第一金属化层和/或端子元件的功率循环电阻相比，布置在所述第二半导体衬底上的连接元件、导电连接层、第一金属化层和/或端子元件具有更高的功率循环电阻。
17.根据前述权利要求中任一项所述的半导体模块装置，其中，
所述第一多个可控半导体元件中的所述可控半导体元件中的每个包括IGBT、MOSFET、JFET、或HEMT中的至少一个，并且
所述第二多个可控半导体元件中的所述可控半导体元件中的每个包括IGBT、MOSFET、JFET、或HEMT中的至少一个。
18.一种半导体模块装置，包括：
壳体；
布置在所述壳体内部的第一半导体衬底；
布置在所述壳体内部的第二半导体衬底；
第一多个可控半导体元件；以及
第二多个可控半导体元件，其中，
所述第一多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在所述半导体模块装置的操作期间，所述第一多个可控半导体元件中的每个可控半导体元件达到其最大允许温度，
所述第二多个可控半导体元件中的每个可控半导体元件具有最大允许温度，其中，在所述半导体模块装置的操作期间，所述第二多个可控半导体元件中的每个可控半导体元件未达到其最大允许温度，
所述第一多个可控半导体元件的至少第一子组布置在所述第一半导体衬底上，并且
所述第二多个可控半导体元件的至少第一子组布置在所述第二半导体衬底上。
19.根据权利要求18所述的半导体模块装置，其中，可控半导体元件的所述最大允许温度是所述可控半导体元件的数据表中所定义的最大操作温度，所述可控半导体元件能够安全操作直到所述最大操作温度，并且其中，超过所述最大允许温度能够引起相应的所述可控半导体元件的热破坏。
CN202010786635.4A 2019-08-07 2020-08-07 半导体模块装置 Pending CN112349657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19190491.1A EP3772750A1 (en) 2019-08-07 2019-08-07 Semiconductor module arrangement
EP19190491.1 2019-08-07

Publications (1)

Publication Number Publication Date
CN112349657A true CN112349657A (zh) 2021-02-09

Family

ID=67620256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010786635.4A Pending CN112349657A (zh) 2019-08-07 2020-08-07 半导体模块装置

Country Status (3)

Country Link
US (1) US11942452B2 (zh)
EP (1) EP3772750A1 (zh)
CN (1) CN112349657A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587856B2 (en) * 2017-03-15 2023-02-21 Abb Schweiz Ag Solid state switching device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1775769A1 (de) * 2005-10-21 2007-04-18 Semikron Elektronik GmbH &amp; Co. KG Patentabteilung Leistungshalbleitermodul
US20100127371A1 (en) * 2008-11-26 2010-05-27 Infineon Technologies Ag Power semiconductor module with segmented base plate
US20100284155A1 (en) * 2009-05-11 2010-11-11 Infineon Technologies Ag Power Semiconductor Module Including Substrates Spaced from Each Other
US20120307540A1 (en) * 2010-02-05 2012-12-06 Masaki Tagome Power conversion device
CN103563075A (zh) * 2011-06-16 2014-02-05 富士电机株式会社 半导体单元及使用该单元的半导体器件
JP2014179547A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
DE102013210146A1 (de) * 2013-05-31 2014-12-04 Infineon Technologies Ag Leistungshalbleitermodulanordnung
WO2018130432A1 (en) * 2017-01-12 2018-07-19 Danfoss Silicon Power Gmbh Power module with improved current distribution
CN110098159A (zh) * 2018-01-30 2019-08-06 英飞凌科技股份有限公司 功率半导体模块装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125784A1 (ja) * 2010-03-31 2011-10-13 株式会社 東芝 電気車制御装置
JP6102297B2 (ja) * 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
US9231565B2 (en) * 2013-05-14 2016-01-05 Infineon Technologies Austria Ag Circuit with a plurality of bipolar transistors and method for controlling such a circuit
US11063531B2 (en) * 2014-02-14 2021-07-13 Wisconsin Alumni Research Foundation Series connected DC input inverters
JP6137138B2 (ja) * 2014-11-21 2017-05-31 トヨタ自動車株式会社 半田劣化情報生成装置
CN204905246U (zh) * 2015-04-14 2015-12-23 Abb技术有限公司 功率转换模块
US9746889B2 (en) * 2015-05-11 2017-08-29 Qualcomm Incorporated Package-on-package (PoP) device comprising bi-directional thermal electric cooler

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1775769A1 (de) * 2005-10-21 2007-04-18 Semikron Elektronik GmbH &amp; Co. KG Patentabteilung Leistungshalbleitermodul
US20100127371A1 (en) * 2008-11-26 2010-05-27 Infineon Technologies Ag Power semiconductor module with segmented base plate
US20100284155A1 (en) * 2009-05-11 2010-11-11 Infineon Technologies Ag Power Semiconductor Module Including Substrates Spaced from Each Other
US20120307540A1 (en) * 2010-02-05 2012-12-06 Masaki Tagome Power conversion device
CN103563075A (zh) * 2011-06-16 2014-02-05 富士电机株式会社 半导体单元及使用该单元的半导体器件
JP2014179547A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
DE102013210146A1 (de) * 2013-05-31 2014-12-04 Infineon Technologies Ag Leistungshalbleitermodulanordnung
WO2018130432A1 (en) * 2017-01-12 2018-07-19 Danfoss Silicon Power Gmbh Power module with improved current distribution
CN110098159A (zh) * 2018-01-30 2019-08-06 英飞凌科技股份有限公司 功率半导体模块装置及其制造方法

Also Published As

Publication number Publication date
US11942452B2 (en) 2024-03-26
US20210043605A1 (en) 2021-02-11
EP3772750A1 (en) 2021-02-10

Similar Documents

Publication Publication Date Title
US8987777B2 (en) Stacked half-bridge power module
JP6147256B2 (ja) 電力用半導体モジュール
KR101998424B1 (ko) 반도체 모듈
US11605613B2 (en) Semiconductor device
JP6750620B2 (ja) 半導体モジュール
JP2013069782A (ja) 半導体装置
US20230187431A1 (en) Semiconductor module
US10916531B2 (en) Semiconductor module
US11538725B2 (en) Semiconductor module arrangement
US11107739B2 (en) Power semiconductor module arrangement
US11942452B2 (en) Semiconductor module arrangement
US11469164B2 (en) Space efficient and low parasitic half bridge
EP3748851B1 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
US11527456B2 (en) Power module with organic layers
CN113748509B (zh) 半导体装置
US11398768B2 (en) Semiconductor module arrangement with fast switching, reduced losses, and low voltage overshoot and method for operating the same
JP7069885B2 (ja) 半導体装置
WO2021199261A1 (ja) 部品モジュール
JP2016201442A (ja) 半導体装置及び三端子コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination