JP2014179547A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2014179547A
JP2014179547A JP2013053873A JP2013053873A JP2014179547A JP 2014179547 A JP2014179547 A JP 2014179547A JP 2013053873 A JP2013053873 A JP 2013053873A JP 2013053873 A JP2013053873 A JP 2013053873A JP 2014179547 A JP2014179547 A JP 2014179547A
Authority
JP
Japan
Prior art keywords
diode
conductor
circuit component
main electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013053873A
Other languages
English (en)
Inventor
Tomohiro Iguchi
知洋 井口
Masayuki Uchida
雅之 内田
Daisuke Hiratsuka
大祐 平塚
Masako Fukumitsu
昌子 福満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013053873A priority Critical patent/JP2014179547A/ja
Priority to US14/027,766 priority patent/US9202757B2/en
Priority to CN201410059241.3A priority patent/CN104051445A/zh
Publication of JP2014179547A publication Critical patent/JP2014179547A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】高生産性の半導体モジュール及びその製造方法を提供する。
【解決手段】
実施形態によれば、第１回路部品と、第２回路部品と、第３回路部品と、を含む半導体モジュールが提供される。第１回路部品は、第１スイッチング素子と第１ダイオードとを含む。第２回路部品は、第２スイッチング素子と第２ダイオードとを含む。前記第２回路部品は、前記第１スイッチング素子から前記第１ダイオードに向かう第１方向と交差する第２方向において前記第１回路部品と離間する。前記第２スイッチング素子から前記第２ダイオードに向かう方向は、前記第１方向と同じ方向である。前記第１回路部品と前記第３回路部品との間に前記第２回路部品が配置される。第３回路部品は、第３スイッチング素子と第３ダイオードとを含む。前記第３スイッチング素子から前記第３ダイオードに向かう方向は、前記第１方向とは逆の方向である。
【選択図】図１

Description

本発明の実施形態は、半導体モジュール及びその製造方法に関する。
各種用途のインバータ装置のような半導体モジュールにおいて、高効率及び高信頼性であるとともに、より小型であることが期待されている。さらに、半導体モジュールにおいて、高い生産性が求められる。
特開２００１−１１０９８４号公報
本発明の実施形態は、生産性の高い半導体モジュール及びその製造方法を提供する。
本発明の実施形態によれば、第１回路部品と、第２回路部品と、第３回路部品と、を含む半導体モジュールが提供される。前記第１回路部品は、第１基板と、第１導電層と、第１スイッチング素子と、第１ダイオードと、を含む。前記第１導電層は、前記第１基板の上に設けられる。前記第１導電層は、第１素子搭載部を含む。前記第１スイッチング素子は、前記第１素子搭載部上に設けられる。前記第１ダイオードは、前記第１素子搭載部上に設けられる。前記第２回路部品は、前記第１スイッチング素子から前記第１ダイオードに向かう第１方向と交差する第２方向において前記第１回路部品と離間する。前記第２回路部品は、第２基板と、第２導電層と、第２スイッチング素子と、第２ダイオードと、を含む。前記第２導電層は、前記第２基板の上に設けられる。前記第２導電層は、第２素子搭載部を含む。前記第２スイッチング素子は、前記第２素子搭載部上に設けられる。前記第２ダイオードは、前記第２素子搭載部上に設けられる。前記第２スイッチング素子から前記第２ダイオードに向かう方向は、前記第１方向と同じ方向である。前記第１回路部品と前記第３回路部品との間に前記第２回路部品が配置される。前記第３回路部品は、第３基板と、第３導電層と、第３スイッチング素子と、第３ダイオードと、を含む。前記第３導電層は、前記第３基板の上に設けられる。前記第３導電層は、第３素子搭載を含む。前記第３スイッチング素子は、前記第３素子搭載部上に設けられる。前記第３ダイオードは、前記第３素子搭載部上に設けられる。前記第３スイッチング素子から前記第３ダイオードに向かう方向は、前記第１方向とは逆の方向である。
第１の実施形態に係る半導体モジュールを示す模式的斜視図である。 第１の実施形態に係る半導体モジュールを示す模式的分解斜視図である。 第１の実施形態に係る半導体モジュールを示す模式的平面図である。 第１の実施形態に係る半導体モジュールを示す模式的側面図である。 第１の実施形態に係る半導体モジュールを示す斜視図である。 図６（ａ）〜図６（ｃ）は、第１の実施形態に係る実装基板を示す斜視図である。 第２の実施形態に係る半導体モジュールの製造方法を示すフロー図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
本実施形態に係る半導体モジュールは、例えば、インバータ装置等の電力変換装置に用いる半導体モジュールを含む。
図１は、第１の実施形態に係る半導体モジュールを例示する模式的斜視図である。図２は、第１の実施形態に係る半導体モジュールを例示する模式的分解斜視図である。図３は、第１の実施形態に係る半導体モジュールを示す模式的平面図である。図４は、第１の実施形態に係る半導体モジュールを示す模式的側面図である。図５は、第１の実施形態に係る半導体モジュールを例示する斜視図である。図６（ａ）〜図６（ｃ）は、第１の実施形態に係る実装基板を例示する斜視図である。
図１〜図３は、半導体モジュール１０の例を表している。これらの図に例示する半導体モジュール１０では、３つの第１実装基板２６ａＡ〜２６ａＣと、３つの第２実装基板２６ｂＡ〜２６ｂＣと、が設けられている。
図１〜図３に示すように、半導体モジュール１０は、ベースとして機能する矩形状の放熱板２４を含む。半導体モジュール１０は、放熱板の上面、すなわち、設置面の上に配置された複数の第１実装基板２６ａＡ、２６ａＢ、２６ａＣ（回路部品）、及び、複数の第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣ（回路部品）をさらに含む。半導体モジュール１０は、複数の第１実装基板２６ａＡ、２６ａＢ、２６ａＣ上に実装された第１半導体素子としてのスイッチング素子１９１Ａ、１９１Ｂ、１９１Ｃ、及び、ダイオード２０１Ａ、２０１Ｂ、２０１Ｃをさらに含む。半導体モジュール１０は、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣ上に実装された第２半導体素子としてのスイッチング素子１９２Ａ、１９２Ｂ、１９２Ｃ、及び、ダイオード２０２Ａ、２０２Ｂ、２０２Ｃをさらに含む。半導体モジュール１０は、第１導体２７（例えば正極側導体）と、第２導体２８（例えば負極側導体）と、出力導体２９と、樹脂ケース５２と、絶縁板５３と、接続配線（接続導体）用のボンディングワイヤ３１と、をさらに含む。
本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入される状態も含む。
放熱板２４には、例えば、銅や金属メッキを施したセラミック材などが用いられる。第１実装基板２６ａＡ、２６ａＢ、２６ａＣ、及び、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣは、例えば、セラミック等の絶縁性の基板の表裏両面に銅などの金属回路パターンを直接接合して形成されている。放熱板２４は、例えば、長辺と、長辺よりも短い短辺と、を有する。放熱板２４は、正方形であってもよい。第１実装基板２６ａＡ、２６ａＢ、２６ａＣ、及び、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣは、ハンダなどを用いて放熱板２４上に接合され、例えば、放熱板２４の辺（例えば長辺）に沿う方向に並んで配置されている。
放熱板２４（ベース）から第１実装基板２６ａＡ〜２６ａＣ及び第２実装基板２６ｂＡ〜２６ｂＣに向かう方向を積層方向（Ｚ軸方向）とする。Ｚ軸方向と直交する１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向と直交する方向をＹ軸方向とする。
第１実装基板２６ａＡ、２６ａＢ、２６ａＣの回路パターン１０１Ａ〜１０１Ｃ（導電層）上に、スイッチング素子１９１Ａ〜１９１Ｃ、及び、ダイオード２０１Ａ〜２０１Ｃが実装され、スイッチング素子１９１Ａ〜１９１Ｃ、及び、ダイオード２０１Ａ〜２０１Ｃが、それぞれの上面電極とワイヤで接続された第１実装基板２６ａＡ、２６ａＢ、２６ａＣの回路パターン１０１Ａ、１０１Ｂ、１０１Ｃを介して、互いに並列に接続され、インバータ回路の正極側が形成される。第１実装基板２６ａＡ、２６ａＢ、２６ａＣ、スイッチング素子１９１Ａ〜１９１Ｃ、及び、ダイオード２０１Ａ〜２０１Ｃにより、駆動信号入力部が形成される。
第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣの回路パターン１０２Ａ〜１０２Ｃ（導電層）上に、スイッチング素子１９２Ａ〜１９２Ｃ、及び、ダイオード２０２Ａ〜２０２Ｃが実装され、スイッチング素子１９２Ａ〜１９２Ｃ、及び、ダイオード２０２Ａ〜２０２Ｃが、それぞれの上面電極と接続された第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣの回路パターン１０２Ａ、１０２Ｂ、１０２Ｃを介して、互いに並列に接続され、インバータ回路の負極側が形成される。第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣ、スイッチング素子１９２Ａ〜１９２Ｃ、及び、ダイオード２０２Ａ〜２０２Ｃにより、駆動信号入力部が形成される。
第１回路部品は、例えば、第１実装基板２６ａＡに対応する。第２回路部品は、例えば、第１実装基板２６ａＢに対応する。第３回路部品は、例えば、第２実装基板２６ｂＡに対応する。
第１回路部品、第２回路部品、及び第３回路部品のそれぞれの構造の例について、図６（ａ）〜図６（ｃ）を参照して説明する。
図６（ａ）は、第１回路部品（例えば、第１実装基板２６ａＡ）の例を表している。第１回路部品は、例えば、第１基板６１、第１導電層７１(例えば、回路パターン１０１Ａ）、第１スイッチング素子（例えば、スイッチング素子１９１Ａ）、及び、第１ダイオード（例えば、ダイオード２０１Ａ）を含んでいる。
第１基板６１は、例えば、絶縁性を有している。第１導電層７１は、例えば、第１基板６１の上に設けられる。第１導電層７１は、例えば、第１素子搭載部７１ａと、第１主電極用導電部７１ｂと、第１制御電極用導電部７１ｃと、を含む。
第１素子搭載部７１ａの少なくとも一部、第１主電極用導電部７１ｂの少なくとも一部、及び、第１制御電極用導電部７１ｃの少なくとも一部は、例えば、後述する電気特性検査においてプローブ１０４を接触させるプローブスペースとして機能する。
第１スイッチング素子は、例えば、第１素子搭載部７１ａの上に設けられる。第１ダイオードは、例えば、第１素子搭載部７１ａの上に設けられる。第１スイッチング素子から第１ダイオードに向かう方向は、例えば、第１方向である。この例では、第１方向は、Ｘ軸方向である。
第１スイッチング素子は、例えば、第１素子部８１と、第１主電極１１１と、第１制御電極１２１と、を含む。第１主電極１１１は、例えば、第１素子部８１の上面に設けられる。第１制御電極１２１は、例えば、第１素子部８１の上面に設けられる。第１制御電極１２１は、例えば、前記第１主電極１１１と離間する。
第１主電極１１１は、例えば、第１主電極用導電部７１ｂと電気的に接続される。第１主電極１１１と第１主電極用導電部７１ｂとは、例えば、第１主ワイヤ１７１によって接続される。第１制御電極１２１は、例えば、第１制御電極用導電部７１ｃと電気的に接続される。第１制御電極１２１と第１制御電極用導電部７１ｃとは、例えば、第１制御ワイヤ１８２によって接続される。
第１主ワイヤ１７１及び第１制御ワイヤ１８１には、例えば、ボンディングワイヤ３１を用いることができる。
第１スイッチング素子は、例えば、第１素子下面電極１４１をさらに含む。第１素子下面電極１４１は、例えば、第１スイッチング素子の下面に設けられる。第１スイッチング素子の下面は、例えば、第１スイッチング素子の上面と反対側の面である。
第１ダイオードは、例えば、第１ダイオード素子部９１と、第１ダイオード上面電極１３１と、を含む。第１ダイオード上面電極１３１は、例えば、第１ダイオード素子部９１の上面に設けられる。第１ダイオード上面電極１３１は、例えば、第１主電極１１１及び第１主電極用導電部７１ｂと、例えば、第１主ワイヤ１７１によって電気的に接続される。
第１ダイオードは、例えば、第１ダイオード下面電極１５１をさらに含む。第１ダイオード下面電極１５１は、例えば、第１ダイオードの下面に設けられる。第１ダイオードの下面は、例えば、第１ダイオードの上面と反対側の面である。
第１主電極１１１、第１制御電極１２１及び第１ダイオード上面電極１３１は、例えば、上面電極である。
図６（ａ）に表したように、第１基板６１の第２方向に沿う長さ（第１基板６１の幅）ｄ１は、第１スイッチング素子（第１素子部８１）の第２方向に沿う長さ（第１スイッチング素子の幅）の２倍未満である。この長さｄ１は、また、第１ダイオード（第１ダイオード素子部９１）の第２方向に沿う長さ（第１ダイオードの幅）の２倍未満である。
すなわち、第１基板６１の上には、例えば、１つのスイッチング素子と、１つのダイオードと、のみが設けられる。これにより、第１基板６１を小型化することができる。第１基板６１が大きいと、例えば、第１基板６１の線膨張などによって、第１基板６２の上に設けられた第１導電層７１等が剥離する場合がある。第１基板６１を小型化することによって、信頼性を高めることができる。
図６（ｂ）は、第２回路部品（例えば、第１実装基板２６ａＢ）の例を表している。第２回路部品は、例えば、第２基板６２、第２導電層７２（例えば、回路パターン１０１Ｂ）、第２スイッチング素子（例えば、スイッチング素子１９１Ｂ）、及び、第２ダイオード（例えば、ダイオード２０１Ｂ）を含んでいる。第２回路部品は、例えば、第１方向と交差する第２方向（例えば、Ｙ軸方向）に第１回路部品と離間する。
第２基板６２は、例えば、絶縁性を有している。第２導電層７２は、例えば、第２基板６２の上に設けられる。第２導電層７２は、例えば、第２素子搭載部７２ａと、第２主電極用導電部７２ｂと、第２制御電極用導電部７２ｃと、を含む。
第２素子搭載部７２ａの少なくとも一部、第２主電極用導電部７２ｂの少なくとも一部、及び、第２制御電極用導電部７２ｃの少なくとも一部も、例えば、後述する電気特性検査においてプローブ１０４を接触させるプローブスペースとして機能する。
第２スイッチング素子は、例えば、第２素子搭載部７２ａの上に設けられる。第２ダイオードは、例えば、第２素子搭載部７２ａの上に設けられる。第２スイッチング素子から第２ダイオードに向かう方向は、第１スイッチング素子から第１ダイオードに向かう方向と同じである。第２スイッチング素子から第２ダイオードに向かう方向は、例えば、第１方向（例えば、Ｘ軸方向）である。
第２スイッチング素子は、例えば、第２素子部８２と、第２主電極１１２と、第２制御電極１２２と、を含む。第２主電極１１２は、例えば、第２素子部８２の上面に設けられる。第２制御電極１２２は、例えば、第２素子部８１の上面に設けられる。第２制御電極１２２は、例えば、前記第２主電極１１２と離間する。
第２主電極１１２は、例えば、第２主電極用導電部７２ｂと電気的に接続される。第２主電極１１２と第２主電極用導電部７２ｂとは、例えば、第２主ワイヤ１７２によって接続される。第２制御電極１２２は、例えば、第２制御電極用導電部７２ｃと電気的に接続される。第２制御電極１２２と第２制御電極用導電部７２ｃとは、例えば、第２制御ワイヤ１８２によって接続される。
第２主ワイヤ１７２及び第２制御ワイヤ１８２には、例えば、ボンディングワイヤ３１を用いることができる。
第２スイッチング素子は、例えば、第２素子下面電極１４２をさらに含む。第２素子下面電極１４２は、例えば、第２スイッチング素子の下面に設けられる。第２スイッチング素子の下面は、例えば、第２スイッチング素子の上面と反対側の面である。
第２ダイオードは、例えば、第２ダイオード素子部９２と、第２ダイオード上面電極１３２と、を含む。第２ダイオード上面電極１３２は、例えば、第２ダイオード素子部９２の上面に設けられる。第２ダイオード上面電極１３２は、例えば、第２主電極１１２及び第２主電極用導電部７２ｂと、例えば、第２主ワイヤ１７２によって電気的に接続される。
第２ダイオードは、例えば、第２ダイオード下面電極１５２をさらに含む。第２ダイオード下面電極１５２は、例えば、第２ダイオードの下面に設けられる。第２ダイオードの下面は、例えば、第２ダイオードの上面と反対側の面である。
第２主電極１１２、第２制御電極１２２及び第２ダイオード上面電極１３２は、例えば、上面電極である。
図６（ｂ）に表したように、第２基板６２の第２方向に沿う長さ（第２基板６２の幅）ｄ２は、第２スイッチング素子（第２素子部８２）の第２方向に沿う長さ（第２スイッチング素子の幅）の２倍未満である。この長さｄ２は、また、第２ダイオード（第２ダイオード素子部９２）の第２方向に沿う長さ（第２ダイオードの幅）の２倍未満である。
すなわち、第２基板６２の上にも、例えば、１つのスイッチング素子と、１つのダイオードと、のみが設けられる。これにより、第２基板６２を小型化することができ、信頼性を高めることができる。
図６（ｃ）は、第３回路部品（例えば、第２実装基板２６ｂＡ）の例を表している。第３回路部品は、例えば、第３基板６３、第３導電層７３(例えば、回路パターン１０２Ａ）、第３スイッチング素子（例えば、スイッチング素子１９２Ａ）、及び、第３ダイオード（例えば、ダイオード２０２Ａ）を含んでいる。例えば、第１回路部品と第３回路部品との間に、第２回路部品が設けられる。
第３基板６３は、例えば、絶縁性を有している。第３導電層７３は、例えば、第３基板６３の上に設けられる。第３導電層７３は、例えば、第３素子搭載部７３ａと、第３主電極用導電部７３ｂと、第３制御電極用導電部７３ｃと、を含む。
第３素子搭載部７３ａの少なくとも一部、第３主電極用導電部７３ｂの少なくとも一部、及び、第３制御電極用導電部７３ｃの少なくとも一部も、例えば、後述する電気特性検査においてプローブ１０４を接触させるプローブスペースとして機能する。
第３スイッチング素子は、例えば、第３素子搭載部７３ａの上に設けられる。第３ダイオードは、例えば、第３素子搭載部７３ａの上に設けられる。第３スイッチング素子から第３ダイオードに向かう方向は、例えば、第１方向とは逆の方向（例えば、−Ｘ軸方向）である。
第３スイッチング素子は、例えば、第３素子部８３と、第３主電極１１３と、第３制御電極１２３と、を含む。第３主電極１１３は、例えば、第３素子部８３の上面に設けられる。第３制御電極１２３は、例えば、第３素子部８３の上面に設けられる。第３制御電極１２３は、例えば、前記第３主電極１１３と離間する。
第３主電極１１３は、例えば、第３主電極用導電部７３ｂと電気的に接続される。第３主電極１１３と第３主電極用導電部７３ｂとは、例えば、第３主ワイヤ１７３によって接続される。第３制御電極１２３は、例えば、第３制御電極用導電部７３ｃと電気的に接続される。第３制御電極１２３と第３制御電極用導電部７３ｃとは、例えば、第３制御ワイヤ１８３によって接続される。
第３主ワイヤ１７３及び第３制御ワイヤ１８３には、例えば、ボンディングワイヤ３１を用いることができる。
第３スイッチング素子は、例えば、第３素子下面電極１４３をさらに含む。第２素子下面電極１４３は、例えば、第３スイッチング素子の下面に設けられる。第３スイッチング素子の下面は、例えば、第３スイッチング素子の上面と反対側の面である。
第３ダイオードは、例えば、第３ダイオード素子部９３と、第３ダイオード上面電極１３３と、を含む。第３ダイオード上面電極１３３は、例えば、第３ダイオード素子部９３の上面に設けられる。第３ダイオード上面電極１３３は、例えば、第３主電極１１３及び第３主電極用導電部７３ｂと、例えば、第３主ワイヤ１７３によって電気的に接続される。
第３ダイオードは、例えば、第３ダイオード下面電極１５３をさらに含む。第３ダイオード下面電極１５３は、例えば、第３ダイオードの下面に設けられる。第３ダイオードの下面は、例えば、第３ダイオードの上面と反対側の面である。
第３主電極１１３、第３制御電極１２３及び第３ダイオード上面電極１３３は、例えば、上面電極である。
図６（ｃ）に表したように、第３基板６３の第２方向に沿う長さ（第３基板６３の幅）ｄ３は、第３スイッチング素子（第３素子部８３）の第２方向に沿う長さ（第３スイッチング素子の幅）の２倍未満である。この長さｄ３は、また、第３ダイオード（第３ダイオード素子部９３）の第２方向に沿う長さ（第３ダイオードの幅）の２倍未満である。
すなわち、第３基板６３の上にも、例えば、１つのスイッチング素子と、１つのダイオードと、のみが設けられる。これにより、第３基板６３を小型化することができ、信頼性を高めることができる。
第１回路部品、第２回路部品及び第３回路部品は、例えば、絶縁性のベース（例えば、放熱板２４）の設置面の上に設けられる。
図１〜図５に示すように、樹脂ケース５２は、矩形枠形状に形成されている。樹脂ケース５２は、放熱板２４に対応した大きさの矩形状の底面部５２ａと、底面部５２ａの周囲に立設された枠状の側壁５２ｂと、側壁５２ｂの一方の短辺側から、長辺に沿う方向において外側に突出する２つの端子支持部５２ｃと、側壁５２ｂの他方の短辺側から、長辺に沿う方向において外側に突出する２つの端子支持部５２ｄと、を一体に有し、底面部５２ａには、矩形状の開口５５が形成されている。そして、樹脂ケース５２は、その底面部５２ａが放熱板２４の上面に接着固定されている。この際、第１実装基板２６ａＡ、２６ａＢ、２６ａＣ、及び、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣは、樹脂ケース５２の開口５５内に位置し、樹脂ケース５２内に露出している。
樹脂ケース５２の底面部５２ａには多数の位置決めピン５４が立設されている。これらの位置決めピン５４は、底面部５２ａ上で、長辺に沿う方向の２つの側壁５２ｂに沿って、所定の間隔で並んで配置されている。
例えば、図２に示すように、第１導体２７は、細長い帯状の板材で形成され、長辺に沿う方向の一端は正極端子３８に連結されている。ここでは、第１導体２７及び正極端子３８は、金属板により一体に形成され、または、絶縁体の表面を金属メッキすることにより一体に形成されている。すなわち、第１導体２７は、細長い帯状の金属板により形成され、細長い平坦な第１平板領域２７ａと、第１平板領域２７ａの一端から折曲げ部を介して湾曲して延出する湾曲領域と、湾曲領域から折曲げ部を介して延出する第２平板領域２７ｃと、を有し、この第２平板領域２７ｃは、正極端子３８を形成している。正極端子３８は、第１平板領域２７ａよりも一段高く、かつ、第１平板領域２７ａとほぼ平行に延びている。
第１導体２７は、正極端子３８から第１実装基板２６ａＡ、２６ａＢ、２６ａＣの回路パターン１０１Ａ〜１０１Ｃまで電力を供給するための、内部配線の役割を担っている。第１導体２７の第１平板領域２７ａには複数の位置決め孔２７ｄが形成され、これらの位置決め孔２７ｄは、第１平板領域２７ａの長辺に沿う方向において、所定の間隔で並んでいる。
第１導体２７の第１平板領域２７ａは、その位置決め孔２７ｄに樹脂ケース５２側の位置決めピン５４を挿通することにより、樹脂ケース５２に対して所定位置に位置決めされた状態で、底面部５２ａ上に取り付けられている。第１導体２７の第１平板領域２７ａは、長辺に沿う一方の側壁５２ｂに沿って延び、第１実装基板２６ａＡ、〜２６ａＣ、及び、第２実装基板２６ｂＡ、〜２６ｂＣの側方に隣接して位置している。第１導体２７の湾曲領域は、樹脂ケース５２の短辺に沿う側壁５２ｂに沿って延び、更に、第２平板領域２７ｃ、つまり、正極端子３８は端子支持部５２ｃ上に保持されている。
第２導体２８は、細長い帯状の板材で形成され、長辺に沿う方向の一端は負極端子３９に連結されている。第２導体２８及び負極端子３９は、金属板により一体に形成され、または、絶縁体の表面を金属メッキすることにより一体に形成されている。第２導体２８は、細長い帯状の金属板により形成され、細長い平坦な第１平板領域２８ａと、第１平板領域の一端から折曲げ部を介して湾曲して延出する湾曲領域と、湾曲領域から折曲げ部を介して延出する第２平板領域２８ｃと、を有し、この第２平板領域は、負極端子３９を形成している。負極端子３９は、第１平板領域２８ａよりも一段高く、かつ、第１平板領域２８ａとほぼ平行に延びている。また、本実施形態において、負極端子３９は、正極端子３８とほぼ同一平面上に位置するように形成されている。
第２導体２８により、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣに実装されたスイッチング素子及びダイオードの上面電極と接続された第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣの回路パターン１０２Ａ、１０２Ｂ、１０２Ｃから、負極端子３９までの、内部配線が形成される。第２導体２８の第１平板領域２８ａには複数の位置決め孔２８ｄが形成され、これらの位置決め孔２８ｄは、第１平板領域２８ａの長辺に沿う方向において所定の間隔で並んでいる。
第１導体２７及び第２導体２８はほぼ同一の幅に形成され、また、第２導体２８の第１平板領域２８ａは、第１導体２７の第１平板領域２７ａよりも長さが短く形成されている。そして、第２導体２８の第１平板領域２８ａは、その位置決め孔２８ｄに樹脂ケース５２側の位置決めピン５４を挿通することにより、樹脂ケース５２に対して所定位置に位置決めされた状態で、第１導体２７の第１平板領域２７ａに重ねて取り付けられている。
第２導体２８の第１平板領域２８ａは、長辺に沿う一方の側壁５２ｂに沿って延び、第１実装基板２６ａＡ、２６ａＢ、２６ａＣ、及び、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣの側方に位置している。第２導体２８の湾曲領域は、樹脂ケース５２の短辺に沿う側壁５２ｂに沿って延び、更に、第２平板領域２８ｃ、つまり、正極端子３８は端子支持部５２ｃ上に保持されている。この際、第２導体２８の湾曲領域は、第１導体２７の湾曲領域と、離間して並ぶ。
絶縁部材としての絶縁板５３は細長い帯状に形成され、第２導体２８の第１平板領域２８ａとほぼ同一の長さを有している。絶縁板５３には複数の位置決め孔５３ａが形成され、これらの位置決め孔５３ａは、長辺に沿う方向において、所定の間隔で並んでいる。そして、絶縁板５３は、その位置決め孔５３ａに樹脂ケース５２側の位置決めピン５４を挿通することにより、樹脂ケース５２に対して所定位置に位置決めされた状態で、第１導体２７の第１平板領域２７ａに重ねて配置されている。これにより、絶縁板５３は、第１導体２７の第１平板領域２７ａと第２導体２８の第１平板領域２８ａとの間に配置され、これらを絶縁している。
第１導体２７の第１平板領域２７ａは第２導体２８の第１平板領域２７ａよりも長く形成されている。第１導体２７の第１平板領域２７ａの先端部（一端部）は、第１導体２７、絶縁板５３及び第２導体２８による積層部から突出し、第１実装基板２６ａＡ〜２７ａＣの一側に沿って延びている。
出力導体２９は、細長い帯状の板材で形成され、長辺に沿う方向の一端は一対の出力端子４０に連結されている。実施形態では、出力導体２９及び出力端子４０は、金属板により一体に形成され、または、絶縁体の表面を金属メッキすることにより一体に形成されている。出力導体２９は、細長い帯状の金属板により形成され、細長い平坦な第１平板領域２９ａと、第１平板領域２９ａの一端から折曲げ部を介して湾曲して延出する湾曲領域と、湾曲領域から折曲げ部を介して延出する２つの第２平板領域２９ｃと、を有し、これらの第２平板領域２９ｃは、出力端子４０を形成している。出力端子４０は、第１平板領域２９ａよりも一段高く、かつ、第１平板領域２９ａとほぼ平行に延びている。
出力導体２９は、第１実装基板２６ａＡ、２６ａＢ、２６ａＣ上のスイッチング素子１９１Ａ〜１９１Ｃ、及び、ダイオード２０１Ａ〜２０１Ｃの上面電極と接続された第１実装基板２６ａＡ、２６ａＢ、２６ａＣの回路パターン１０１Ａ、１０１Ｂ、１０１Ｃから第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣの回路パターン１０２Ａ〜１０２Ｃへの内部配線を形成するとともに、出力端子４０への配線経路を形成する。出力導体２９の第１平板領域２９ａには複数の位置決め孔２９ｄが形成され、これらの位置決め孔２９ｄは、第１平板領域２９ａの長辺に沿う方向において所定の間隔で並んでいる。
出力導体２９の第１平板領域２９ａは、その位置決め孔２９ｄに樹脂ケース５２側の位置決めピン５４を挿通することにより、樹脂ケース５２に対して所定位置に位置決めされた状態で、底面部５２ａ上に取り付けられている。出力導体２９の第１平板領域２９ａは、長辺に沿う他方の側壁５２ｂに沿って延び、第１実装基板２６ａＡ〜２６ａＣ、及び、第２実装基板２６ｂＡ〜２６ｂＣの側方に位置している。また、出力導体２９の第１平板領域２９ａは、第１導体２７及び第２導体２８の第１平板領域２７ａ、２８ａの積層体に対して、第１実装基板２６ａＡ、２６ａＢ、２６ａＣ、及び、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣを間に挟んで、反対側に配置されている。出力導体２９の湾曲領域は樹脂ケース５２の短辺に沿って延びる。一対の出力端子４０は、端子支持部５２ｄ上に保持されている。
第１導体２７は、例えば、第２方向（例えば、Ｙ軸方向）に延びる。第２導体２８は、例えば、第２方向に延びる。第２導体２８の少なくとも一部は、第１方向及び第２方向と交差する積層方向（例えばＺ軸方向）において、第１導体２７と重なる。絶縁部材は、例えば、絶縁板５３である。絶縁部材は、例えば、第１導体２７と、第２導体２８のうちの第１導体２７と重なる少なくとも一部と、の間に設けられる。
第３導体は、例えば、出力導体２９である。第３導体は、例えば、第２方向（例えば、Ｙ軸方向）に延びる。第３導体は、例えば、第１導体２７、第２導体２８及び絶縁部材と第１方向において離間する。
第１導体２７、第２導体２８及び絶縁部材と、第３導体と、の間に、第１回路部品、第２回路部品及び第３回路部品が配置される。
第１導体２７は、例えば、第１素子搭載部７１ａ及び第２素子搭載部７２ａと電気的に接続される。第２導体２８は、例えば、第３主電極用導電部７３ｂと電気的に接続される。第３導体（例えば、出力導体２９）は、例えば、第１主電極用導電部７１ｂ、第２主電極用導電部７２ｂ及び第３素子搭載部７３ａと電気的に接続される。
これらの電気的接続には、例えば、後述するボンディングワイヤを用いることができる。
図２及び図４に表したように、樹脂ケース５２の一方の側壁５２ｂにおいて、第１実装基板２６ａの近傍に、ゲート信号入力端子６０ａが取り付けられている。他方の側壁５２ｂにおいて、第２実装基板２６ｂの近傍に、ゲート信号入力端子６０ｂが取り付けられている。さらに、樹脂ケース５２の一方の側壁５２ｂにおいて第１実装基板２６ａの近傍、及び、他方の側壁５２ｂにおいて第２実装基板２６ｂの近傍に、例えば、ソース端子をそれぞれ設けてもよい（いずれも図示しない）。
ゲート信号入力端子６０ａ（第１ゲート信号入力端子）は、例えば、第１制御電極用導電部７１ｃ及び第２制御電極用導電部７２ｃと電気的に接続される。ゲート信号入力端子６０ｂ（第２ゲート信号入力端子）は、例えば、第３制御電極用導電部７３ｃと電気的に接続される。
これらの電気接続にも、例えば、後述するボンディングワイヤを用いることができる。
上記のように樹脂ケース５２の底面部５２ａ上に取り付けられた第１導体２７、第２導体２８、絶縁板５３及び出力導体２９は、位置決めピン５４の突出端を熱などにより変形させることで、固定され、位置決めされる。第１導体２７及び出力導体２９と、放熱板２４とは、絶縁性を有する樹脂ケース５２の底面部５２ａにより絶縁されている。
筐体は、例えば、樹脂ケース５２である。ベース（放熱板２４）の少なくとも一部、第１導体２７、第２導体２８、第３導体（出力導体２９）及び絶縁部材（絶縁板５３）は、例えば、底面部５２ａの上に設けられる。このとき、第１導体２７、第２導体２８及び絶縁部材と、第３導体と、の間に、ベースが設けられる。
筐体（樹脂ケース５２）は、例えば、第１位置決め部材１６１と第２位置決め部材１６２とをさらに含んでいる。第１位置決め部材１６１は、筐体（樹脂ケース５２）の底面部５２ａに立設される。第２位置決め部材１６２は、底面部５２ａに立設される。第２位置決め部材１６２は、例えば、第１位置決め部材１６１と離間する。第１位置決め部材１６１と第２位置決め部材１６２との間に、例えば、ベース（放熱板２４）が設けられる。第１位置決め部材１６１は、例えば、第２方向に沿って複数設けられてもよい。第２位置決め部材１６２は、例えば、第２方向に沿って複数設けられてもよい。
第１導体２７は、例えば、第１貫通孔（例えば、位置決め孔２７ｄ）を有している。第１貫通孔は、例えば、積層方向（例えば、Ｚ軸方向）に、第１導体２７を貫通する。第１貫通孔は、例えば、複数設けられる。
第２導体２８は、例えば、第２貫通孔（例えば、位置決め孔２８ｄ）を有している。第２貫通孔は、例えば、積層方向（例えば、Ｚ軸方向）に、第２導体２８を貫通する。第２貫通孔は、例えば、複数設けられる。
第３導体（出力導体２９）は、例えば、第３貫通孔（例えば、位置決め孔２９ｄ）を有している。第３貫通孔は、例えば、積層方向（例えば、Ｚ軸方向）に、第３導体を貫通する。第３貫通孔は、例えば、複数設けられる。
第１位置決め部材１６１は、例えば、第１貫通孔及び第２貫通孔を貫通する。それによって、例えば、第１導体２７及び第２導体２８が筐体に固定される。第２位置決め部材１６２は、例えば、第３貫通孔を貫通する。それによって、例えば、第３導体が筐体に固定される。
第１位置決め部材１６１及び第２位置決め部材１６２は、例えば、位置決めピン５４である。
図１〜図３に示すように、例えば、各導体に加えて接続導体としてのボンディングワイヤ３１を併用することで、配線経路が完成している。すなわち、第１実装基板２６ａＡ、２６ａＢ、２６ａＣ上に実装されているスイッチング素子１９１Ａ〜１９１Ｃは、例えば、ボンディングワイヤ３１により、ダイオード２０１Ａ〜２０１Ｃ、第１実装基板２６ａＡ、２６ａＢ、２６ａＣの回路パターン１０１Ａ、１０１Ｂ、１０１Ｃ、及び、出力導体２９の第１平板領域２９ａと電気的に接続されている。第１実装基板２６ａＡ、２６ａＢ、２６ａＣの回路パターンは、例えば、ボンディングワイヤ３１により、第１導体２７の第１平板領域２７ａの突出端部と電気的に接続されている。
図３に表したように、第１素子搭載部７１ａと第１導体２７とは、例えば、第１接続ワイヤ１１によって接続される。第１主電極用導電部７１ｂと第３導体（出力導体２９）とは、例えば、第２接続ワイヤ１２によって接続される。
第２素子搭載部７２ａと第１導体２７とは、例えば、第３接続ワイヤ１３によって接続される。第２主電極用導電部７１ｂと第３導体（出力導体２９）とは、例えば、第４接続ワイヤ１４によって接続される。
第１素子搭載部７３ａと第３導体（出力導体２９）とは、例えば、第５接続ワイヤ１５によって接続される。第３主電極用導電部７３ｂと第２導体２８とは、例えば、第６接続ワイヤ１６によって接続される。
第１接続ワイヤ１１〜第６接続ワイヤ１６には、例えば、ボンディングワイヤ３１を用いることができる。
ゲート信号入力端子６０ａ及びソース端子は、例えば、それぞれボンディングワイヤ３１により第１実装基板２６ａＡ、２６ａＢ、２６ａＣ上の回路パターン１０１Ａ〜１０１Ｃに電気的に接続されている。ゲート信号入力端子６０ｂ及びソース端子は、例えば、それぞれボンディングワイヤ３１により第１実装基板２６ａＡ〜２６ａＣ上の回路パターン１０１Ａ〜１０１Ｃに電気的に接続されている。
図３に表したように、第１制御電極用導電部７１ｃとゲート信号入力端子６０ａとは、例えば、第１端子ワイヤ４１によって接続される。第２制御電極用導電部７２ｃとゲート信号入力端子６０ａとは、例えば、第２端子ワイヤ４２によって接続される。第３制御電極用導電部７３ｃとゲート信号入力端子６０ａとは、例えば、第３端子ワイヤ４３によって接続される。
第１端子ワイヤ４１〜第３端子ワイヤ４３には、例えば、ボンディングワイヤ３１を用いることができる。
第２実装基板２６ｂＡ〜２６ｂＣ上に実装されているスイッチング素子１９２Ａ〜１９２Ｃは、ボンディングワイヤ３１により、ダイオード２０２Ａ〜２０２Ｃ、第２実装基板２６ｂＡ、２６ｂＢ、２６ｂＣの回路パターン１０２Ａ、１０２Ｂ、１０２Ｃ、及び、第２導体２８の第１平板領域２８ａと電気的に接続されている。第２実装基板２６ｂＡ〜２６ｂＣの回路パターン１０２Ａ〜１０２Ｃは、ボンディングワイヤ３１により、出力導体２９の第１平板領域２９ａと電気的に接続されている。
なお、図１〜図３において、図面の簡略化のためにボンディングワイヤ３１をそれぞれ３本で示しているが、本数に制限はなく、チップの電流容量等により、適宜ワイヤ本数を増減させることができる。
第１導体２７及び第２導体２８の第１平板領域２７ａ、２８ａを積層しているのに対して、出力導体２９の第１平板領域２９ａはそれらに積層せず、単独で配置している。すなわち、積層する導体の数が３個（３段）から２個（２段）に減少している。そのため、積層部の総厚さが減少した分だけ、ボンディングワイヤ３１（第１〜第６接続ワイヤ）の配線長を小さくすることができる。その結果、ボンディングワイヤ３１の抵抗が小さくなり、素子全体の抵抗を小さくできる。また、インバータモジュールの薄型化が可能となる。
実施形態においては、第１導体２７、第２導体２８及び出力導体２９と、ボンディングワイヤ３１（第１〜第６接続ワイヤ）と、を接続するための、ボンディングヘッドの可動エリアを、容易に確保することができる。特に、第１導体２７の第１平板領域２９ａは、第２導体２８の第１平板領域２９ａより端部を突出させた形状としたため、第１導体２７の突出部（一端部）をワイヤ接続部にすることができる。そのため、第１導体２７と、第２導体２８と、出力導体２９とを、すべて同じ幅にしてもワイヤボンディング接続が可能である。このことから、各導体（第１導体２７、第２導体２８、出力導体２９）及び絶縁板５３の幅を最小限の幅に設定することができ、従来に比べて、モジュール全体の小型化が可能となる。
半導体モジュール１０において、樹脂ケース５２は、第１導体２７、第２導体２８、絶縁板５３及び出力導体２９を保持する導体保持部を形成した略額縁状とした上、放熱板２４に搭載されている。第１導体２７、出力導体２９及び放熱板２４のそれぞれは、いずれも金属であり、または、金属メッキ表面を有している。このため、電気絶縁が行われる。本構成によれば、絶縁部に樹脂ケース５２の一部を利用することができ、専用の絶縁部品が省略できる。その結果、構成が簡素になり、組立の工数を下げることが可能となる。歩留まりが高くなる。
半導体モジュール１０によれば、第１導体２７、第２導体２８及び出力導体２９を、インサート成形のように樹脂ケース５２と強固に固定するのではなく、いわゆる熱カシメ方式で複数のポイントを締結している。樹脂ケース５２の位置決めピン５４と導体の位置決め孔の形状を工夫することにより、各導体（第１導体２７、第２導体２８、出力導体２９）と樹脂ケース５２との固定を維持しながら、長期使用時の熱応力を緩和することができる。本構成によれば、樹脂ケース５２の強度を確保し、長期信頼性を向上させることができる。
以上のことから、配線に寄生する抵抗とインダクタンスを抑制しながら小型化し、ボンディングワイヤ３１による内部配線接続に要する時間を短縮しつつ歩留まりを高め、かつ樹脂ケース５２の長期使用時の強度を確保できる半導体モジュールが得られる。
インバータ装置のキー部品である半導体モジュールの改善が要求されている。例えば、半導体モジュールを高効率化するためには、半導体モジュールの通電に伴う発熱量の低減、すなわち、低損失化が有効である。例えば、通電発熱に伴う温度上昇を抑制するために、冷却機構が付与される。この冷却機構の容積は、通常大きいため、インバータ装置の大きさを支配する要因となる。低損失化により、インバータ装置が小型化できる。
半導体モジュールには、スイッチング素子等のパワー半導体素子が収納される。このパワー半導体素子を効率良く利用することも有効である。すなわち、パワー半導体素子の電圧、電流などの通電定格の許容上限値にできるだけ近い値で使用することが好ましい。パワー半導体素子を、その許容上限値に近い通電条件で使用した場合でも、長期的な信頼性を維持し続けることも好ましい。半導体モジュールにパワー半導体素子をより多数搭載することで、半導体モジュールの電流などの通電定格の拡大に対応している。搭載されるパワー半導体素子としては、Ｓｉよりも電気抵抗率が低く、バンドギャップが大きいため、低損失かつ高温動作が可能なＳｉＣやＧａＮを用いることで、半導体モジュールの高効率化や、冷却機構の小型化が可能となる。
半導体モジュールの発熱量低減のためには、半導体素子の発熱量低減と、素子の内部配線の抵抗成分に起因する発熱量低減が有効である。前者に関しては、Ｓｉよりも電気抵抗率が低く、バンドギャップが大きいため、低損失かつ高温動作が可能なＳｉＣやＧａＮを用いるなどによる半導体素子の特性向上が有効である。後者に関しては、配線の材料、形状及び敷設形態の工夫による抵抗低減が有効である。多数のパワー半導体素子を搭載する場合、搭載したパワー半導体素子が半導体モジュールの歩留りに大きく影響する。
ＳｉＣやＧａＮなどのワイドギャップ半導体材料は、欠陥の少ないウェーハを得るのが困難である。例えば、ＳｉＣを用いる場合、ＳｉＣウェーハ上にエピタキシャル成長させた薄膜をチャネル層として利用してＭＯＳＦＥＴを形成する。例えば、ＳｉＣウェーハは、結晶欠陥でもあるマイクロパイプと呼ばれる貫通欠陥を、多く有している。エピタキシャル成長された薄膜中に、マイクロパイプから引き継がれる欠陥が、ＭＯＳＦＥＴやダイオードなどのパワー半導体素子の機能部分に存在していると、絶縁破壊の原因となり、絶縁耐圧等の仕様を満たすことができない。ＳｉＣウェーハのマイクロパイプ密度は、例えば、数個／ｃｍ２以上であるため、半導体素子はマイクロパイプを確率的に含むことになる。大きな電流を扱うパワー半導体素子をＳｉＣウェーハ上に作製したときには、マイクロパイプが存在している領域で絶縁破壊を起こすため、歩留りが低下する。ＳｉＣ以外のＧａＮ等のＩＩＩ族窒化物や、ダイヤモンドなどのワイドギャップ半導体のウェーハも様々な結晶欠陥を高密度で含んでおり、上記ＳｉＣウェーハの場合と同様に、結晶欠陥により歩留りが低下する。
上記内容に加え、通電時に発生するサージ電圧を低減することにより、通電条件（電圧、電流）の制限を緩和でき、より大きい電圧または電流で使用できる。サージ電圧低減のためには、回路の寄生インダクタンスを低減することが有効であり、素子の内部配線に寄生するインダクタンスの低減も有効である。
上記の本実施形態においては、例えば、ＳｉＣなどのワイドギャップのパワー半導体素子を用いつつ、高い歩留りを確保するとともに、小型化し、組立性の向上及び樹脂ケースの強度を確保できる半導体モジュールが提供できる。
本実施形態によれば、高い歩留まりを得ることができ、高生産性の半導体モジュールを提供できる。
（第２の実施形態）
図７は、第２の実施形態に係る半導体モジュールの製造方法を示すフロー図である。
半導体モジュールの組立においては、絶縁性の基板の上に、素子搭載部、主電極用導電部及び制御電極用導電部７１ｃを含む回路パターンを形成する（Ｓ１１０）。回路パターンの素子搭載部の上に、例えば、スイッチング素子とダイオードとが、実装される（Ｓ１２０）。この実装は、例えば、はんだによって行われる。
スイッチング素子は、例えば、素子部と主電極と制御電極とを含んでいる。主電極は、例えば、素子部の上面に設けられている。制御電極は、例えば、素子部の上面に設けられている。
ダイオードは、例えば、ダイオード素子部とダイオード電極とを含んでいる。ダイオード電極は、例えば、ダイオード素子部の上面に設けられている。
例えば、主ワイヤによって、主電極用導電部、主電極及びダイオード電極を電気的に接続する（Ｓ１３０）。例えば、制御ワイヤによって、制御電極用導電部と制御電極とを電気的に接続する（Ｓ１３０）。
これによって、回路部品が形成される。
次に、素子搭載部の少なくとも一部、主電極用導電部の少なくとも一部、及び、制御電極用導電部７１ｃの少なくとも一部にプローブ１０４を接触させる。これによって、スイッチング素子及びダイオードの特性を評価する（Ｓ１４０）。この特性の評価の結果に基づいて、スイッチング素子及びダイオードが良品または不良品であることを判定する処理を実施する（Ｓ１４０）。例えば、検査工程において、スイッチング素子及びダイオードの両方が良品の回路部品のみを後工程において使用する。この検査工程を、例えば、複数の回路部品に対して実施する。この検査工程を、全ての回路部品に実施すると、歩留まりをより高めることができる。
次に、検査工程で良品であると判定された複数の回路部品のうち、例えば、第１回路部品（例えば、２６ａＡ）、第２回路部品（例えば、２６ａＢ）及び第３回路部品（例えば、２６ｂＡ）を、例えば、ベースの上に配置する（Ｓ１５０）。
このとき、第１回路部品と第３回路部品との間に第２回路部品を配置する。第１回路部品におけるスイッチング素子（例えば、第１スイッチング素子）からダイオード（例えば、第１ダイオード）に向かう第１方向は、第１回路部品から第２回路部品に向かう方向に対して交差（例えば直交）する。第１方向は、例えば、Ｘ軸方向である。第２回路部品において、スイッチング素子（例えば、第２スイッチング素子）からダイオード（例えば、第２ダイオード）に向かう方向は、第１方向と同じ向き（Ｘ軸方向）である。第３回路部品において、スイッチング素子（例えば、第３スイッチング素子）からダイオード（例えば、第３ダイオード）に向かう方向は、第１方向と逆の向き（例えば、−Ｘ軸方向）である。
ボンディングワイヤ３１により各構成要素を電気的に接続する。その後、樹脂ケース５２内に図示しない絶縁モールドが充填され、更に、図示しない蓋により樹脂ケース５２の上部開口を閉じることにより、半導体モジュール１０が形成される。
以上のようにして得られた半導体モジュール１０によれば、実装基板の状態で電気特性を検査し、良品のみを選択してモジュールに搭載できることから、歩留りの低いパワー半導体を用いても高い歩留りを確保することができる。
本実施形態によれば、高生産性の半導体モジュール及びその製造方法が提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体モジュール及びその製造方法に含まれる、回路部品、基板、回路パターン、スイッチング素子、ダイオード、導体、絶縁部材、電極、ベース、筐体、位置決め部材及び貫通孔などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
例えば、各実施形態において、スイッチング素子及びダイオードを実装する個数及び実装基板（回路部品）の個数は、実施形態に限定されることなく、必要に応じて増減可能である。過度に小容量化のものを選択すると、並列接続する個数が増える。この場合、装置全体が大きくし、配線も増え、自己インダクタンスを増やす恐れがある。従って、目的や用途などにより適切に選択し、最適な半導体モジュールを製造することができる。各実施形態においては、モジュールのベースプレートを放熱板としたが、これに限らず、冷却器であってもよい。冷却器は、空冷形でも水冷形もしくは油冷形であってもよい。各実施形態において、絶縁部材は、任意の部分を一体形成としてもよいし、適宜分割して切り離してもよい。
その他、本発明の実施の形態として上述した半導体モジュール及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体モジュール及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体モジュール、 １１〜１６…第１〜第６接続ワイヤ、 ２４…放熱板、 ２６ａＡ…第１実装基板（第１回路部品）、 ２６ａＢ…第１実装基板（第２回路部品）、 ２６ａＣ…第１実装基板、 ２６ｂＡ…第２実装基板（第３回路部品）、 ２６ｂＢ…第２実装基板、 ２６ｂＣ…第２実装基板、 ２７…第１導体、 ２８…第２導体、 ２９…出力導体（第３導体）、 ２７ａ、２８ａ、２９ａ…第１平板領域、 ２７ｃ、２８ｃ、２９ｃ…第２平板領域、 ２７ｄ、２８ｄ、２９ｄ…位置決め孔、 ３１…ボンディングワイヤ、 ３８…正極端子、 ３９…負極端子、 ４０…出力端子、 ４１〜４３…第１〜第３端子ワイヤ、 ５２…樹脂ケース（筐体）、 ５２ａ…底面部、 ５２ｂ…側壁、 ５２ｃ、５２ｄ…端子支持部、 ５３…絶縁板（絶縁部材）、 ５３ａ…位置決め孔、 ５４…位置決めピン、 ５５…開口、 ６０ａ、６０ｂ…ゲート信号入力端子、 ６１…第１基板、 ６２…第２基板、 ６３…第３基板、 ７１…第１導電層、 ７１ａ…第１素子搭載部、 ７１ｂ…第１主電極用導電部、 ７１ｃ…第１制御電極用導電部、 ７２…第２導電層、 ７２ａ…第２素子搭載部、 ７２ｂ…第２主電極用導電部、 ７２ｃ…第２制御電極用導電部、 ７３…第３導電層、 ７３ａ…第３素子搭載部、 ７３ｂ…第３主電極用導電部、 ７３ｃ…第３制御電極用導電部、 ８１…第１素子部、 ８２…第２素子部、 ８３…第３素子部、 ９１…第１ダイオード素子部、 ９２…第２ダイオード素子部、 ９３…第３ダイオード素子部、 １０１Ａ〜１０１Ｃ、１０２Ａ〜１０２Ｃ…回路パターン、 １０４…プローブ、 １１１…第１主電極、 １１２…第２主電極、 １１３…第３主電極、 １２１…第１制御電極、 １２２…第２制御電極、 １２３…第３制御電極、 １３１…第１ダイオード上面電極、 １３２…第２ダイオード上面電極、 １３３…第３ダイオード上面電極、 １４１…第１素子下面電極、 １４２…第２素子下面電極、 １４３…第３素子下面電極、 １５１…第１ダイオード下面電極、 １５２…第２ダイオード下面電極、 １５３…第３ダイオード下面電極、 １６１…第１位置決め部材、 １６２…第２位置決め部材、 １７１…第１主ワイヤ、 １７２…第２主ワイヤ、 １７３…第３主ワイヤ、 １８１…第１制御ワイヤ、 １８２…第２制御ワイヤ、 １８３…第３制御ワイヤ、 １９１Ａ…スイッチング素子（第１スイッチング素子）、 １９１Ｂ…スイッチング素子（第２スイッチング素子）、 １９１Ｃ…スイッチング素子、 １９２Ａ…スイッチング素子（第３スイッチング素子）、 １９２Ｂ、１９２Ｃ…スイッチング素子、 ２０１Ａ…ダイオード（第１ダイオード）、 ２０１Ｂ…ダイオード（第２ダイオード）、 ２０１Ｃ…ダイオード、 ２０２Ａ…ダイオード（第３ダイオード）、 ２０２Ｂ、２０２Ｃ…ダイオード、 ｄ１〜ｄ３…長さ

Claims (10)

  1. 絶縁性の第１基板と、
    前記第１基板の上に設けられ第１素子搭載部を含む第１導電層と、
    前記第１素子搭載部上に設けられた第１スイッチング素子と、
    前記第１素子搭載部上に設けられた第１ダイオードと、
    を含む第１回路部品と、
    前記第１スイッチング素子から前記第１ダイオードに向かう第１方向と交差する第２方向において前記第１回路部品と離間する第２回路部品であって、
    絶縁性の第２基板と、
    前記第２基板の上に設けられ第２素子搭載部を含む第２導電層と、
    前記第２素子搭載部上に設けられた第２スイッチング素子と、
    前記第２素子搭載部上に設けられた第２ダイオードと、
    を含み前記第２スイッチング素子から前記第２ダイオードに向かう方向は前記第１方向と同じ方向である第２回路部品と、
    第３回路部品であって、前記第１回路部品と前記第３回路部品との間に前記第２回路部品が配置され、前記第３回路部品は、
    絶縁性の第３基板と、
    前記第３基板の上に設けられ第３素子搭載部を含む第３導電層と、
    前記第３素子搭載部上に設けられた第３スイッチング素子と、
    前記第３素子搭載部上に設けられた第３ダイオードと、
    を含み、前記第３スイッチング素子から前記第３ダイオードに向かう方向は前記第１方向とは逆の方向である第３回路部品と、
    を備えた半導体モジュール。
  2. 前記第２方向に延びる第１導体と、
    前記第２方向に延び、前記第１方向及び前記第２方向と交差する積層方向において、少なくとも一部が前記第１導体と重なる第２導体と、
    前記第１導体と前記少なくとも一部との間に設けられた絶縁部材と、
    前記第１導体、前記第２導体及び前記絶縁部材と前記第１方向において離間し前記第２方向に延びる第３導電体と、
    をさらに備え、
    前記第１導体、前記第２導体及び前記絶縁部材と、前記第３導体と、の間に、前記第１回路部品、第２回路部品及び第３回路部品が配置され、
    前記第１スイッチング素子は、第１素子部と、前記第１素子部の上面に設けられた第１主電極と、前記第１素子部の前記上面に設けられ前記第１主電極と離間する第１制御電極と、を含み、
    前記第２スイッチング素子は、第２素子部と、前記第２素子部の上面に設けられた第２主電極と、前記第２素子部の前記上面に設けられ前記第２主電極と離間する第２制御電極と、を含み、
    前記第３スイッチング素子は、第３素子部と、前記第３素子部の上面に設けられた第３主電極と、前記第３素子部の前記上面に設けられ前記第３主電極と離間する第３制御電極と、を含み、
    前記第１導電層は、前記第１主電極と電気的に接続された第１主電極用導電部と、前記第１制御電極と電気的に接続された第１制御電極用導電部と、をさらに含み、
    前記第２導電層は、前記第２主電極と電気的に接続された第２主電極用導電部と、前記第２制御電極と電気的に接続された第２制御電極用導電部と、をさらに含み、
    前記第３導電層は、前記第３主電極と電気的に接続された第３主電極用導電部と、前記第３制御電極と電気的に接続された第３制御電極用導電部と、をさらに含み、
    前記第１導体は、前記第１素子搭載部及び前記第２素子搭載部と、電気的に接続され、
    前記第２導体は、前記第３主電極用導電部と電気的に接続され、
    前記第３導体は、前記第１主電極用導電部、前記第２主電極用導電部及び前記第３素子搭載部と電気的に接続される請求項１記載の半導体モジュール。
  3. 前記第１ダイオードは、第１ダイオード素子部と、前記第１ダイオード素子部の上面に設けられた第１ダイオード上面電極と、を含み、前記第１ダイオード上面電極は、前記第１主電極及び前記第１主電極用導電部と電気的に接続され、
    前記第２ダイオードは、第２ダイオード素子部と、前記第２ダイオード素子部の上面に設けられた第２ダイオード上面電極と、を含み、前記第２ダイオード上面電極は、前記第２主電極及び前記第２主電極用導電部と電気的に接続され、
    前記第３ダイオードは、第３ダイオード素子部と、前記第３ダイオード素子部の上面に設けられた第３ダイオード上面電極と、を含み、前記第３ダイオード上面電極は、前記第３主電極及び前記第３主電極用導電部と電気的に接続される請求項１または２記載の半導体モジュール。
  4. 前記第１回路部品は、
    前記第１主電極と前記第１主電極用導電部とを接続する第１主ワイヤと、
    前記第１制御電極と前記第１制御電極用導電部とを接続する第１制御ワイヤと、
    をさらに含み、
    前記第２回路部品は、
    前記第２主電極と前記第２主電極用導電部とを接続する第２主ワイヤと、
    前記第２制御電極と前記第２制御電極用導電部とを接続する第２制御ワイヤと、
    をさらに含み、
    前記第３回路部品は、
    前記第３主電極と前記第３主電極用導電部とを接続する第３主ワイヤと、
    前記第３制御電極と前記第３制御電極用導電部とを接続する第３制御ワイヤと、
    をさらに含む請求項２または３記載の半導体モジュール。
  5. 前記第１基板の前記第２方向に沿う長さは、前記第１スイッチング素子の前記第２方向に沿う長さの２倍未満であり、前記第１ダイオードの前記第２方向に沿う長さの２倍未満である請求項１〜４のいずれか１つに記載の半導体モジュール。
  6. 前記第１素子搭載部の少なくとも一部、前記第１主電極用導電部の少なくとも一部、及び、前記第１制御電極用導電部の少なくとも一部は、電気特性測定用プローブを接触させるプローブスペースとなる請求項１〜５のいずれか１つに記載の半導体モジュール。
  7. 設置面を有する絶縁性のベースをさらに備え、
    前記第１回路部品、前記第２回路部品及び前記第３回路部品は、前記設置面の上に設けられる請求項１〜６のいずれか１つに記載の半導体モジュール。
  8. 底面部を含む絶縁性の筐体をさらに備え、
    前記ベースの少なくとも一部、前記第１導体、前記第２導体、前記第３導体及び前記絶縁部材は、前記底面部の上に設けられ、
    前記第１導体、前記第２導体及び前記絶縁部材と、前記第３導体と、の間に前記ベースが設けられる請求項１〜７のいずれか１つに記載の半導体モジュール。
  9. 前記筐体は、
    前記底面部に立設された第１位置決め部材と、
    前記底面部に立設され前記第１位置決め部材と離間する第２位置決め部材と、をさらに含み、
    前記第１位置決め部材と前記第２位置決め部材との間に、前記ベースが設けられ、
    前記第１導体は、前記第１方向及び前記第２方向と交差する積層方向に前記第１導体を貫通する第１貫通孔を有し、
    前記第２導体は、前記積層方向に前記第２導体を貫通する第２貫通孔を有し、
    前記第３導体は、前記積層方向に前記第３導体を貫通する第３貫通孔を有し、
    前記第１位置決め部材は、前記第１貫通孔及び前記第２貫通孔を貫通し、
    前記第２位置決め部材は、前記第３貫通孔を貫通する請求項１〜８のいずれか１つに記載の半導体モジュール。
  10. 絶縁性の基板と、
    前記基板の上に設けられた素子搭載部、主電極用導電部及び制御電極用導電部を含む導電層と、前記素子搭載部の上に設けられたスイッチング素子であって、素子部と、前記素子部の上面に設けられた主電極及び制御電極と、を含むスイッチング素子と、前記素子搭載部の上に設けられ、ダイオード素子部と、前記ダイオード素子部の上面に設けられたダイオード電極と、を含むダイオードと、前記主電極用導電部、前記ダイオード電極及び前記主電極を電気的に接続する主ワイヤと、前記制御電極用導電部と前記制御電極とを電気的に接続する制御ワイヤと、を含む回路部品の、前記素子搭載部、前記主電極用導電部及び前記制御電極用導電部を介して、前記スイッチング素子及び前記ダイオードの特性を評価して、前記特性の前記評価の結果に基づいて前記スイッチング素子及び前記ダイオードが良品または不良品であることを判定する処理を前記複数の回路部品に対して実施する検査工程と、
    前記検査工程において、良品であると判定された複数の前記回路部品のうちの第１回路部品、第２回路部品及び第３回路部品をベースの上に配置する工程であって、前記第１回路部品と前記第３回路部品との間に前記第２回路部品を配置し、前記第１回路部品における前記スイッチング素子から前記ダイオードに向かう第１方向は、前記第１回路部品から前記第２回路部品に向かう方向に対して交差し、前記第２回路部品における前記スイッチング素子から前記ダイオードに向かう方向は、前記第１方向と同じ向きであり、前記第３回路部品における前記スイッチング素子から前記ダイオードに向かう方向は、前記第１方向と逆の向きであるように配置する工程と、
    を備えた半導体モジュールの製造方法。
JP2013053873A 2013-03-15 2013-03-15 半導体モジュール及びその製造方法 Pending JP2014179547A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013053873A JP2014179547A (ja) 2013-03-15 2013-03-15 半導体モジュール及びその製造方法
US14/027,766 US9202757B2 (en) 2013-03-15 2013-09-16 Semiconductor module and method for manufacturing same
CN201410059241.3A CN104051445A (zh) 2013-03-15 2014-02-21 半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013053873A JP2014179547A (ja) 2013-03-15 2013-03-15 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014179547A true JP2014179547A (ja) 2014-09-25

Family

ID=51504088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013053873A Pending JP2014179547A (ja) 2013-03-15 2013-03-15 半導体モジュール及びその製造方法

Country Status (3)

Country Link
US (1) US9202757B2 (ja)
JP (1) JP2014179547A (ja)
CN (1) CN104051445A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134776A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2017134774A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2018030165A1 (ja) 2016-08-10 2018-02-15 株式会社 東芝 半導体モジュールおよびその生産方法
JP2019117878A (ja) * 2017-12-27 2019-07-18 株式会社豊田自動織機 半導体装置
JP2021019149A (ja) * 2019-07-23 2021-02-15 三菱電機株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617413B (zh) * 2015-01-19 2017-04-12 株洲南车时代电气股份有限公司 水平型叠层功率端子
JP6594000B2 (ja) * 2015-02-26 2019-10-23 ローム株式会社 半導体装置
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
JP7143277B2 (ja) * 2017-03-14 2022-09-28 ローム株式会社 半導体装置
JP2020178479A (ja) * 2019-04-19 2020-10-29 日本電産エレシス株式会社 インバータユニット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150777A (ja) * 1998-11-09 2000-05-30 Nippon Inter Electronics Corp 複合半導体装置およびその製造方法
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2008212977A (ja) * 2007-03-05 2008-09-18 Fuji Electric Device Technology Co Ltd レーザ溶接部材およびそれを用いた半導体装置
JP2011210771A (ja) * 2010-03-29 2011-10-20 Fuji Electric Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP2001110984A (ja) 1999-10-13 2001-04-20 Hitachi Ltd 半導体モジュールおよびそれを用いた電気装置
EP1376696B1 (en) * 2001-03-30 2012-01-25 Hitachi, Ltd. Semiconductor device
JP4557507B2 (ja) 2002-06-13 2010-10-06 パナソニック株式会社 半導体デバイス及びその製造方法
US20060164813A1 (en) * 2004-11-30 2006-07-27 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
JP2011110984A (ja) 2009-11-25 2011-06-09 Iseki & Co Ltd 作業車両
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150777A (ja) * 1998-11-09 2000-05-30 Nippon Inter Electronics Corp 複合半導体装置およびその製造方法
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2008212977A (ja) * 2007-03-05 2008-09-18 Fuji Electric Device Technology Co Ltd レーザ溶接部材およびそれを用いた半導体装置
JP2011210771A (ja) * 2010-03-29 2011-10-20 Fuji Electric Co Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134776A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2017134774A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6236547B1 (ja) * 2016-02-03 2017-11-22 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6240343B1 (ja) * 2016-02-03 2017-11-29 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US10269775B2 (en) 2016-02-03 2019-04-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10461062B2 (en) 2016-02-03 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018030165A1 (ja) 2016-08-10 2018-02-15 株式会社 東芝 半導体モジュールおよびその生産方法
JP2019117878A (ja) * 2017-12-27 2019-07-18 株式会社豊田自動織機 半導体装置
JP2021019149A (ja) * 2019-07-23 2021-02-15 三菱電機株式会社 半導体装置
JP7262334B2 (ja) 2019-07-23 2023-04-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20140264435A1 (en) 2014-09-18
US9202757B2 (en) 2015-12-01
CN104051445A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
JP2014179547A (ja) 半導体モジュール及びその製造方法
US9504154B2 (en) Semiconductor device
US10396023B2 (en) Semiconductor device
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
EP3214647A1 (en) Heat-dissipating structure
JP2019517733A (ja) 半導体パワーモジュール
JP7210446B2 (ja) パワー半導体モジュール
US10163752B2 (en) Semiconductor device
US11081432B2 (en) Semiconductor device with semiconductor element and electrodes on different surfaces
JPWO2017073233A1 (ja) 電力用半導体装置
US20180254267A1 (en) Method of manufacturing a semiconductor device
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
CN110896070B (zh) 半导体装置以及半导体装置的制造方法
EP3584834A1 (en) Semiconductor device
KR101216896B1 (ko) 파워 모듈
CN105247675A (zh) 半导体装置
US10199365B2 (en) Semiconductor module
US10251256B2 (en) Heat dissipating structure
JP2013062551A (ja) 半導体装置
US20150187668A1 (en) Semiconductor device
JP2011249394A (ja) 半導体装置
JP5626184B2 (ja) 半導体ユニット、及び、半導体ユニットの製造方法
US20230317534A1 (en) Semiconductor device and method of producing semiconductor device
US20220165583A1 (en) Manufacturing method of insert case for semiconductor device and semiconductor device
US20210287964A1 (en) Semiconductor devices including parallel electrically conductive layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170126