CN112331652A - 位线驱动结构及三维存储器结构 - Google Patents

位线驱动结构及三维存储器结构 Download PDF

Info

Publication number
CN112331652A
CN112331652A CN202011145768.XA CN202011145768A CN112331652A CN 112331652 A CN112331652 A CN 112331652A CN 202011145768 A CN202011145768 A CN 202011145768A CN 112331652 A CN112331652 A CN 112331652A
Authority
CN
China
Prior art keywords
region
driving
source
bit line
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011145768.XA
Other languages
English (en)
Inventor
唐逢杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011145768.XA priority Critical patent/CN112331652A/zh
Publication of CN112331652A publication Critical patent/CN112331652A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种位线驱动结构及三维存储器结构，位线驱动结构包括：第一衬底；形成于第一衬底的第一表面一侧的驱动器件阵列，由多个驱动器件排列构成；驱动器件包括有源器件区、源区、漏区和栅极结构；源区和漏区分别位于栅极结构的两侧；各有源器件区之间具有间隔；在行方向上排列的同一行驱动器件中，位于两侧边缘的驱动器件的源区和漏区宽度大于位于非两侧边缘的驱动器件的源区和漏区宽度。本发明引入了在行方向两侧边缘区域具有更宽源漏区宽度的驱动器件，通过增加边缘区域源漏区宽度，增加了器件结面积，展宽了耗尽区，减小了电场，从而提高了器件的源漏击穿电压；通过改善驱动器件阵列耐压的薄弱点，增加了驱动器件阵列的整体耐压性能。

Description

位线驱动结构及三维存储器结构
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种位线驱动结构及三维存储器结构。
背景技术
随着3D NAND存储器的容量及层数的不断增加，用于驱动存储器工作的操作电压也随之增加，相关电路需要确保在较高的电压条件下工作而不会出现击穿等异常。例如，在一些存储单元的擦除操作中，位线驱动电路至少需要承受23V以上的高电压，且随着器件设计要求阵列单元阈值电压分布更为收敛，该电压值还会进一步增加。
目前，对应于3D NAND中存储串的阵列结构，其***的位线驱动电路也为阵列结构，且均与存储串阵列结构的位线对应连接。当对整个存储块进行擦除操作时，同一阵列中相邻的位线驱动器件都将同时承受高电压。此时，耐压值将比单个位线驱动器件单独承受高电压时提高数伏。这样的设计能够使位线驱动电路具有较高的耐压值，以满足高电压擦除操作的需求，同时也能确保驱动电路不会发生击穿。
然而，在上述驱动电路的阵列结构中，对于位于阵列边缘位置的驱动器件，其仅在一侧与其他驱动器件相邻。相比左右两侧都设有其他驱动器件的位于阵列中间位置的驱动器件，位于阵列边缘位置的驱动器件的耐压值将会出现较明显的下降，使其成为整个驱动电路阵列中较易发生击穿的薄弱环节。
因此，有必要提出一种新的位线驱动结构及三维存储器结构，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种位线驱动结构及三维存储器结构，用于解决现有技术中驱动电路阵列边缘耐压性能较弱的问题。
为实现上述目的及其它相关目的，本发明提供了一种位线驱动结构，其特征在于，包括：
第一衬底，其具有相对设置的第一表面和第二表面；
形成于所述第一衬底的第一表面一侧的驱动器件阵列，所述驱动器件阵列由多个驱动器件排列构成；
所述驱动器件包括形成于所述第一衬底中的有源器件区、形成于所述有源器件区中的源区和漏区，以及形成于所述有源器件区上方的栅极结构；所述源区和所述漏区分别位于所述栅极结构的两侧；多个所述有源器件区之间具有间隔；
将所述源区指向所述漏区的方向定义为源漏方向，多个所述驱动器件沿相互正交的行方向和列方向排列，所述源漏方向垂直于所述行方向；将所述源区在垂直于所述源漏方向上所占的宽度定义为源区宽度，将所述漏区在垂直于所述源漏方向上所占的宽度定义为漏区宽度；在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度大于位于非两侧边缘的所述驱动器件的源区宽度，位于两侧边缘的所述驱动器件的漏区宽度大于位于非两侧边缘的所述驱动器件的漏区宽度。
作为本发明的一种可选方案，在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度相比位于非两侧边缘的所述驱动器件的源区宽度大25％以上，位于两侧边缘的所述驱动器件的漏区宽度相比位于非两侧边缘的所述驱动器件的漏区宽度大25％以上。
作为本发明的一种可选方案，在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度范围介于0.65～0.75μm；位于非两侧边缘的所述驱动器件的源区宽度范围介于0.5～0.6μm。
作为本发明的一种可选方案，将所述有源器件区在垂直于所述源漏方向上所占的宽度定义为有源区宽度；在同一所述驱动器件中，所述源区宽度等于所述有源区宽度，所述漏区宽度小于所述有源区宽度。
作为本发明的一种可选方案，在所述行方向上排列的同一行所述驱动器件中，相邻的所述有源器件区的间隔相等。
作为本发明的一种可选方案，在所述行方向上排列的同一行所述驱动器件中，多个所述驱动器的所述源漏方向相同。
作为本发明的一种可选方案，所述驱动器件阵列中相邻行的所述驱动器的所述源漏方向相反。
作为本发明的一种可选方案，在所述行方向上排列的一行所述驱动器件中，多个所述驱动器件的所述栅极结构相互连接。
作为本发明的一种可选方案，所述提高三维存储器位线驱动电路耐压值的结构还包括：
形成于所述第一衬底中的浅沟槽隔离结构，其将多个所述驱动器件的所述有源器件区隔离；
形成于所述第一衬底的第一表面上的第一互连层，其包括层间介质层和电性连接结构；所述层间介质层覆盖所述驱动器件；所述电性连接结构贯穿所述层间介质层，并将所述驱动器件电性引出。
本发明还提供了一种三维存储器结构，其特征在于，包括：
第二衬底，其具有相对设置的第三表面和第四表面；
形成于所述第二衬底的第三表面上的存储阵列结构，所述存储阵列结构包括多个存储串和连接所述存储串的位线结构；
如本发明所述的位线驱动结构，所述位线驱动结构与所述位线结构连接。
作为本发明的一种可选方案，所述存储阵列结构还包括阵列共源结构，所述阵列共源结构用于控制所述三维存储器结构的一个存储块中的所有存储串，且连接同一存储块的位线结构与同一所述位线驱动结构连接。
如上所述，本发明提供一种位线驱动结构及三维存储器结构，具有以下有益效果：
本发明针对三维存储器的擦除等操作中整体承受高压的驱动器件阵列所产生的耐压问题，引入了在行方向两侧边缘区域具有更宽源漏区宽度的驱动器件，通过增加边缘区域源漏区宽度，增加了器件结面积，展宽了耗尽区，减小了电场，从而提高了器件的源漏击穿电压；通过改善驱动器件阵列耐压的薄弱点，增加了驱动器件阵列的整体耐压性能。
附图说明
图1显示为本发明实施例一中提供的位线驱动结构的局部俯视示意图。
图2显示为图1中AA’方向的截面示意图。
图3显示为图1中BB’方向的截面示意图。
图4显示为本发明实施例一中提供的单个驱动器件连接存储阵列结构的单个存储串的连接关系示意图。
图5显示为本发明实施例一中提供的三维存储器进行擦除操作时的驱动器件耗尽区边界示意图。
图6显示为本发明实施例二中提供的三维存储器结构的截面示意图。
元件标号说明
101 第一衬底
102 驱动器件阵列
103 驱动器件
103a 有源器件区
103b 源区
103c 漏区
103d 栅极结构
104 浅沟槽隔离结构
105 第一互连层
106 第二衬底
106a 掺杂阱区
107 堆叠结构
107a 栅极层
107b 隔离层
107c 顶部选择栅
107d 底部选择栅
108 存储串
108a 栅介质层
108b 导电层
108c 绝缘层
109 位线结构
110 阵列共源结构
111 第二互连层
111a 层间介质层
111b 电性连接结构
112 字线结构
113 键合金属结构
114 键合层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图6，本实施例提供了一种位线驱动结构，其特征在于：包括：
第一衬底101，其具有相对设置的第一表面和第二表面；
形成于所述第一衬底101的第一表面一侧的驱动器件阵列102，所述驱动器件阵列102由多个驱动器件103排列构成；
所述驱动器件103包括形成于所述第一衬底101中的有源器件区103a、形成于所述有源器件区103a中的源区103b和漏区103c，以及形成于所述有源器件区103a上方的栅极结构103d；所述源区103b和所述漏区103c分别位于所述栅极结构103d的两侧；多个所述有源器件区103a之间具有间隔；
将所述源区103b指向所述漏区103c的方向定义为源漏方向，多个所述驱动器件103沿相互正交的行方向和列方向排列，所述源漏方向垂直于所述行方向；将所述有源器件区103a在垂直于所述源漏方向上所占的宽度定义为有源区宽度，将所述源区在垂直于所述源漏方向上所占的宽度定义为源区宽度，将所述漏区在垂直于所述源漏方向上所占的宽度定义为漏区宽度；在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件103的源区宽度W1大于位于非两侧边缘的所述驱动器件103的源区宽度W2，位于两侧边缘的所述驱动器件的漏区宽度大于位于非两侧边缘的所述驱动器件的漏区宽度。可选地，在本发明中，在同一所述驱动器件103中，所述源区宽度等于所述有源区宽度，所述漏区宽度小于所述有源区宽度。在本实施例中，通过设定所述漏区宽度小于所述有源区宽度，并且漏区至栅极的距离大于源区至栅极的距离，可以相对提高器件漏区的耐压性能，使器件该区域具有更高的击穿电压，漏区宽度相对较小的设置也能提高相邻的驱动器件之间的耐压性能。
如图1所示，是本实施例中提供的位线驱动结构的俯视图。图2是图1中AA’方向的截面示意图，图3是图1中BB’方向的截面示意图。从图1至图3中可以看出，所述第一衬底101的第一表面朝上，在所述第一衬底101上形成有由多个驱动器件103排列构成的所述驱动器件阵列102。所述驱动器件103包括有源器件区103a、源区103b、漏区103c以及栅极结构103d。所述源区103b和所述漏区103c分别位于所述栅极结构103d的两侧。多个所述有源器件区103a之间具有间隔，且同一行所述驱动器件103中，相邻的所述有源器件区的间隔相等。有源器件区103a、源区103b和漏区103c是通过炉管扩散或者离子注入工艺在所述第一衬底101上形成的掺杂区结构。图中未示出的是，所述有源器件区103a还可以进一步包括具有不同掺杂浓度和类型的其他掺杂区域，例如轻掺杂漏(LDD)结构等。图1和图2中所述源区103b指向所述漏区103c的箭头所示C方向定义为源漏方向。所述行方向为图1中的X方向，所述列方向为图1中的Y方向。从图1中可以看出，在X方向上排列的同一行所述驱动器件103中，位于两侧边缘的所述驱动器件103的源区宽度W1大于位于非两侧边缘的所述驱动器件103的源区宽度W2。需要指出的是，本发明所述的驱动器件阵列对应控制三维存储器中的一个存储块(block)的阵列，一个存储块中的所有存储串与同一阵列共源结构连接，当对整个存储块进行擦除操作时，同一驱动器件阵列中驱动器件都将同时承受高电压。而一个三维存储器可能具有多个存储块，每个所述存储块所对应的驱动器件阵列可以分别满足上述源漏区宽度的限定。
作为示例，在所述行方向上排列的同一行所述驱动器件103中，位于两侧边缘的所述驱动器件103的源区宽度W1相比位于非两侧边缘的所述驱动器件103的源区宽度W2大25％以上，位于两侧边缘的所述驱动器件103的漏区宽度相比位于非两侧边缘的所述驱动器件103的漏区宽度大25％以上。可选地，在所述行方向上排列的同一行所述驱动器件103中，位于两侧边缘的所述驱动器件103的源区宽度W1范围介于0.65～0.75μm，具体地，可以选为0.7μm；位于非两侧边缘的所述驱动器件103的源区宽度W2范围介于0.5～0.6μm，具体地，可以选为0.55μm。
作为示例，如图1所示，在X方向上排列的同一行所述驱动器件103中，多个所述驱动器103的所述源漏方向相同。
作为示例，如图1所示，所述驱动器件阵列102中相邻行的所述驱动器103的所述源漏方向相反。即是说，相邻的两行所述驱动器103在列方向上以其漏区103c相邻，或者以其源区103b相邻。
作为示例，如图1所示，在所述行方向上排列的一行所述驱动器件103中，多个所述驱动器件103具有将其相互连接的同一所述栅极结构103d。如图1所示，在同一行中，多个所述驱动器件103具有沿X方向上延伸的同一所述栅极结构103d。
可选地，本实施例中，所述驱动器件103指的是三维存储器的位线驱动器，其电性连接三维存储器存储串的位线结构。
如图4所示，单个驱动器件连接存储阵列结构的某个存储串108的连接关系示意图。图4中，位线驱动器件以MOS管元件图示表示，其具有漏极d、栅极g、源极s和基极b。所述存储阵列结构包括形成于第二衬底106上的堆叠结构107、形成于所述堆叠结构107中的多个存储串108以及电性连接所述存储串108的阵列共源结构110。所述堆叠结构107包括交替堆叠的栅极层107a和隔离层107b，以及位于顶部的顶部选择栅107c和位于底部的底部选择栅107d。所述存储串包括位于外层并与栅极层107a等栅极结构接触的栅介质层108a、接触所述栅介质层108a的导电层108b以及填充于中间的绝缘层108c。可选地，所述栅介质层108a包括由二氧化硅层和氮化硅层构成的叠层结构，所述导电层108b包括多晶硅层，所述绝缘层108c包括二氧化硅层。所述存储阵列结构还包括连接驱动器件的位线结构109。所述第二衬底106上形成有掺杂阱区106a，所述存储串108与所述阵列共源结构110通过底部的所述掺杂阱区106a电性连接。所述阵列共源结构110的侧壁具有与所述层叠结构107电隔离的绝缘隔离介质层。当所述存储串108进行擦除操作时，阵列共源结构110将从所述掺杂阱区106a一侧施加擦除电压，其可达23V以上。而在所述驱动器件中，漏极d通过所述位线结构107b连接所述存储串108，而栅极g、源极s和基极b都接地。即在擦除操作中，驱动器件也将承受高电压，驱动器件的源漏击穿电压(BVDS)将成为确保器件正常工作的重要参数。对于由多个驱动器件构成的驱动器件阵列的擦除操作，在施加例如23V左右的擦除电压时，相邻的位线驱动器件将同时承受高电压，相比单管承受高电压的情况，阵列结构的位线驱动器件所能承受的高电压将提高3V左右。而对于阵列边缘区域的驱动器件，由于其仅在一侧与其他器件相邻，其所能承受的电压仅能提升2V左右，因而会成为整个驱动阵列承受高电压的薄弱点。此外，图4中所示，是单个驱动器件连接单个存储串的示意图，而在实际的三维存储器结构中，一个驱动器件一般可以同时连接控制多个存储串。
如图5所示，是图3所示截面示意图中所述驱动器件阵列在X方向上各个所述驱动器在三维存储器进行擦除操作时的驱动器件耗尽区边界示意图。从图5中可以看出，粗实线所表示的各个驱动器件在通高压时的耗尽区边界根据源漏区宽度的不同而有所差异，由于本实施例增加了在阵列边缘区域的源漏区宽度，进而增加了结面积，其曲率半径相比源漏区宽度窄的驱动器件要大，这扩展了器件耗尽层，使同等擦除电压下该位置的电场减小，从而增加了边缘区域驱动器件的源漏击穿电压(BVDS)。这将改善驱动器件阵列承受高电压的薄弱点，提升整个驱动器件阵列的耐压值。
作为示例，如图1至3和图6所示，所述位线驱动结构还包括：
形成于所述第一衬底101中的浅沟槽隔离结构104，其将多个所述驱动器件103的所述有源器件区103a隔离；
形成于所述第一衬底101的第一表面上的第一互连层105，其包括层间介质层105a和电性连接结构105b；所述层间介质层105a覆盖所述驱动器件103；所述电性连接结构105b贯穿所述层间介质层105a，并将所述驱动器件103电性引出。
可选地，所述浅沟槽隔离结构104通过刻蚀隔离沟槽并填充隔离介质形成，能够电性隔离相邻的所述驱动器件103。所述第一互连层105包括层间介质层105a和电性连接结构105b。所述层间介质层105a包括二氧化硅层等绝缘介质层，所述电性连接结构105b进一步包括接触孔结构和金属互连层等导电结构。
实施例二
请参阅图6，本实施例提供了一种三维存储器结构，其特征在于，包括：
如实施例一所述的提高位线驱动电路耐压值的驱动结构；
第二衬底106，其具有相对设置的第三表面和第四表面；
形成于所述第二衬底106的第三表面上的存储阵列结构，所述存储阵列结构包括多个存储串108和连接所述存储串108的位线结构109；
如实施例一所述的位线驱动结构，所述位线驱动结构与所述位线结构109连接。
作为示例，所述存储串108为多个，形成于堆叠结构107中。所述堆叠结构107包括交替堆叠的栅极层107a和隔离层107b，以及位于顶部的顶部选择栅107c和位于底部的底部选择栅107d。所述存储串包括位于外层并与栅极层107a等栅极结构接触的栅介质层108a、接触所述栅介质层108a的导电层108b以及填充于中间的绝缘层108c。
所述第一衬底101与所述第二衬底106通过所述第一互连层105和所述第二互连层108相互键合，所述存储阵列结构的位线结构109通过所述第一互连层105和第二互连层111电性连接所述驱动器件103的漏区103c。
在图6中，所述第二衬底106的第三表面朝下，所述存储阵列结构形成于所述第二衬底106的第三表面的一侧。所述第一衬底101与所述第二衬底106通过所述第一互连层105和所述第二互连层111相互键合。具体地，进行键合的两结构各自形成有进行电性连接的键合金属结构113，实现键合的表面还各自形成有键合层114，通过相互贴合进行键合。所述第二互连层111还包括层间介质层111a和电性连接结构111b。所述层间介质层111a包括二氧化硅层等绝缘介质层，所述电性连接结构111b进一步包括接触孔结构和金属互连层等导电结构。所述层间介质层111a覆盖所述存储阵列结构；所述电性连接结构111b贯穿所述层间介质层111a，并将所述位线结构109电性引出。在键合后，所述驱动器件103与所述存储串108的电性连接关系可以参考图4所示。
作为示例，所述存储阵列结构107还包括字线结构112和阵列共源结构110。如图4所示，所述阵列共源结构110的底部通过所述第二衬底106的掺杂阱区106a连接至所述存储串108。所述阵列共源结构110控制一个存储块(block)阵列中的所有存储串108，连接同一存储块的位线结构与同一位线驱动结构连接。图6中未示出图4中的所述阵列共源结构110。多个所述字线结构112形成于层叠结构107的台阶区域上，连接各个所述栅极层107a。需要指出的是，图6中仅示意性地表示出现有三维存储器结构的部分一般构造，其各个具体结构还可以根据实际需要参考现有技术进行更改。
综上所述，本发明提供了一种位线驱动结构及三维存储器结构，所述驱动结构包括：第一衬底，其具有相对设置的第一表面和第二表面；形成于所述第一衬底的第一表面一侧的驱动器件阵列，所述驱动器件阵列由多个驱动器件排列构成；所述驱动器件包括形成于所述第一衬底中的有源器件区、形成于所述有源器件区中的源区和漏区，以及形成于所述有源器件区上方的栅极结构；所述源区和所述漏区分别位于所述栅极结构的两侧；多个所述有源器件区之间具有间隔；将所述源区指向所述漏区的方向定义为源漏方向，多个所述驱动器件沿相互正交的行方向和列方向排列，所述源漏方向垂直于所述行方向；将所述源区在垂直于所述源漏方向上所占的宽度定义为源区宽度，将所述漏区在垂直于所述源漏方向上所占的宽度定义为漏区宽度；在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度大于位于非两侧边缘的所述驱动器件的源区宽度，位于两侧边缘的所述驱动器件的漏区宽度大于位于非两侧边缘的所述驱动器件的漏区宽度。本发明针对三维存储器的擦除等操作中整体承受高压的驱动器件阵列所产生的耐压问题，引入了在行方向两侧边缘区域具有更宽源漏区宽度的驱动器件，通过增加边缘区域源漏区宽度，增加了器件结面积，展宽了耗尽区，减小了电场，从而提高了器件的源漏击穿电压；通过改善驱动器件阵列耐压的薄弱点，增加了驱动器件阵列的整体耐压性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种位线驱动结构，其特征在于，包括：
第一衬底，其具有相对设置的第一表面和第二表面；
形成于所述第一衬底的第一表面一侧的驱动器件阵列，所述驱动器件阵列由多个驱动器件排列构成；
所述驱动器件包括形成于所述第一衬底中的有源器件区、形成于所述有源器件区中的源区和漏区，以及形成于所述有源器件区上方的栅极结构；所述源区和所述漏区分别位于所述栅极结构的两侧；多个所述有源器件区之间具有间隔；
将所述源区指向所述漏区的方向定义为源漏方向，多个所述驱动器件沿相互正交的行方向和列方向排列，所述源漏方向垂直于所述行方向；将所述源区在垂直于所述源漏方向上所占的宽度定义为源区宽度，将所述漏区在垂直于所述源漏方向上所占的宽度定义为漏区宽度；在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度大于位于非两侧边缘的所述驱动器件的源区宽度，位于两侧边缘的所述驱动器件的漏区宽度大于位于非两侧边缘的所述驱动器件的漏区宽度。
2.根据权利要求1所述的位线驱动结构，其特征在于：在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度相比位于非两侧边缘的所述驱动器件的源区宽度大25％以上，位于两侧边缘的所述驱动器件的漏区宽度相比位于非两侧边缘的所述驱动器件的漏区宽度大25％以上。
3.根据权利要求1所述的位线驱动结构，其特征在于：在所述行方向上排列的同一行所述驱动器件中，位于两侧边缘的所述驱动器件的源区宽度范围介于0.65～0.75μm；位于非两侧边缘的所述驱动器件的源区宽度范围介于0.5～0.6μm。
4.根据权利要求1所述的位线驱动结构，其特征在于：将所述有源器件区在垂直于所述源漏方向上所占的宽度定义为有源区宽度；在同一所述驱动器件中，所述源区宽度等于所述有源区宽度，所述漏区宽度小于所述有源区宽度。
5.根据权利要求1所述的位线驱动结构，其特征在于：在所述行方向上排列的同一行所述驱动器件中，相邻的所述有源器件区的间隔相等。
6.根据权利要求1所述的位线驱动结构，其特征在于：在所述行方向上排列的同一行所述驱动器件中，多个所述驱动器的所述源漏方向相同。
7.根据权利要求6所述的位线驱动结构，其特征在于：所述驱动器件阵列中相邻行的所述驱动器的所述源漏方向相反。
8.根据权利要求1所述的位线驱动结构，其特征在于：在所述行方向上排列的一行所述驱动器件中，多个所述驱动器件的所述栅极结构相互连接。
9.根据权利要求1所述的位线驱动结构，其特征在于：还包括：
形成于所述第一衬底中的浅沟槽隔离结构，其将多个所述驱动器件的所述有源器件区隔离；
形成于所述第一衬底的第一表面上的第一互连层，其包括层间介质层和电性连接结构；所述层间介质层覆盖所述驱动器件；所述电性连接结构贯穿所述层间介质层，并将所述驱动器件电性引出。
10.一种三维存储器结构，其特征在于：包括：
第二衬底，其具有相对设置的第三表面和第四表面；
形成于所述第二衬底的第三表面上的存储阵列结构，所述存储阵列结构包括多个存储串和连接所述存储串的位线结构；
如权利要求1至9任一项所述的位线驱动结构，所述位线驱动结构与所述位线结构连接。
11.根据权利要求10所述的三维存储器结构，其特征在于：所述存储阵列结构还包括阵列共源结构，所述阵列共源结构用于控制所述三维存储器结构的一个存储块中的所有存储串，且连接同一存储块的位线结构与同一所述位线驱动结构连接。
CN202011145768.XA 2020-10-23 2020-10-23 位线驱动结构及三维存储器结构 Pending CN112331652A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011145768.XA CN112331652A (zh) 2020-10-23 2020-10-23 位线驱动结构及三维存储器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011145768.XA CN112331652A (zh) 2020-10-23 2020-10-23 位线驱动结构及三维存储器结构

Publications (1)

Publication Number Publication Date
CN112331652A true CN112331652A (zh) 2021-02-05

Family

ID=74310973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011145768.XA Pending CN112331652A (zh) 2020-10-23 2020-10-23 位线驱动结构及三维存储器结构

Country Status (1)

Country Link
CN (1) CN112331652A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050528A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制作方法
US20140286103A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US8969945B2 (en) * 2012-09-05 2015-03-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN107430878A (zh) * 2015-06-30 2017-12-01 桑迪士克科技有限责任公司 非易失性存储***和方法
CN107507833A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN110870061A (zh) * 2019-10-14 2020-03-06 长江存储科技有限责任公司 用于三维nand的位线驱动器的隔离的结构和方法
CN111370423A (zh) * 2020-03-16 2020-07-03 长江存储科技有限责任公司 三维存储器及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050528A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制作方法
US8969945B2 (en) * 2012-09-05 2015-03-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20140286103A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN107430878A (zh) * 2015-06-30 2017-12-01 桑迪士克科技有限责任公司 非易失性存储***和方法
CN107507833A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN110870061A (zh) * 2019-10-14 2020-03-06 长江存储科技有限责任公司 用于三维nand的位线驱动器的隔离的结构和方法
CN111370423A (zh) * 2020-03-16 2020-07-03 长江存储科技有限责任公司 三维存储器及其制作方法

Similar Documents

Publication Publication Date Title
US10615173B2 (en) Three dimensional semiconductor memory devices
US6670671B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US7619279B2 (en) Three dimensional flash cell
US5682048A (en) Groove-type semiconductor device
KR100303956B1 (ko) 불휘발성반도체기억장치및그제조방법
KR100665910B1 (ko) 메모리 셀 유닛, 메모리 셀 유닛을 구비한 비휘발성반도체 기억 장치, 및 메모리 셀 어레이 구동 방법
TW201426913A (zh) 非揮發性記憶體結構及其製法
JP2004111478A (ja) 不揮発性半導体記憶装置およびその製造方法
TW201601303A (zh) 陣列扇出通路電晶體結構
KR100582516B1 (ko) 메모리셀 유닛, 비휘발성 반도체장치 및 그것을 구비한액정표시장치
JP4504403B2 (ja) 半導体記憶装置
CN111326521A (zh) 三维半导体存储器件
US6908818B2 (en) Contactless channel write/erase flash memory cell and its fabrication method
CN1828900B (zh) 含具有垂直栅电极的晶体管的半导体器件及其制造方法
US6240021B1 (en) Nonvolatile semiconductor memory device improved in readout operation
KR20050030099A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US12035522B2 (en) Bit-erasable embedded Select in Trench Memory (eSTM)
CN112331652A (zh) 位线驱动结构及三维存储器结构
US20110037112A1 (en) Nonvolatile memory devices with oblique charge storage regions and methods of forming the same
US8236646B2 (en) Non-volatile memory manufacturing method using STI trench implantation
CN112289802B (zh) 位线驱动装置及其制造方法、3d存储器件及其制造方法
KR102608913B1 (ko) 선택 게이트를 포함하는 비휘발성 메모리 소자 및 그 제조방법
US8390076B2 (en) Semiconductor device and manufacturing method thereof
JP2005101054A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20080038867A (ko) 플래시 메모리 소자 및 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210205