CN112289812B - 阵列基板、显示面板及显示装置 - Google Patents

阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN112289812B
CN112289812B CN202011180371.4A CN202011180371A CN112289812B CN 112289812 B CN112289812 B CN 112289812B CN 202011180371 A CN202011180371 A CN 202011180371A CN 112289812 B CN112289812 B CN 112289812B
Authority
CN
China
Prior art keywords
layer
transistor
array substrate
active layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011180371.4A
Other languages
English (en)
Other versions
CN112289812A (zh
Inventor
蔡雨
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Original Assignee
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Changjiang New Display Industry Innovation Center Co Ltd filed Critical Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority to CN202011180371.4A priority Critical patent/CN112289812B/zh
Publication of CN112289812A publication Critical patent/CN112289812A/zh
Application granted granted Critical
Publication of CN112289812B publication Critical patent/CN112289812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板、显示面板及显示装置。阵列基板包括衬底基板，位于衬底基板一侧的缓冲层；阵列基板包括第一晶体管和第二晶体管，第一晶体管包括第一有源层，第一有源层位于缓冲层背离衬底基板的一侧；第二晶体管包括第二有源层，第二有源层位于缓冲层背离第一有源层的一侧；衬底基板包括第一绝缘层，第一绝缘层复用为第二晶体管的绝缘层。根据本申请实施例，能够降低阵列基板的厚度。

Description

阵列基板、显示面板及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。
背景技术
随着显示技术的发展，用户对阵列基板的轻薄化的要求越来越高。尤其对于柔性阵列基板，若阵列基板的厚度较厚，则阵列基板的应力会较大，不利于柔性阵列基板的弯折。
因此，如何降低阵列基板的厚度成为本领域技术人员急需解决的技术问题。
发明内容
本申请提供一种阵列基板、显示面板及显示装置，能够降低阵列基板的厚度。
一方面，本申请实施例提供一种阵列基板，其包括：衬底基板，位于衬底基板一侧的缓冲层；阵列基板包括第一晶体管和第二晶体管，第一晶体管包括第一有源层，第一有源层位于缓冲层背离衬底基板的一侧；第二晶体管包括第二有源层，第二有源层位于缓冲层背离第一有源层的一侧；衬底基板包括第一绝缘层，第一绝缘层复用为第二晶体管的绝缘层。
另一方面，本申请实施例提供一种显示面板，其包括上述实施例所述的阵列基板。
又一方面，本申请实施例提供一种显示装置，其包括上述实施例所述的显示面板。
根据本申请实施例提供的阵列基板、显示面板及显示装置，通过将第一有源层和第二有源层分别设置于缓冲层的两侧，第一绝缘层复用为第二晶体管的绝缘层，可不必额外设置第二晶体管的绝缘层，从而降低阵列基板的整体厚度；另外，对于柔性阵列基板，能够降低阵列基板的应力，更有利于阵列基板的弯折。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征.目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是根据本申请一种实施例提供的阵列基板的结构示意图；
图2是一种对比示例提供的阵列基板的结构示意图；
图3是根据本申请另一种实施例提供的阵列基板的结构示意图；
图4是根据本申请又一种实施例提供的阵列基板的结构示意图；
图5是根据本申请另一种实施例提供的阵列基板的结构示意图；
图6是根据本申请又一种实施例提供的阵列基板的结构示意图；
图7是根据本申请又一种实施例提供的阵列基板的结构示意图；
图8是根据本申请又一种实施例提供的阵列基板的结构示意图；
图9是根据本申请又一种实施例提供的阵列基板的结构示意图；
图10是根据本申请一种实施例提供的像素电路的结构示意图；
图11是根据本申请一种实施例提供的扫描驱动电路的结构示意图；
图12是根据本申请另一种实施例提供的扫描驱动电路的结构示意图；
图13是根据本申请一种实施例提供的显示面板的结构示意图；
图14是根据本申请一种实施例提供的显示装置的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层.一个区域称为位于另一层.另一个区域“上面”或“上方”时，可以指直接位于另一层.另一个区域上面，或者在其与另一层.另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层.一个区域将位于另一层.另一个区域“下面”或“下方”。
本申请实施例提供一种阵列基板、显示面板及显示装置，以下将结合附图详细说明本申请实施例提供的阵列基板、显示面板及显示装置的具体结构。
图1是根据本申请一种实施例提供的阵列基板的结构示意图。如图1所示，本申请实施例提供的阵列基板100包括第一晶体管10、第二晶体管20、衬底基板30及缓冲层40。缓冲层40位于衬底基板30的一侧。第一晶体管10包括第一有源层11，第二晶体管20包括第二有源层21。第一有源层11和第二有源层21分别位于缓冲层40的两侧，具体的，第一有源层11位于缓冲层40背离衬底基板30的一侧，第二有源层21位于缓冲层40背离第一有源层11的一侧。缓冲层可以为无机绝缘层。
衬底基板30包括第一绝缘层，第一绝缘层复用为第二晶体管20的绝缘层。第二晶体管20还包括栅极22、源极23及漏极24。栅极22、源极23及漏极24与第二有源层22之间通常绝缘设置，第一绝缘层可以复用为第二晶体管20的栅极22与第二有源层22之间的绝缘层，也可以复用为源极23及漏极24与第二有源层22之间的绝缘层，还可以是栅极22和源极23/漏极24之间的绝缘层，在一些可选的方式中，第二晶体管20的源极23和漏极24位于不同金属层时，第一绝缘层还可以复用为源极23和漏极24之间的绝缘层。本申请中第一绝缘层复用为第二晶体管20的绝缘层，相当于至少将第二晶体管20的第二有源层21、栅极22、源极23及漏极24中的一者嵌入到了衬底基板30的内部。
示例性的，衬底基板30可以包括多层无机层和多层有机层，图1示例性的示出了衬底基板30包括一层有机层31和一层无机层32，无机层32位于缓冲层40与有机层31之间。源极23及漏极24可以位于无机层32背离第二有源层21的一侧，第一绝缘层可以包括无机层32，无机层32复用为源极23及漏极24与第二有源层22之间的绝缘层。另外，栅极22位于缓冲层40背离第二有源层21的一侧，缓冲层40可以复用为栅极22与第二有源层22之间的绝缘层。
示例性的，图1示意性的示出第一晶体管10的栅极12、源极13及漏极14均位于第一有源层11背离缓冲层40的一侧，本申请对此不作具体限定。
为了更好的理解本申请实施例的效果，请参考图2所示的对比示例图。如图2所示，图2中将第一有源层11和第二有源层21均设置在缓冲层40背离衬底基板30的一侧，且为了避免工艺过程中第一有源层11和第二有源层21相互影响，第一有源层11和第二有源层21位于不同膜层，为了使第一晶体管的栅极12、源极13及漏极14与第一有源层11之间绝缘设置，使第二晶体管20的栅极22、源极23及漏极24与第二有源层21之间绝缘设置，需要较多的绝缘层，例如绝缘层51、52、53、54、55。由于膜层较多，增加了阵列基板的整体厚度，并且对于柔性阵列基板，由于阵列基板的整体厚度较大，导致其被弯折时应力也较大，不利于弯折。
而根据本申请实施例提供的阵列基板100，通过将第一有源层11和第二有源层21分别设置于缓冲层40的两侧，并且衬底基板30的第一绝缘层复用为第二晶体管20的绝缘层，可不必额外设置第二晶体管20的绝缘层，从而能够降低阵列基板的整体厚度；另外，对于柔性阵列基板，能够降低阵列基板的应力，更有利于阵列基板的弯折。
本申请的发明人发现，衬底基板30的有机层具有杂质，这些杂质进入到晶体管的有源层会影响晶体管的性能。在一些可选的实施例中，如图3所示，衬底基板30的无机层32可以包括层叠设置的第一无机层321和第二无机层322，第二有源层21位于第一无机层321和第二无机层322之间，第一绝缘层包括第一无机层321和/或第二无机层322。由于第二有源层21位于第一无机层321和第二无机层322之间，能够避免第二有源层21与衬底基板30的有机层直接接触，从而降低有机层中的杂质进入到第二有源层21的可能性，避免影响第二有源层21的性能。
请继续参考图3，衬底基板30的有机层31可以包括第一有机层311和第二有机层312，第二有机层312位于缓冲层40与第一有机层311之间。一方面，通过设置两层有机层，可以增强衬底基板30的支撑强度；另一方面，在制备工艺中，通常在玻璃基板上形成衬底基板30，然后再利用激光剥离的方式将衬底基板30与玻璃基板玻璃，因此在激光剥离的过程中，即使第一有机层311受到损伤，至少还有第二有机层312，因此，通过设置两层有机层，可以更好的防止水氧的入侵；又一方面，对于柔性阵列基板，具有双层有机层的衬底基板30能够承受较大的弯折力，从而更好的保护阵列基板的晶体管器件。
示例性的，第一有机层311和第二有机层312可以均包括聚酰亚胺(Polyimide，PI)，使得衬底基板30为柔性基板，从而使阵列基板可弯折。上述无机层可以包括氧化硅、氮化硅中的至少一者。
在一些可选的实施例中，如图3所示，第一无机层321和第二无机层322可以位于第一有机层311和第二有机层312之间。
在另一些可选的实施例中，如图4所示，第一无机层321和第二无机层322可以位于第二有机层312和缓冲层之间。示例性的，第一有机层311与第二有机层312之间可以设置第三无机层323，可以更好的避免外界水氧入侵至晶体管的有源层。
图3和图4所示的两种实施例，均可以避免第二有源层21直接接触衬底基板30的任意一层有机层，从而降低有机层中的杂质进入到第二有源层21的可能性，避免影响第二有源层21的性能。
在一些可选的实施例中，请参考图3或图5，第二晶体管20的栅极22位于第二有源层21朝向缓冲层40的一侧，第二晶体管20的栅极22与第一晶体管10的栅极12同层设置。示例性的，如图3所示，第一晶体管10的栅极12可以位于第一有源层11背离缓冲层40的一侧，或者，如图5所示，第一晶体管10的栅极12可以位于第一有源层11朝向缓冲层40的一侧，且第一晶体管10的栅极12与第一有源层11之间间隔缓冲层。通过将第二晶体管20的栅极22与第一晶体管10的栅极12同层设置，可以在同一工艺步骤中同时形成两个晶体管的栅极，可以节省工艺步骤，降低成本。
另外，衬底基板的第一绝缘层包括第二晶体管20的栅极22、源极23及漏极24与第二有源层21之间所间隔的衬底基板的膜层。例如，如图3所示，第二晶体管20的栅极22与第二有源层21之间间隔有衬底基板30的第二无机层322和第二有机层312，可以理解的是，衬底基板的第一绝缘层包括第二无机层322和第二有机层312，第二无机层322和第二有机层312复用为栅极22与第二有源层21之间的绝缘层。第二晶体管20的源极23及漏极24与第二有源层21之间间隔有衬底基板30的第一无机层321，可以理解的是，衬底基板的第一绝缘层包括第一无机层321，第一无机层321复用为源极23及漏极24与第二有源层21之间的绝缘层。同理，图5以及下述实施例的附图中的衬底基板的第一绝缘层包括第二晶体管20的栅极22、源极23及漏极24与第二有源层21之间所间隔的衬底基板的膜层，本文不再一一详细赘述。
在一些可选的实施例中，请参考图4或图6，第一晶体管10的源极13、漏极14位于第一有源层11朝向第二有源层21的一侧，第二晶体管20的源极23、漏极24位于第二有源层21朝向第一有源层11的一侧，第二晶体管20的源漏极与第一晶体管10的源漏极同层设置。
例如，如图4所示，第二晶体管20的源漏极与第一晶体管10的源漏极同层设置可以包括第一晶体管10的源极13、漏极14以及第二晶体管20的源极23、漏极24均通层设置，如此，可以在同一工艺步骤中同时形成第一晶体管10的源极13、漏极14以及第二晶体管20的源极23、漏极24，可以节省工艺步骤，降低成本。
又例如，如图6所示，第一晶体管10的源极13、漏极14非同层设置，第一晶体管10的源极13与第二晶体管20的源极23通层设置，第一晶体管10的漏极14与第二晶体管20的漏极24通层设置，使第一晶体管10的源极13、漏极14以及第二晶体管20的源极23、漏极24占用两个金属层，更有利于源漏极的图案化设计，避免第一晶体管10的源极13、漏极14之间相互干扰，也避免第二晶体管20的源极23、漏极24之间相互干扰。
在一些可选的实施例中，如图7所示，衬底基板30包括无机层324，无机层324位于第二有源层21背离缓冲层40的一侧，第二晶体管20的栅极22和/或第二晶体管20的源极23、漏极24位于无机层324背离第二有源层21的一侧。也就是说，衬底基板30的第一绝缘层包括无机层324。示例性的，衬底基板30可以包括第一有机层311、第二有机层312、无机层324及无机层325。无机层325位于第一有机层311和第二有机层312之间，无机层324位于第二有源层21与第二有机层312之间。
在一些可选的实施例中，如图8所示，第二晶体管20的源极23、漏极24可以位于第二有源层21背离缓冲层40的一侧。阵列基板100还可以包括位于衬底基板30内的信号线60，信号线60可以与第一晶体管10和/或第二晶体管20电连接。示例性的，信号线60可以和第二晶体管20的源极23、漏极24通层设置。信号线60可以是扫描信号线、数据信号线、电源信号线(Vdd line)、参考电压信号线(verf line)、发光控制信号线(emit line)中的至少一种。根据本申请实施例，将信号线60嵌入在衬底基板30内部，可以避免在阵列基板边框处走线，从而可以实现窄边框或者无边框。
在一些可选的实施例中，如图8或图9所示，阵列基板还可以包括驱动芯片70，驱动芯片70与信号线60电连接，驱动芯片70位于衬底基板30背离缓冲层40的一侧。驱动芯片70可以通过过孔与信号线60实现电连接。将驱动芯片70设置在衬底基板30的背面，可以进一步实现窄边框或者无边框。
在一些可选的实施例中，请继续参考图8，示例性的，衬底基板30可以包括两层有机层和三层无机层，分别为第一有机层311、第二有机层312、无机层324、325、326。无机层325、326位于第一有机层311和第二有机层31之间，无机层324位于缓冲层40和第二有机层312之间，第二有源层21位于缓冲层40和无机层324之间，第二晶体管20的栅极22位于缓冲层40背离第二有源层21的一侧，第二晶体管20的源极23、漏极24位于无机层326与第一有机层311之间，第二晶体管20的源极23、漏极24通过第一过孔H1与第二有源层21电连接。
在一些可选的实施例中，请继续参考图9，图9与图8的不同之处在于，阵列基板100还包括连接层231、241，连接层231、241位于第二有源层21与第二晶体管20的源极23、漏极24之间，连接层231、241通过第一子过孔H11与第二有源层21电连接，连接层231通过第二子过孔H12与第二晶体管20的源极23电连接，连接层241通过第二子过孔H12与第二晶体管20的漏极24电连接。在垂直于阵列基板所在平面的方向上，第一过孔H1的深度大于第一子过孔H11和第二子过孔H12中任意一者的深度。
第一过孔H1可以理解为深孔，第一子过孔H11和第二子过孔H12可以理解为潜孔，通过两个潜孔的方式将第二晶体管20的源极23、漏极24与第二有源层21电连接，可以降低打孔难度，且能减小孔径尺寸，减小过孔占用的面积。
在一些可选的实施例中，请继续参考图7，第一有源层11在缓冲层40上的正投影与第二有源层21在缓冲层上的正投影至少部分交叠。通过将第一有源层11和第二有源层21交叠设置，可以减小第一晶体管10和第二晶体管20的占用面积。
本申请的发明人发现，硅晶体管的有源层比金属氧化物的有源层更容易受有机层中杂志的影响。因此，在上述任一项实施例中，第一有源层11可以包括硅，例如，低温多晶硅(Low Temperature Poly-Silicon，LTPS)。第二有源层21可以包括金属氧化物，例如，铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。也就是说，本申请实施例中，可以将金属氧化物晶体管的有源层嵌在衬底基板内，将硅晶体管的有源层设置在衬底基板外，从而在降低阵列基板的整体厚度的同时，避免衬底基板的有机层中的杂质对硅晶体管的影响。
在另一些实施例中，也可以不对第一晶体管10及第二晶体管20的类型进行限定，例如，两者可以都是金属氧化物晶体管，也可以都是硅晶体管，也可以第一晶体管为金属氧化物晶体管，第二晶体管为硅晶体管。
在上述任一项实施例中，衬底基板30中的无机层的材料可以包括氧化硅(SiOx)、氮化硅(SiNx)、ɑ-Si、氧化铝(Al2O3)中的至少一种。
在另一些可选的实施例中，衬底基板30中至少部分无机层的材料可以是氧化铝(Al2O3)。本申请的发明人经过大量实验数据发现，厚度为30nm～50nm的氧化铝膜层可以达到厚度为1微米的氧化硅或氮化硅膜层的同样的水氧阻隔效果，因此，采用氧化铝制备衬底基板30中至少部分无机层，在达到阻隔外界水氧的同时，可以进一步降低阵列基板的厚度。
在一些可选的实施例中，阵列基板100可以包括像素电路。像素电路可以包括本申请实施例中的至少一个第一晶体管10和至少一个第二晶体管20。如上所述，第一有源层11在缓冲层40上的正投影可以与第二有源层21在缓冲层40上的正投影至少部分交叠。通过将第一有源层11和第二有源层21交叠设置，可以减小第一晶体管10和第二晶体管20的占用面积，像素电路包括第一晶体管10和第二晶体管20，可以增大子像素开口率。
示例性的，第二晶体管20可以为氧化物晶体管，氧化物晶体管漏电流比较小，可以作为像素电路中的开关晶体管，以降低功耗。第一晶体管10可以为硅晶体管，硅晶体管的迁移率相对较大，可以用于像素电路中的驱动晶体管。
例如，如图10所示，像素电路的电路结构为7T1C电路，当然像素电路的电路结构也可以是6T1C电路、6T2C电路、7T2C电路、9T1C电路中的任一种。本文中，“7T1C电路”指像素电路中包括7个晶体管(T)和1个电容(C)的像素电路，其它“6T1C电路”、“6T2C电路”、“7T2C电路”、“9T1C电路”等依次类推。
请继续参考图10，晶体管T4为驱动晶体管，其它晶体管为开关晶体管。以第一晶体管10为硅晶体管，第二晶体管20为金属氧化物晶体管为例，开关晶体管中的晶体管T1和晶体管T2可以为第二晶体管20，晶体管T1和晶体管T2的栅极电压为高电平时，晶体管T1和晶体管T2处于导通状态。开关晶体管中的晶体管T3可以为第一晶体管10，晶体管T3的栅极电压为低电平时，晶体管T3处于导通状态。也就是说，晶体管T1和晶体管T2与晶体管T3导通电平的电位是相反的，扫描驱动电路不仅需要逐行输出导通电平为高电平的扫描信号，也需要输出导通电平为低电平的扫描信号，因此需要增加扫描驱动电路中移位寄存器的数量，需要增加边框大小。
在一些可选的实施例中，请参考图11和图12，阵列基板的扫描驱动电路80包括多个移位寄存器81，移位寄存器81可以包括第一移位寄存器811和第二移位寄存器812。多个第一移位寄存器811级联，第一移位寄存器811可以输出导通电平为低电平的扫描信号(pSCAN)，多个第二移位寄存器812级联，第二移位寄存器812可以输出导通电平为高电平的扫描信号(nSCAN)。
例如，如图11所示，各移位寄存器81可以包括至少一个第一晶体管10和至少一个第二晶体管20。如上所述，第一晶体管10和第二晶体管20的有源层在缓冲层40上的正投影存在交叠，因此，相对于移位寄存器中的各晶体管均不存在交叠的情况，本申请实施例可以减小各移位寄存器81占用的面积，因此可以减小阵列基板的边框大小，实现窄边框。
又例如，如图12所示，第一移位寄存器811包括多个第一晶体管10，第二移位寄存器812包括多个第二晶体管20。仍以第一晶体管10为硅晶体管，第二晶体管20为金属氧化物晶体管为例，第一移位寄存器811的输出端可以与像素电路中的第一晶体管10的栅极电连接，第二移位寄存器812的输出端与像素电路中的第二晶体管20的栅极电连接。
如上所处，第一晶体管10的第一有源层11和第二晶体管20的第二有源层21分别位于缓冲层40的两侧，则第一移位寄存器811和第二移位寄存器812也可以分别位于缓冲层40的两侧，在垂直于阵列基板所在平面的方向上，第一移位寄存器811和第二移位寄存器812可以是交叠的，也就是说，第一移位寄存器811和第二移位寄存器812可以是上下分布的。在第一移位寄存器811和第二移位寄存器812的电路结构相同的情况下，第一移位寄存器811和第二移位寄存器812在缓冲层40上的正投影可以重合。根据本申请实施例，在需要增加扫描驱动电路中移位寄存器的数量的情况下，将第一移位寄存器811和第二移位寄存器812设置为上下分布的方式，可以进一步减小扫描驱动电路占用的面积，因此可以减小阵列基板的边框大小，进一步实现窄边框。
本申请还提供一种显示面板。图13示出根据本申请一种实施例提供的显示面板的结构示意图。如图13所示，本申请实施例提供的显示面板1000可以包括阵列基板100和对置基板200。其中，阵列基板100为上述任一实施例所述的阵列基板。对置基板200可以为保护盖板，例如玻璃盖板。图13所示的显示面板可以为有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板。
本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以微型发光二极管(Micro LED)显示面板，量子点显示面板等。
本申请实施例提供的显示面板，具有本申请实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。
本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图14，图14是本申请实施例提供的一种显示装置的结构示意图。图14提供的显示装置2000包括本申请上述任一实施例提供的显示面板1000。图14实施例仅以手机为例，对显示装置2000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (15)

1.一种阵列基板，其特征在于，包括衬底基板，位于衬底基板一侧的缓冲层；
所述阵列基板包括第一晶体管和第二晶体管，所述第一晶体管包括第一有源层，所述第一有源层位于所述缓冲层背离所述衬底基板的一侧；所述第二晶体管包括第二有源层，所述第二有源层位于所述缓冲层背离所述第一有源层的一侧；
所述衬底基板包括第一绝缘层，所述第一绝缘层复用为所述第二晶体管的绝缘层；
所述第一晶体管的源漏极位于所述第一有源层朝向所述第二有源层的一侧，所述第二晶体管的源漏极位于所述第二有源层朝向所述第一有源层的一侧。
2.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板包括层叠设置的第一无机层和第二无机层，所述第二有源层位于所述第一无机层和所述第二无机层之间，所述第一绝缘层包括所述第一无机层和/或所述第二无机层。
3.根据权利要求2所述的阵列基板，其特征在于，所述衬底基板包括第一有机层和第二有机层，所述第二有机层位于所述缓冲层与所述第一有机层之间；
所述第一无机层和所述第二无机层位于所述第一有机层和所述第二有机层之间；
或者，所述第一无机层和所述第二无机层位于所述第二有机层和所述缓冲层之间。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二晶体管的栅极位于所述第二有源层朝向所述缓冲层的一侧，所述第二晶体管的栅极与所述第一晶体管的栅极同层设置。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二晶体管的源漏极与所述第一晶体管的源漏极同层设置。
6.据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层位于所述第二有源层背离所述缓冲层的一侧，所述第一绝缘层为无机层，所述第二晶体管的栅极和/或所述第二晶体管的源漏极位于所述第一绝缘层背离所述第二有源层的一侧。
7.根据权利要求1所述的阵列基板，其特征在于，所述第二晶体管的源漏极位于所述第二有源层背离所述缓冲层的一侧，所述阵列基板还包括位于所述衬底基板内的信号线，所述信号线与所述第一晶体管和/或所述第二晶体管电连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括驱动芯片，所述驱动芯片与所述信号线电连接，所述驱动芯片位于所述衬底基板背离所述缓冲层的一侧。
9.根据权利要求7所述的阵列基板，其特征在于，所述第二晶体管的源漏极通过第一过孔与所述第二有源层电连接；
或者，所述阵列基板还包括连接层，所述连接层位于所述第二有源层与所述第二晶体管的源漏极之间，所述连接层通过第一子过孔与所述第二有源层电连接，所述连接层通过第二子过孔与所述第二晶体管的源漏极电连接；
其中，在垂直于所述阵列基板所在平面的方向上，所述第一过孔的深度大于所述第一子过孔和所述第二子过孔中任意一者的深度。
10.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层在所述缓冲层上的正投影与所述第二有源层在所述缓冲层上的正投影至少部分交叠。
11.根据权利要求1至10任一项所述的阵列基板，其特征在于，所述第一有源层包括硅，所述第二有源层包括金属氧化物。
12.根据权利要求1至10任一项所述的阵列基板，其特征在于，所述阵列基板包括像素电路，所述像素电路包括至少一个所述第一晶体管和至少一个所述第二晶体管。
13.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板包括扫描驱动电路，所述扫描驱动电路包括多个移位寄存器；
其中，各所述移位寄存器包括至少一个所述第一晶体管和至少一个所述第二晶体管；
或者，所述移位寄存器包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器包括多个所述第一晶体管，且所述第一移位寄存器的输出端与所述像素电路中的所述第一晶体管的栅极电连接，所述第二移位寄存器包括多个所述第二晶体管，且所述第二移位寄存器的输出端与所述像素电路中的所述第二晶体管的栅极电连接。
14.一种显示面板，其特征在于，包括如权利要求1-13任一项所述的阵列基板。
15.一种显示装置，其特征在于，包括如权利要求14所述的显示面板。
CN202011180371.4A 2020-10-29 2020-10-29 阵列基板、显示面板及显示装置 Active CN112289812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011180371.4A CN112289812B (zh) 2020-10-29 2020-10-29 阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011180371.4A CN112289812B (zh) 2020-10-29 2020-10-29 阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN112289812A CN112289812A (zh) 2021-01-29
CN112289812B true CN112289812B (zh) 2022-11-04

Family

ID=74374036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011180371.4A Active CN112289812B (zh) 2020-10-29 2020-10-29 阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN112289812B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN105140260A (zh) * 2015-07-23 2015-12-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制作方法、显示装置
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109461744A (zh) * 2018-11-06 2019-03-12 上海天马微电子有限公司 一种双面显示面板、制作方法以及显示装置
CN110473493A (zh) * 2019-08-30 2019-11-19 上海中航光电子有限公司 显示面板的驱动方法及显示装置
CN111092077A (zh) * 2018-10-23 2020-05-01 广东聚华印刷显示技术有限公司 双薄膜晶体管及其制备方法、显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN105140260A (zh) * 2015-07-23 2015-12-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制作方法、显示装置
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111092077A (zh) * 2018-10-23 2020-05-01 广东聚华印刷显示技术有限公司 双薄膜晶体管及其制备方法、显示面板
CN109461744A (zh) * 2018-11-06 2019-03-12 上海天马微电子有限公司 一种双面显示面板、制作方法以及显示装置
CN110473493A (zh) * 2019-08-30 2019-11-19 上海中航光电子有限公司 显示面板的驱动方法及显示装置

Also Published As

Publication number Publication date
CN112289812A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
US11631728B2 (en) Array substrate structure and display device
US11957008B2 (en) Display substrate and display device
US11437457B2 (en) Display substrate and display device
US20240161699A1 (en) Pixel drive circuit, display panel and display device
US20240212597A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
CN111710685B (zh) 显示面板及其制作方法、显示装置
CN111785758A (zh) 显示面板及显示装置
CN112289812B (zh) 阵列基板、显示面板及显示装置
US20240087529A1 (en) Display substrate and display device
US11837627B2 (en) Display apparatus, display panel and method for manufacturing the same
CN113903751A (zh) 薄膜晶体管阵列衬底和显示器件
KR20210057879A (ko) 표시 장치 및 표시 장치의 제조 방법
CN112289813B (zh) 阵列基板、显示面板及显示装置
CN114284317A (zh) 显示面板
CN115701310A (zh) 像素驱动电路及其驱动方法、显示面板
CN113394236A (zh) 显示面板及显示装置
CN112289841B (zh) 显示面板及显示装置
KR20210056479A (ko) 표시 장치 및 표시 장치의 제조 방법
US11567604B2 (en) Display module and display device
CN221080022U (zh) 一种阵列基板和显示装置
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
CN112820743B (zh) 显示面板及其制作方法、显示装置
CN220829962U (zh) 一种阵列基板和显示装置
WO2023231004A1 (zh) 显示面板及其制造方法、显示装置
WO2023024038A1 (zh) 显示基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant