CN112271137B - 一种基于高电子迁移率晶体管的钝化方法 - Google Patents

一种基于高电子迁移率晶体管的钝化方法 Download PDF

Info

Publication number
CN112271137B
CN112271137B CN202011204720.1A CN202011204720A CN112271137B CN 112271137 B CN112271137 B CN 112271137B CN 202011204720 A CN202011204720 A CN 202011204720A CN 112271137 B CN112271137 B CN 112271137B
Authority
CN
China
Prior art keywords
passivated
electron mobility
high electron
mobility transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011204720.1A
Other languages
English (en)
Other versions
CN112271137A (zh
Inventor
张世勇
徐建星
王蓉
郑鹏辉
童小东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN202011204720.1A priority Critical patent/CN112271137B/zh
Publication of CN112271137A publication Critical patent/CN112271137A/zh
Application granted granted Critical
Publication of CN112271137B publication Critical patent/CN112271137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于高电子迁移率晶体管的钝化方法，通过施加较大能量可以将高电子迁移率晶体管表面晶格的原子激发为自由原子，该自由原子会在自由迁移下优先占据形成能较低的漏电通道。在自由原子占据漏电通道之后会改变漏电通道的能带结构，从而使得部分漏电通道中电子跃迁需要能量增加，最终达到漏电流减小，漏电通道得到钝化的效果。上述自由原子会填充并消除高电子迁移率晶体管内部的缺陷，从而将高电子迁移率晶体管中多种漏电通道钝化为同一种漏电通道，提升对高电子迁移率晶体管的钝化效果，提升高电子迁移率晶体管的响应度。

Description

一种基于高电子迁移率晶体管的钝化方法
技术领域
本发明涉及晶体管技术领域，特别是涉及一种基于高电子迁移率晶体管的钝化方法。
背景技术
HEMT(High electron mobility transistor，高电子迁移率晶体管)也称调制掺杂场效应管，是场效应晶体管的一种，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道，而不像金属氧化物半导体场效应管那样，直接使用掺杂的半导体而不是结来形成导电沟道。高电子迁移率晶体管可以在极高频下工作，因此在移动电话、***和雷达中应用广泛。
在特定密封环境下，高迁移率场效应晶体管能够用来实现小体积、耐高温、耐酸碱的环境反馈器件，当环境气氛发生微小改变时HEMT器件的电流或电压发生改变，进而预警密封空间下环境变化或者保护其他电路。由于HEMT制造中使用GaAs、GaN、InP等材料，材料中往往同时存在多种缺陷形式，在正常工作下有一定的漏电流，这个漏电流影响了HEMT器件的响应度。所以如何提高高电子迁移率晶体管的响应度时本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种基于高电子迁移率晶体管的钝化方法，可以有效提高高电子迁移率晶体管的响应度。
为解决上述技术问题，本发明提供一种基于高电子迁移率晶体管的钝化方法，包括：
将高电子迁移率晶体管置于钝化装置内；
通过所述钝化装置向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子；所述待钝化区域具有多种漏电通道，所述附加能量大于所述待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，所述自由原子的剂量小于所述待钝化区域改变为非晶态的剂量。
可选的，所述附加能量的大小大于所述迁移能量大小的10倍。
可选的，所述自由原子的剂量小于所述待钝化区域改变为非晶态剂量的十分之一。
可选的，所述通过所述钝化装置向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子包括：
通过预设工艺向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子；
所述预设工艺包括以下任意一项：
低能粒子注入、III族元素注入、中子注入。
可选的，所述附加能量大小的取值范围为：0.1MeV至5MeV，包括端点值。
可选的，所述剂量大小的取值范围为：1×109cm2至1×1015cm2，包括端点值。
可选的，所述通过所述钝化装置向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子包括：
通过等离子退火工艺向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子。
可选的，所述等离子退火工艺的退火气氛可以为以下任意一项或任意组合：
氢气、氮气、氩气。
可选的，所述等离子退火工艺的退火温度的取值范围为：350℃至550℃，包括端点值。
本发明所提供的一种基于高电子迁移率晶体管的钝化方法，包括将高电子迁移率晶体管置于钝化装置内；通过钝化装置向高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在待钝化区域生成自由迁移至漏电通道的自由原子；所述待钝化区域具有多种漏电通道，附加能量大于待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，自由原子的剂量小于待钝化区域改变为非晶态的剂量。通过施加较大能量可以将高电子迁移率晶体管表面晶格的原子激发为自由原子，该自由原子会在自由迁移下优先占据形成能较低的漏电通道。在自由原子占据漏电通道之后会改变漏电通道的能带结构，从而使得部分漏电通道中电子跃迁需要能量增加，最终达到漏电流减小，漏电通道得到钝化的效果。上述自由原子会填充并消除高电子迁移率晶体管内部的缺陷，从而将高电子迁移率晶体管中多种漏电通道钝化为同一种漏电通道，提升对高电子迁移率晶体管的钝化效果，提升高电子迁移率晶体管的响应度。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种基于高电子迁移率晶体管的钝化方法的流程图；
图2为本发明实施例所提供的一种具体的基于高电子迁移率晶体管的钝化方法的流程图。
具体实施方式
本发明的核心是提供一种基于高电子迁移率晶体管的钝化方法。在现有技术中，由于HEMT制造中使用GaAs、GaN、InP等材料，材料中往往同时存在多种缺陷形式，形成多种漏电通道，从而在正常工作下有一定的漏电流，这个漏电流影响了HEMT器件的响应度。
而本发明所提供的一种基于高电子迁移率晶体管的钝化方法，包括将高电子迁移率晶体管置于钝化装置内；通过钝化装置向高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在待钝化区域生成自由迁移至漏电通道的自由原子；所述待钝化区域具有多种漏电通道，附加能量大于待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，自由原子的剂量小于待钝化区域改变为非晶态的剂量。通过施加较大能量可以将高电子迁移率晶体管表面晶格的原子激发为自由原子，该自由原子会在自由迁移下优先占据形成能较低的漏电通道。在自由原子占据漏电通道之后会改变漏电通道的能带结构，从而使得部分漏电通道中电子跃迁需要能量增加，最终达到漏电流减小，漏电通道得到钝化的效果。上述自由原子会填充并消除高电子迁移率晶体管内部的缺陷，从而将高电子迁移率晶体管中多种漏电通道钝化为同一种漏电通道，提升对高电子迁移率晶体管的钝化效果，提升高电子迁移率晶体管的响应度。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种基于高电子迁移率晶体管的钝化方法的流程图。
参见图1，在本发明实施例中，基于高电子迁移率晶体管的钝化方法包括：
S101：将高电子迁移率晶体管置于钝化装置内。
有关高电子迁移率晶体管的具体结构可以参考现有技术，在此不再进行赘述。有关钝化装置的结构同样可以参考现有技术，只要能向将高电子迁移率晶体管的待钝化区域施加预设大小的附加能量即可，在此不做具体限定。
S102：通过钝化装置向高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在待钝化区域生成自由迁移至漏电通道的自由原子。
在本发明实施例中，所述待钝化区域具有多种漏电通道，所述附加能量大于所述待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，所述自由原子的剂量小于所述待钝化区域改变为非晶态的剂量。
漏电通道相当于高电子迁移率晶体管中的缺陷，而在本发明实施例中高电子迁移率晶体管的待钝化区域具有多种漏电通道，该漏电通道通常位于晶体内部。在本步骤中，会通过钝化装置向高电子迁移率晶体管的待钝化区域施加一定的附加能量，以生成自由原子，并使自由原子可以迁移至高电子迁移率晶体管的待钝化区域内部的漏电通道。由于上述施加给自由原子附加能量需要大于待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，即在该附加能量下，会有部分原本处在待钝化区域的晶格中原子被碰撞离开其原本的位置形成自由原子，并迁移到高电子迁移率晶体管内部，与高电子迁移率晶体管内部的缺陷，即高电子迁移率晶体管内部的漏电通道相互耦合，以减少或消除高电子迁移率晶体管内部的缺陷，即减少或消除高电子迁移率晶体管的漏电通道种类从而提高高电子迁移率晶体管的响应度。
而在本发明实施例中，上述自由原子的剂量需要小于待钝化区域改变为非晶态的剂量，即该钝化过程不会毁坏器件或改变器件的基本性能，不会改变上述高电子迁移率晶体管中待钝化区域的材料种类。
具体的，在本发明实施例中，上述所述附加能量的大小通常需要大于所述迁移能量大小的10倍。即在本发明实施例中，上述施加给待钝化区域的附加能量需要远大于待钝化区域的晶格中原子离开晶格的迁移能量，以保证钝化过程中可以减少高电子迁移率晶体管内的漏电通道种类。
具体的，在本发明实施例中，自由原子的剂量通常需要小于所述待钝化区域改变为非晶态剂量的十分之一，以保证在钝化过程中不会毁坏器件或改变器件的基本性能，不会改变上述高电子迁移率晶体管中待钝化区域的材料种类。
本发明实施例所提供的一种基于高电子迁移率晶体管的钝化方法，包括将高电子迁移率晶体管置于钝化装置内；通过钝化装置向高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在待钝化区域生成自由迁移至漏电通道的自由原子；所述待钝化区域具有多种漏电通道，附加能量大于待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，自由原子的剂量小于待钝化区域改变为非晶态的剂量。通过施加较大能量可以将高电子迁移率晶体管表面晶格的原子激发为自由原子，该自由原子会在自由迁移下优先占据形成能较低的漏电通道。在自由原子占据漏电通道之后会改变漏电通道的能带结构，从而使得部分漏电通道中电子跃迁需要能量增加，最终达到漏电流减小，漏电通道得到钝化的效果。上述自由原子会填充并消除高电子迁移率晶体管内部的缺陷，从而将高电子迁移率晶体管中多种漏电通道钝化为同一种漏电通道，提升对高电子迁移率晶体管的钝化效果，提升高电子迁移率晶体管的响应度。
有关本发明所提供的一种基于高电子迁移率晶体管的钝化方法的具体内容将在下述发明实施例中做详细介绍。
请参考图2，图2为本发明实施例所提供的一种具体的基于高电子迁移率晶体管的钝化方法的流程图。
参见图2，在本发明实施例中，基于高电子迁移率晶体管的钝化方法包括：
S201：将高电子迁移率晶体管置于钝化装置内。S202：通过预设工艺向高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在待钝化区域生成自由迁移至漏电通道的自由原子。
在本发明实施例中，所述预设工艺包括以下任意一项：低能粒子注入、III族元素注入、中子注入。即在本发明实施例中，具体可以通过粒子注入工艺，具体可以通过低能粒子注入、III族元素注入、中子注入中的一种工艺实现向待钝化区域施加预设大小的附加能量。有关低能粒子注入、III族元素注入、中子注入的具体工艺内容可以参考现有技术，在此不再进行赘述。
具体的，在本步骤中当通过注入工艺施加预设大小的附加能量时，其附加能量大小的取值范围通常为：0.1MeV至5MeV，包括端点值。当上述附加能量在该区间内时，可以保证施加给待钝化区域的附加能量远大于待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，以保证钝化过程中可以减少高电子迁移率晶体管内的漏电通道种类。
具体的，在本步骤中当通过注入工艺施加预设大小的附加能量时，该自由原子剂量大小的取值范围通常为：1×109cm2至1×1015cm2，包括端点值。当自由原子的剂量处于上述范围时，可以保证自由原子的剂量远小于待钝化区域改变为非晶态的剂量，以保证在钝化过程中不会毁坏器件或改变器件的基本性能，不会改变上述高电子迁移率晶体管中待钝化区域的材料种类。
具体的，本步骤可以具体为：通过等离子退火工艺向高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在待钝化区域生成自由迁移至漏电通道的自由原子。
即在本发明实施例中，具体还可以通过等离子退火工艺施加预设大小的附加能量，以钝化该待钝化区域内多种漏电通道。有关等离子退火工艺的具体工艺内容可以参考现有技术，在此不再进行赘述。
具体的，在本发明实施例中，为了保证等离子退火工艺的进行，上述等离子退火工艺的退火气氛可以为以下任意一项或任意组合：氢气、氮气、氩气。该组分的退火气氛可以对高电子迁移率晶体管起到良好的钝化效果，有效减少高电子迁移率晶体管内的多种漏电通道的数量。同时，在本发明实施例中，为了保证通过等离子退火工艺可以对高电子迁移率晶体管起到良好的钝化效果，所述等离子退火工艺的退火温度的取值范围通常为：350℃至550℃，包括端点值。即等离子退火工艺的退火温度可以恰好为350℃或550℃，以及其之间的任一温度。
本发明实施例所提供的一种基于高电子迁移率晶体管的钝化方法，通过施加较大能量可以将高电子迁移率晶体管表面晶格的原子激发为自由原子，该自由原子会在自由迁移下优先占据形成能较低的漏电通道。在自由原子占据漏电通道之后会改变漏电通道的能带结构，从而使得部分漏电通道中电子跃迁需要能量增加，最终达到漏电流减小，漏电通道得到钝化的效果。上述自由原子会填充并消除高电子迁移率晶体管内部的缺陷，从而将高电子迁移率晶体管中多种漏电通道钝化为同一种漏电通道，提升对高电子迁移率晶体管的钝化效果，提升高电子迁移率晶体管的响应度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种基于高电子迁移率晶体管的钝化方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种基于高电子迁移率晶体管的钝化方法，其特征在于，包括：
将高电子迁移率晶体管置于钝化装置内；
通过所述钝化装置向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子；所述待钝化区域具有多种漏电通道，所述附加能量大于所述待钝化区域的晶格中原子被碰撞离开晶格的迁移能量，所述自由原子的剂量小于所述待钝化区域改变为非晶态的剂量。
2.根据权利要求1所述的方法，其特征在于，所述附加能量的大小大于所述迁移能量大小的10倍。
3.根据权利要求2所述的方法，其特征在于，所述自由原子的剂量小于所述待钝化区域改变为非晶态剂量的十分之一。
4.根据权利要求1所述的方法，其特征在于，所述通过所述钝化装置向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子包括：
通过预设工艺向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子；
所述预设工艺包括以下任意一项：
低能粒子注入、III族元素注入、中子注入。
5.根据权利要求4所述的方法，其特征在于，所述附加能量大小的取值范围为：0.1MeV至5MeV，包括端点值。
6.根据权利要求5所述的方法，其特征在于，所述自由原子的剂量大小的取值范围为：1×109cm2至1×1015cm2，包括端点值。
7.根据权利要求1所述的方法，其特征在于，所述通过所述钝化装置向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子包括：
通过等离子退火工艺向所述高电子迁移率晶体管的待钝化区域施加预设大小的附加能量，以在所述待钝化区域生成自由迁移至漏电通道的自由原子。
8.根据权利要求7所述的方法，其特征在于，所述等离子退火工艺的退火气氛为以下任意一项或任意组合：
氢气、氮气、氩气。
9.根据权利要求8所述的方法，其特征在于，所述等离子退火工艺的退火温度的取值范围为：350℃至550℃，包括端点值。
CN202011204720.1A 2020-11-02 2020-11-02 一种基于高电子迁移率晶体管的钝化方法 Active CN112271137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011204720.1A CN112271137B (zh) 2020-11-02 2020-11-02 一种基于高电子迁移率晶体管的钝化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011204720.1A CN112271137B (zh) 2020-11-02 2020-11-02 一种基于高电子迁移率晶体管的钝化方法

Publications (2)

Publication Number Publication Date
CN112271137A CN112271137A (zh) 2021-01-26
CN112271137B true CN112271137B (zh) 2024-04-09

Family

ID=74344561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011204720.1A Active CN112271137B (zh) 2020-11-02 2020-11-02 一种基于高电子迁移率晶体管的钝化方法

Country Status (1)

Country Link
CN (1) CN112271137B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794428A (zh) * 2005-10-25 2006-06-28 西安电子科技大学 GaN基化合物材料上原位淀积高介电常数Al2O3和金属膜的方法
CN107958932A (zh) * 2017-11-09 2018-04-24 中国工程物理研究院电子工程研究所 载流子浓度调制型高迁移率场效应晶体管及其制造方法
CN109411351A (zh) * 2018-10-12 2019-03-01 中国工程物理研究院电子工程研究所 一种GaN基材料的凹槽制备方法
CN111509042A (zh) * 2020-04-30 2020-08-07 中国电子科技集团公司第五十五研究所 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US8114717B2 (en) * 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
US9601608B2 (en) * 2014-11-13 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for a gallium nitride (GaN) high electron mobility transistor
EP3179515A1 (en) * 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794428A (zh) * 2005-10-25 2006-06-28 西安电子科技大学 GaN基化合物材料上原位淀积高介电常数Al2O3和金属膜的方法
CN107958932A (zh) * 2017-11-09 2018-04-24 中国工程物理研究院电子工程研究所 载流子浓度调制型高迁移率场效应晶体管及其制造方法
CN109411351A (zh) * 2018-10-12 2019-03-01 中国工程物理研究院电子工程研究所 一种GaN基材料的凹槽制备方法
CN111509042A (zh) * 2020-04-30 2020-08-07 中国电子科技集团公司第五十五研究所 一种MIS结构GaN高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
CN112271137A (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
Baliga et al. Power mosfets
Chen et al. Enhancement‐mode AlGaN/GaN HEMT and MIS‐HEMT technology
TWI409859B (zh) 氮化鎵緩衝層中之摻雜劑擴散調變技術
JPH0818045A (ja) 時間依存性絶縁破損を減少させた半導体デバイス
US10297447B2 (en) High electron mobility transistor manufacturing method and high electron mobility transistor
Hou et al. High linearity and high power performance with barrier layer of sandwich structure and Al0. 05GaN back barrier for X-band application
CN102184943A (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
KR100329251B1 (ko) 반도체소자및그제조방법
CN104465746A (zh) 一种hemt器件及其制造方法
CN112271137B (zh) 一种基于高电子迁移率晶体管的钝化方法
Goswami et al. Physics based modeling of gate leakage current due to traps in AlGaN/GaN HFETs
US6265756B1 (en) Electrostatic discharge protection device
Yang et al. Vertical GaN power rectifiers: interface effects and switching performance
Sun et al. Proton Irradiation Effect on InP‐Based High Electron Mobility Transistor by Numerical Simulation with Non‐Uniform Induced Acceptor‐Like Defects
Kuo et al. Investigation of threshold voltage and drain current degradations in Si 3 N 4/AlGaN/GaN MIS-HEMTs under X-ray irradiation
WO2019104012A1 (en) Recessed solid state apparatus
CA2357985A1 (en) Method for manufacturing a semiconductor device
Min et al. Analysis of issues in gate recess etching in the InAlAs/InGaAs HEMT manufacturing process
Jeong et al. Gate Engineering to Improve Effective Resistance of 28-nm High-$ k $ Metal Gate CMOS Devices
Henkel et al. Boron implantation into GaAs/Ga0. 5In0. 5P heterostructures
JP2016225426A (ja) 半導体装置およびその製造方法
Hou et al. Low surface damage during ohmic contact formation in AlGaN/GaN HEMT by selective laser annealing
Nanjo et al. Investigation of post-annealing effects for normally-off GaN metal-oxide semiconductor heterojunction field-effect transistors with thin AlN barrier layer
JPH04233771A (ja) 電界効果トランジスタ及びその製造方法
CN113257891B (zh) 一种高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant