CN112236856A - 导热电子封装 - Google Patents

导热电子封装 Download PDF

Info

Publication number
CN112236856A
CN112236856A CN201980034893.2A CN201980034893A CN112236856A CN 112236856 A CN112236856 A CN 112236856A CN 201980034893 A CN201980034893 A CN 201980034893A CN 112236856 A CN112236856 A CN 112236856A
Authority
CN
China
Prior art keywords
die
metal
dies
coupled
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980034893.2A
Other languages
English (en)
Inventor
K·戈兰
E·萨塔瓦
A·瓦尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apex Microtechnology Inc
Original Assignee
Apex Microtechnology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apex Microtechnology Inc filed Critical Apex Microtechnology Inc
Publication of CN112236856A publication Critical patent/CN112236856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文公开了用于将电路板配置为具有多个具有不同底侧电位的管芯的设备和方法。一种设备包括电路板，所述电路板包括金属基板、导热电介质和多个金属焊盘。所述设备的多个管芯中的每一个管芯耦接到所述多个金属焊盘中相应的金属焊盘，并且所述多个管芯包括第一管芯和第二管芯。基于所述多个管芯中的每一个管芯被耦接到所述多个金属箔焊盘中相应的一个金属箔焊盘，所述第一管芯被配置为展现出第一底侧电位，并且所述第二管芯被配置为展现出第二底侧电位。所述设备进一步被配置为至少经由所述金属基板、所述导热电介质和所述多个金属焊盘将来自所述多个管芯的热量传导离开所述多个管芯。

Description

导热电子封装
相关专利申请的交叉引用
本申请要求2018年5月29日提交的美国临时申请号62/677,519的优先权，该临时申请的全部内容以引用方式并入本文。
背景技术
对电子器件的封装可用于多种目的。例如，封装可以防止物理损坏和腐蚀，提供电隔离，并且使封装内的电子器件能够散热。由于集成电路(IC)制造的飞速发展以及几乎在所有应用领域(诸如，电力电子、便携式电子器件、消费电子器件、家用电子器件、计算电子器件、汽车、铁路、航空航天和国防、工业驱动器和电机控件、医疗装置等)中不断增长的市场需求，封装变得越来越重要。然而，例如在恶劣的机械、热和电环境中，对这些电子器件的设计和性能要求很苛刻。这可能是由于电子器件的高固有功耗造成的。
电子工业中的封装解决了上述问题，但它们也带来了并入具有一种或多种不同背面电位的多个管芯的挑战。例如，这些封装可以使用块向上(slug-up)表面安装技术(SMT)封装，这种封装对于从管芯到散热器的热路径的性能特性不理想。这些封装可能还需要将外部散热焊盘附接到印刷电路板(PCB)底部的焊盘，并且可以使用标准的引线框架材料作为导热焊盘，从而有可能将散热性能限制在PCB上较大的铜区域。此类配置存在几个缺点。这些缺点可包括但不限于无法最小化从内部管芯散发热量的热路径、内部管芯与连接至散热器的任何外部散热片之间缺乏电隔离，从而阻止散热器保持在非零电位，以及防止封装的完全功率耗散。通过本文所述的方法和***解决了这些和其他缺点。
发明内容
应当理解，下面的一般描述和下面的详细描述都仅仅是示例性和说明性的，而不是限制性的。提供了用于导热电子封装的方法和***。
一种设备，包括带有金属基板、导热电介质和多个金属焊盘的电路板。设备还包括多个管芯，其中多个管芯中的每一个管芯耦接到多个金属焊盘中相应的一个金属焊盘，并且多个管芯包括第一管芯和第二管芯。
基于多个管芯中的每一个管芯被耦接到多个金属箔焊盘中相应的一个金属箔焊盘，第一管芯被配置为展现出第一底侧电位，并且第二管芯被配置为展现出第二底侧电位。设备进一步被配置为至少经由金属基板、导热电介质和多个金属焊盘将来自多个管芯的热量传导离开多个管芯。
一种方法包括制造带有金属基板、导热电介质和多个金属焊盘的电路板。该方法还包括用于包括多个管芯的步骤，其中多个管芯中的每一个管芯耦接到多个金属焊盘中相应的金属焊盘，并且多个管芯包括第一管芯和第二管芯。
基于多个管芯中的每一个管芯被耦接到多个金属箔焊盘中相应的一个金属箔焊盘，第一管芯被配置为展现出第一底侧电位，并且第二管芯被配置为展现出第二底侧电位。设备进一步被配置为至少经由金属基板、导热电介质和多个金属焊盘将来自多个管芯的热量传导离开多个管芯。
对附加的优点将在下面的描述中部分地阐述，或者可以通过实践来了解。借助于所附权利要求中特别指出的要素和组合将实现并且获得这些优点。
附图说明
包含在本说明书中并且构成本说明书一部分的附图说明了实施方案，并且与说明书一起用于解释方法和***的原理：
图1是根据本公开的一个方面的分割焊盘的四方扁平封装(QFP)；
图2是根据本公开的一个方面的轮廓视图；
图3是根据本公开的一个方面的剖视图；
图4是根据本公开的一个方面的等距视图；并且
图5是根据本公开的一个方面的顶视图；
图6是根据本公开的一个方面的示例性管芯配置。
图7是根据本公开的方法的一个方面的流程图。
具体实施方式
在公开和描述本发明的方法和***之前，应当理解，这些方法和***不限于特定的方法、特定的部件或特定的实施方式。还应当理解，本文所使用的术语仅出于描述特定实施方案的目的，而不旨在进行限制。
如说明书和所附权利要求书中所使用的，单数形式“一”(“a”)、“一个”(“an”)和“该”(“the”)包括复数对象，除非上下文另外明确指出。范围可以在本文中表示为从“大约”一个特定值开始和/或到“大约”另一个特定值。当表达这样的范围时，另一个实施方案包括从一个特定值开始和/或到另一个特定值。类似地，当通过使用先行词“大约”将值表示为近似值时，应当理解，特定值形成另一个实施方案。还应当理解，每个范围的端点相对于另一个端点以及独立于另一个端点很明显。
“任选的”或“任选地”是指随后描述的事件或情况可能发生或可能不发生，并且该描述包括所述事件或情况发生的情况和未发生的情况。
在本说明书的具体实施方式和权利要求书中，单词“包括”(“comprise”)和该单词的变体，诸如“包括”(“comprising”和“comprises”)是指“包括但不限于”，并且不旨在排除例如其他部件、整数或步长。“示例性”的意思是“......的示例”，并且不旨在传达一个优选或理想实施方案的指示。“诸如”不是限制性的，而是出于解释的目的。
公开了可用于执行所公开的方法和***的部件。本文公开了这些和其他部件，并且应当理解，当公开这些部件的组合、子集、交互作用、组等时，虽然可能没有明确公开每个不同的单独和集体组合和排列的具体参考，对于所有方法和***，每个方法和***在本文中都被特别考虑和描述。这适用于本申请的所有方面，包括但不限于所公开的方法中的步骤。因此，如果可以执行多种附加步骤，则应当理解，可以用所公开方法的任何特定实施方案或实施方案的组合来执行这些附加步骤中的每一个附加步骤。
通过参考以下对优选实施方案的详细描述和包括在其中的示例，并且参考附图及其之前和之后的描述，可以更容易地理解本方法和***。
已经进行了某些尝试来实现电子封装内管芯的电隔离。在图1中公开了一种这样的配置。根据本公开的该方面，四方扁平封装(QFP)100的单个暴露的铜焊盘被分成三个单独的焊盘105至107。每个相应的焊盘可以耦接到相应的单独的管芯102至104，这些管芯继而耦接到外部引线101。图1的方面是修改暴露的铜QFP的现有设计来实现管芯的电隔离的尝试，但未能像本公开的某些方面那样实现所需的封装热传导或完全功率耗散。
现在参考根据图2的本公开的一个方面，设备200包括电路板240。根据该方面，电路板240可以是任何类型的电路板，诸如印刷电路板(PCB)、多层PCB、柔性或刚性PC、印刷线路板(PWB)或IMS或绝缘金属衬底电路板，由导电和非导电材料(诸如，FR-4、聚酰亚胺、HTC电介质、铝或铜)的任何组合制成。
同样根据该方面，电路板240还包括金属基板243、导热电介质242和多个金属焊盘241、261、271、281。根据该方面，金属基板243可包括包含任何类型的导电材料的层。例如，1至2毫米厚的铜、铝或其他金属层。金属基板可被配置为与多个金属焊盘电绝缘。同样根据该方面，导热电介质242可包括包含任何类型的非导电或电绝缘材料的层。虽然被描述为电介质材料，但是导热层还可以包括绝缘金属衬底。
再次参考根据图2的本公开的一个方面，电路板240还可以包括多个管芯220至221，其中管芯220至221中的每一个管芯可耦接到多个金属焊盘241、261、271、281中相应的金属焊盘，例如其中每一个金属焊盘可包括金属箔。金属箔可以例如由铜、镀铜、金、镀金和任何其他合适的导电材料制成。根据该方面，基于管芯220至221中的每一个管芯耦接到多个金属箔焊盘241、261、271、281中相应的金属箔焊盘，第一管芯220被配置为展现出第一底侧电位，并且第二管芯221被配置为展现出第二底侧电位。例如，根据该方面的第一底侧电位和第二底侧电位可以不同，使得管芯可以例如以不同的电源电压电平或接地参考电平来操作，或者这些电平可以相同。在其他方面，管芯的底侧电位可以三者均不相同、三者均相同、其中两者相同并且另一者不相同，并且可以是任何值，包括零电位。
设备200可以进一步被配置为将热量从管芯220至221传导离开。根据该方面，来自管芯220至221中的热量可以至少经由例如金属基板243、导热电介质242以及多个金属焊盘241、261、271、281进行传导。例如，由于功率耗散或其他原因从管芯220至221产生的热量可以通过导热电介质242，通过金属基板243，从管芯220至221传导到金属焊盘241、261、271、281，并且经由外部散热片244离开设备200，该外部散热片可以是金属基板243的一部分或与该金属基板分开，并且可以耦接到散热器(未示出)。
根据本公开的另一方面，设备200还包括多条引线210至211，所述多条引线可被配置为耦接到第二设备，诸如单独的PCB或其他电子器件，并且耦接到管芯220或管芯221中的至少一个管芯。可经由例如将引线210至211配置为耦接到金属箔焊盘241，261、271、281中的一个或多个金属箔焊盘，继而使这些金属箔焊盘分别经由一个或多条引线键合部260至262耦接到管芯220或管芯221中的一个或多个管芯，将引线210至211电耦接到管芯220或管芯221中的一个或多个管芯。根据图1的方面，引线210可以耦接到金属焊盘281，该金属焊盘可以经由引线键合部262耦接到管芯220。根据该相同的方面，引线211可以耦接到金属焊盘241，该金属焊盘可以经由引线键合部260耦接到管芯221。引线可以例如被耦接到金属焊盘241，该金属焊盘可以经由导电材料(诸如，焊料、烧结的银浆或银填充导电环氧树脂)耦接到管芯221。根据该方面，引线210至211可以进一步被配置为物理地耦接到或穿过非导电壳体250，该非导电壳体被配置为至少部分地包封电路板240。壳体材料可以是例如塑料、陶瓷、金属等。例如，非导电壳体250可包括塑料或其他绝缘或非导电材料，该塑料或其他绝缘或非导电材料被配置为包封电路板240的侧面，同时使金属基板243暴露，并且还可以包括可以包封设备的底部部分的塑料盖251。或者塑料壳体可以例如填充有非导电封装材料。
多个金属焊盘241、261、271、281还可以包括电隔离的金属焊盘对或金属焊盘集合。在一个方面，第一金属焊盘271和第二金属焊盘261彼此电隔离，并且第三焊盘281和第四焊盘241也彼此电隔离。根据该方面，第一管芯220可被配置为耦接到第一焊盘271、第二焊盘261和第三焊盘281，并且第二管芯221可被配置为耦接到第二焊盘261和第四焊盘241。例如，管芯220至221可被配置为经由一个或多条引线键合部260至262(例如，如在上文和本文所公开的)或经由导电管芯附接材料(诸如，焊料、烧结的银浆或银填充环氧树脂)耦接到金属焊盘。
根据又一方面，设备240的多个金属焊盘241、261、271、281中的每一个金属焊盘可被配置为耦接到多条引线210至211中的至少一条引线，并且多个金属焊盘241、261、271、281中的每一个金属焊盘可以耦接到导热电介质242，而导热电介质242可以耦接到金属基板244。根据另一方面，设备240还可以包括耦接到管芯220至221的散热器(未示出)，其中设备240进一步被配置为将热量从管芯220至221传导至散热器。虽然为了便于说明参照两个管芯220和221描述了设备200，但是本领域的技术人员将理解，设备200可包括任何数量的管芯。
图3和图4根据图2公开了根据各方面的非导电壳体250、350、450和引线210至211、301至303、401至402的配置的各种有利位置。例如，金属基板344、444可位于设备200、300、400的顶部，并且可以用作散热器、外部散热片或用于可连接至散热器的设备的导热焊盘230。散热器可以在设备200、300、400的外部。然后可以根据图2的方面或其他方式来配置或连接管芯320至321、焊盘341至343和引线301至303。在根据图4和图5的方面，除金属基板344、444之外，非导电壳体可包封整个电路板，包括设备的侧面和底部，其中根据图2的方面，设备的底部可包括塑料盖，诸如塑料盖251或非导电环氧树脂或塑料封装。
现在参考图5和图6，设备500和设备600的管芯520至522、620至622还可以包括第三管芯522、622，其中第三管芯522、622被配置为展现出第三底侧电位。第三底侧电位可以与其他两个管芯520至521、620至621的第一底侧电位和第二底侧电位中的一者或两者相同或不同。根据该方面，第一管芯520、620包括集成电路，第二管芯521、621包括NMOS晶体管电路，并且第三管芯522、622包括PMOS晶体管电路。在该配置中，第二管芯和第三管芯521至522、621至622可以用作用于第一管芯520、620的相应的正输出信号和负输出信号的驱动器电路。IC管芯可以半桥或全H桥式开关放大器配置来驱动2至4个NMOS或2至2个NMOS和1至2个PMOS晶体管。可以使用IC管芯和分立半导体部件的任何组合，包括模拟IC、数字IC、混合信号IC或这三者的组合。
图5在示例性实施方案中从至少三个管芯520至522耦接到电路板540的有利位置示出了根据图2的本公开的一个方面。如图5的细节A所示，电路板540可包括三层，诸如金属基板543、电介质层542和金属箔焊盘531至533，其中管芯520至522可耦接到金属箔焊盘531至533中相应的一个金属箔焊盘。根据该方面，设备500包括至少三个管芯520至522，所述至少三个管芯可以分别耦接到金属箔焊盘531至533，其中每个管芯可以彼此电隔离，使得三个管芯520至522可包括不同的或相同的底侧电位。另选地，两个管芯可具有相同的底侧电位，而第三管芯具有不同的底侧电位。
设备500可以进一步被配置为将热量从多个管芯520至522传导离开。根据该方面，来自管芯520至522的热量可以至少经由例如金属基板543、导热电介质542和多个金属焊盘531至533传导。例如，由于功率耗散或其他原因从管芯520至522产生的热量可以通过导热电介质542，通过金属基板543从管芯传导到金属焊盘531至533，并且经由可耦接到散热器(未示出)的外部散热片离开设备500。设备500还可以包括多条引线510至512，所述多条引线可被配置为耦接到第二设备，诸如单独的PCB或其他电子器件，并且耦接到管芯520至522中的至少一个管芯。
现在参考图6，在另选方面，第一管芯620可被配置或制造成定制集成电路(IC)或可编程逻辑装置。例如，第一管芯620可以是微处理器、微控制器、FPGA、DSP、功率放大器、运算放大器、脉宽调制器(PWM)、参考电压、晶体管(例如，NMOS、PMOS、双极结、MOSFET)、模拟、数字、混合信号或任何其他类型的IC。根据一个方面，第二管芯621可包括NMOS晶体管电路，并且第三管芯622可包括PMOS晶体管电路。另选地，可以切换第二管芯621或第三管芯622，使得第二管芯621包括PMOS晶体管电路，并且第三管芯622包括NMOS晶体管电路。第二管芯和第三管芯621至622可包括任何类型的晶体管或相关电路，诸如金属氧化物场效应晶体管、双极结型晶体管、二极管或任何其他类型的半导体装置。根据图6的方面，NMOS管芯621可经由管芯621的NMOS晶体管源电压或电流耦接到第一管芯620的输出端，而PMOS管芯622可经由管芯622的PMOS漏极电压或电流耦接到第一管芯620的输出端。根据该方面，第二管芯和第三管芯621至622可被配置为用于第一管芯620的输出端的输出级电压或电流放大器电路。此外，设备600可包括引线610至611，这些引线可耦接到一个或多个附加部件(例如，IC、晶体管、电阻器或任何电部件)、设备或任何电装置。例如，设备600可电耦接到一个或多个附加部件、设备或电装置。
在其他方面，设备600还可以包括附加的管芯，这些附加的管芯可包括一个或多个附加的定制IC、晶体管或分别耦接到附加的金属焊盘的其他类型的半导体装置，这些附加的金属焊盘彼此电隔离并且被配置为经由导热电介质和金属基板将热量从相应的管芯中的每一个管芯传导离开设备。
现在参考根据图7的一个方面，一种方法可包括步骤701，用于将电路板配置为包括金属基板、导热电介质、多个金属焊盘和多个管芯。例如，步骤701可包括制造、生产或使用绝缘金属衬底(IMS)电路板，该IMS电路板包括金属基板、导热电介质和被制造成作为不同的层集成在IMS电路板内的多个金属焊盘。
方法700还可以包括步骤702，该步骤用于将多个管芯中的每一个管芯耦接到多个金属焊盘中相应的一个金属焊盘，其中多个管芯包括第一管芯和第二管芯。例如，步骤702可包括将第一管芯和第二管芯联接(soldering)或以其他方式电耦接到IMS板的金属焊盘。根据其他方面，方法700可包括以下步骤：将多个金属焊盘配置为包括四个焊盘，其中每个焊盘通过例如被电介质材料分开而彼此电隔离，该电介质材料可以是IMS板或陶瓷衬底的导热电介质层的一部分。根据该方面，该方法可包括将第一管芯配置为全部经由引线键合或其他电耦接方式耦接到第一焊盘、第二焊盘和第三焊盘，然后第二管芯也可以经由引线键合或其他电耦接方式耦接到第二焊盘和第四焊盘。然后，焊盘可以通过焊接或联接在一起或以其他方式电连接而耦接到电路板的至少一条引线。
方法700还可以包括步骤703，该步骤用于基于将多个管芯中的每一个管芯耦接到相应的一个管芯而将第一管芯配置为展现出第一底侧电位，并且将第二管芯配置为展现出第二底侧电位。耦接到第一管芯的金属焊盘可以耦接到第一引线，该第一引线耦接到用于生成第一底侧电位的第一外部源，并且耦接到第二管芯的金属焊盘可以耦接到第二引线，该第二引线耦接到用于生成第二底侧电位的第二外部源。根据一个方面，第一管芯的第一底侧电位和第二管芯的第二底侧电位可具有不同的值。电路板可以将热量从多个管芯传导离开。例如，热量经由金属基板、导热电介质和多个金属焊盘从第一管芯和第二管芯耗散。根据该方面，例如，电路板的层可以被构造或布置成使得从第一管芯和第二管芯耗散的功率可以从管芯通过导热电介质热传导到金属焊盘，然后通过金属基板从电路板离开并且进入外部散热器。
根据其他方面，方法700还可以包括用于通过联接或以其他方式电耦接将引线配置为耦接到第二设备和管芯中的至少一个管芯的步骤。该方法还可以包括用于配置非导电壳体诸如塑料，以至少部分地包封电路板的步骤。该方法还可以包括以下步骤：将金属基板配置为与多个金属焊盘电隔离，诸如通过在它们之间包括电介质材料，并且使每个金属焊盘由箔或其他导电材料制成。
根据本公开的又一方面，方法700还可以包括以下步骤：将散热器配置为耦接到管芯，并且进一步将电路板配置为将热量从管芯传导至散热器。例如，根据一个方面，散热器可以是用于吸收来自管芯的过多或不希望的热量的装置或物质，管芯可以采用风扇冷却、液体冷却、冷却板、珀尔帖冷却装置或热导管，并且可以由铝、铜或其他导热材料制成。根据另一方面，方法700还可以包括用于配置第三管芯以展现出与第一管芯和第二管芯的底侧电位可以不同或相同的第三底侧电位的步骤。根据该方面，第一管芯可以是被联接或以其他方式电耦接到焊盘的定制IC或其他半导体或电子电路。同样根据该方面，第二管芯可以是NMOS晶体管或任何其他类型的晶体管或电子电路，并且第三管芯可以是PMOS晶体管或任何其他类型的晶体管或电子电路。
虽然已经结合优选实施方案和特定示例描述了方法和***，但是并不旨在将范围限于所阐述的特定实施方案，因为本文的实施方案在所有方面都旨在是示例性而非限制性的。
除非另有明确说明，否则决不旨在将本文阐述的任何方法解释为要求其步骤以特定顺序执行。因此，在方法权利要求没有实际列举其步骤要遵循的顺序的情况下，或者在权利要求书或说明书中没有特别声明步骤应限于特定顺序的情况下，则无论如何在任何情况下都不旨在可以推断出顺序。这适用于任何可能的非表达的解释基础，包括：有关步骤安排或操作流程的逻辑问题；源自语法组织或标点符号的简单含义；说明书中描述的实施方案的数量或类型。
对于本领域的技术人员将显而易见的是，在不脱离本发明范围或精神的情况下可以进行各种修改和变型。通过考虑本文所公开的说明书和实践，其他实施方案对于本领域的技术人员将是显而易见的。说明书和示例旨在仅被认为是示例性的，真实的范围和精神由所附权利要求书指示。

Claims (20)

1.一种设备，包括：
电路板，所述电路板包括金属基板、导热电介质和多个金属焊盘；
多个管芯，其中所述多个管芯中的每一个管芯耦接到所述多个金属焊盘中相应的一个金属焊盘，其中所述多个管芯包括第一管芯和第二管芯；
其中，基于所述多个管芯中的每一个管芯被耦接到所述多个金属焊盘中相应的一个金属焊盘，所述第一管芯被配置为展现出第一底侧电位，并且所述第二管芯被配置为展现出第二底侧电位；并且
其中所述设备被配置为经由所述金属基板、所述导热电介质或所述多个金属焊盘中的至少一者将热量从所述多个管芯传导离开。
2.如权利要求1所述的设备，其中所述设备还包括：
多条引线，所述多条引线被配置为耦接到第二设备以及所述多个管芯中的至少一个管芯，以及
非导电壳体，所述非导电壳体被配置为至少部分地包封所述电路板。
3.如权利要求1所述的设备，其中所述金属基板被配置为与所述多个金属焊盘电隔离，并且其中所述多个金属焊盘中的每一个金属焊盘包括金属箔。
4.如权利要求1所述的设备，其中所述电路板包括绝缘金属衬底板。
5.如权利要求1所述的设备，其中所述多个金属焊盘包括彼此电隔离的第一金属焊盘和第二金属焊盘。
6.如权利要求5所述的设备，其中所述多个金属焊盘还包括第三金属焊盘和第四金属焊盘，其中所述第一金属焊盘、所述第二金属焊盘、所述第三金属焊盘和所述第四金属焊盘分别彼此隔离，并且其中所述第一管芯被配置为耦接到所述第一金属焊盘、所述第二金属焊盘以及所述第三金属焊盘，并且所述第二管芯被配置为耦接到所述第二金属焊盘和所述第四金属焊盘。
7.如权利要求2所述的设备，其中所述多个金属焊盘中的每一个金属焊盘被配置为耦接到所述多条引线中的至少一条引线。
8.如权利要求1所述的设备，其中所述多个金属焊盘中的每一个金属焊盘耦接到所述导热电介质，并且其中所述导热电介质耦接到所述金属基板。
9.如权利要求1所述的设备，还包括耦接到所述多个管芯的散热器，其中所述设备进一步被配置为将热量从所述多个管芯传导到所述散热器。
10.如权利要求1所述的设备，其中所述多个管芯还包括第三管芯，其中所述第三管芯被配置为展现出第三底侧电位，其中所述第一管芯包括集成电路，其中所述第二管芯包括NMOS晶体管电路，并且其中所述第三管芯包括PMOS晶体管电路。
11.一种方法，包括：
将电路板配置为包括金属基板、导热电介质、多个金属焊盘和多个管芯；
将所述多个管芯中的每一个管芯耦接到所述多个金属焊盘中相应的一个金属焊盘，其中所述多个管芯包括第一管芯和第二管芯；以及
基于将所述多个管芯中的每一个管芯耦接到所述多个金属焊盘中相应的一个金属焊盘，将所述第一管芯配置为展现出第一底侧电位，并且将所述第二管芯配置为展现出第二底侧电位，其中所述电路板经由所述金属基板、所述导热电介质或所述多个金属焊盘中的至少一者将热量从所述多个管芯传导离开。
12.如权利要求11所述的方法，其中所述方法还包括：
将多条引线配置为耦接到第二设备和所述多个管芯中的至少一个管芯，以及
将非导电壳体配置为至少部分地包封所述电路板。
13.如权利要求11所述的方法，其中所述方法还包括：将所述金属基板配置为与所述多个金属焊盘电隔离，并且其中所述多个金属焊盘中的每一个金属焊盘包括金属箔。
14.如权利要求11所述的方法，其中所述电路板包括绝缘金属衬底板。
15.如权利要求11所述的方法，其中所述多个金属焊盘包括彼此电隔离的第一金属焊盘和第二金属焊盘。
16.如权利要求15所述的方法，其中所述多个金属焊盘还包括第三金属焊盘和第四金属焊盘，其中所述第一金属焊盘、所述第二金属焊盘、所述第三金属焊盘和所述第四金属焊盘分别彼此隔离，并且将所述第一管芯配置为耦接到所述第一金属焊盘、所述第二金属焊盘和所述第三金属焊盘，并且将所述第二管芯配置为耦接到所述第二金属焊盘和所述第四金属焊盘。
17.如权利要求12所述的方法，进一步将所述多个金属焊盘中的至少一个金属焊盘配置为耦接到所述多条引线中的至少一条引线。
18.如权利要求11所述的方法，进一步将所述多个金属焊盘中的每一个金属焊盘耦接到所述导热电介质，并且将所述导热电介质耦接到所述金属基板。
19.如权利要求11所述的方法，进一步将散热器配置为耦接到所述多个管芯，并且进一步将所述电路板配置为将热量从所述多个管芯传导到所述散热器。
20.如权利要求11所述的方法，其中所述多个管芯还包括第三管芯，并且所述方法还包括：将所述第三管芯配置为展现出第三底侧电位，其中所述第一管芯包括集成电路，其中所述第二管芯包括NMOS晶体管电路，并且其中所述第三管芯包括PMOS晶体管电路。
CN201980034893.2A 2018-05-29 2019-05-29 导热电子封装 Pending CN112236856A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862677519P 2018-05-29 2018-05-29
US62/677,519 2018-05-29
PCT/US2019/034291 WO2019231981A1 (en) 2018-05-29 2019-05-29 Thermally conductive electronic packaging

Publications (1)

Publication Number Publication Date
CN112236856A true CN112236856A (zh) 2021-01-15

Family

ID=68692760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980034893.2A Pending CN112236856A (zh) 2018-05-29 2019-05-29 导热电子封装

Country Status (8)

Country Link
US (1) US10957618B2 (zh)
EP (1) EP3803966A4 (zh)
JP (1) JP2021525958A (zh)
KR (1) KR20210018811A (zh)
CN (1) CN112236856A (zh)
MX (1) MX2020012841A (zh)
PH (1) PH12020552019A1 (zh)
WO (1) WO2019231981A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022178272A1 (en) * 2021-02-18 2022-08-25 Apex Microtechnology, Inc. Thermally conductive electronic packaging
DE102022202817A1 (de) 2022-03-23 2023-09-28 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung zur Entwärmung mindestens eines elektrischen Bauelements einer Leiterplatte

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166709A1 (en) * 2003-02-21 2004-08-26 West Richard T. High current, high mechanical strength connectors for insulated metal substrate circuit boards
US20080116569A1 (en) * 2006-11-16 2008-05-22 Cheng-Hung Huang Embedded chip package with improved heat dissipation performance and method of making the same
US20080136015A1 (en) * 2006-12-07 2008-06-12 Fairchild Korea Semiconductor, Ltd. High power semiconductor device
US20080252372A1 (en) * 2007-04-13 2008-10-16 Advanced Analogic Technologies, Inc. Power-MOSFETs with Improved Efficiency for Multi-channel Class-D Audio Amplifiers and Packaging Thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102016121801B4 (de) * 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166709A1 (en) * 2003-02-21 2004-08-26 West Richard T. High current, high mechanical strength connectors for insulated metal substrate circuit boards
US20080116569A1 (en) * 2006-11-16 2008-05-22 Cheng-Hung Huang Embedded chip package with improved heat dissipation performance and method of making the same
US20080136015A1 (en) * 2006-12-07 2008-06-12 Fairchild Korea Semiconductor, Ltd. High power semiconductor device
US20080252372A1 (en) * 2007-04-13 2008-10-16 Advanced Analogic Technologies, Inc. Power-MOSFETs with Improved Efficiency for Multi-channel Class-D Audio Amplifiers and Packaging Thereof

Also Published As

Publication number Publication date
EP3803966A4 (en) 2022-04-06
KR20210018811A (ko) 2021-02-18
JP2021525958A (ja) 2021-09-27
US10957618B2 (en) 2021-03-23
US20190371696A1 (en) 2019-12-05
WO2019231981A1 (en) 2019-12-05
PH12020552019A1 (en) 2021-06-28
MX2020012841A (es) 2021-05-12
EP3803966A1 (en) 2021-04-14

Similar Documents

Publication Publication Date Title
US11322451B2 (en) Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
US10973113B2 (en) Component carrier with transistor components arranged side by side
US7364949B2 (en) Semiconductor device package
JP5319908B2 (ja) 回路装置
US20140327144A1 (en) Complex Semiconductor Packages and Methods of Fabricating the Same
US20140029201A1 (en) Power package module and manufacturing method thereof
KR20090034889A (ko) 완전한 파워 트레인을 위한 칩 모듈
US7551455B2 (en) Package structure
US20190043799A1 (en) Package structure and fabricating method thereof
US10957618B2 (en) Thermally conductive electronic packaging
US20210175149A1 (en) Thermally conductive electronic packaging
JP5147344B2 (ja) 回路装置およびその製造方法
TW201616621A (zh) 電子模組及其製造方法
EP2058860A2 (en) Fully testable surface mount die package configured for two-sided cooling
US20090154112A1 (en) Packaging structure of power module
JP2010225952A (ja) 半導体モジュール
WO2022178272A1 (en) Thermally conductive electronic packaging
CN100552946C (zh) 电子封装结构
JP2007157801A (ja) 半導体モジュールとその製造方法
KR101443987B1 (ko) 반도체 모듈 패키지
JP2004111431A (ja) パワーモジュールとその製造方法
TWI485824B (zh) 封裝結構
CN117080175A (zh) 功率封装模块
JPH03129758A (ja) 混成集積回路装置
JP2005191038A (ja) モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination