CN112234957A - 一种具有负反馈调节功能的模拟振荡器电路 - Google Patents

Abstract

一种具有负反馈调节功能的模拟振荡器电路，利用时钟产生模块产生周期性变化的输出时钟信号，若输出时钟信号为第一状态，控制第一充电电流对第一电容充电、第二电容放电，当第一电容上的电压值达到第一阈值时输出时钟信号从第一状态翻转为第二状态，控制第二充电电流对第二电容充电、第一电容放电，当第二电容上的电压值达到第二阈值时输出时钟信号从第二状态翻转为第一状态；负反馈调节模块用于根据输出时钟信号产生对应的控制信号，当输出时钟信号的周期变长时，控制信号控制第一充电电流和第二充电电流增大，缩短输出时钟信号的周期；当输出时钟信号的周期变短时，控制信号用于控制第一充电电流和第二充电电流减小，延长输出时钟信号的周期。

Description

一种具有负反馈调节功能的模拟振荡器电路

技术领域

本发明属于模拟集成电路设计中的振荡器技术领域，涉及一种片上RC弛张振荡器，具体涉及一种具有负反馈调节功能的弛张振荡器电路。

背景技术

弛张振荡器通过对电容器充放电产生周期性的时钟信号，受到电路结构和电阻、电容与MOS管的不同温度特性，以及工艺变化和电压变化等的影响，弛张振荡器会产生不同的输出频率，影响其精度，使得弛张振荡器产生的时钟频率和理想值之间产生较大偏差。

为了解决这一问题，现有技术中提出多种提高弛张振荡器精度的方法，如专利名称为弛张振荡器、公告号为CN105958943B的中国专利中，将偏置电流分成多份微调电流，再基于微调电流对电容器进行充电，但由于修调是独立进行的，没有结合弛张振荡器输出时钟的变化，无法精准跟随弛张振荡器输出时钟的频率变化。又如专利名称为具有频率抖动功能的驰张振荡器、公告号为CN103595244B的中国专利中，通过逻辑控制产生一组逻辑信号用于调整充电电容的电容值，从而调整输出时钟的频率，同样的逻辑信号是独立产生的，无法精准跟随弛张振荡器输出时钟的频率变化。再如专利名称为一种可修调的高精度弛张振荡器、公告号为CN103051286B的中国专利中，通过修调阈值电平来调整输出时钟的频率；以及专利名称为具有低漂移及本机偏移消除的改进的弛张振荡器、公告号为CN106062655B的中国专利中，设置了两个可调电流源补充到两个比较点，但都需要额外设计修调结构，电路设计复杂且占用面积较大。

发明内容

为了解决上述问题，本发明通过改进传统的弛张振荡器，并引入了负反馈调节模块产生跟对输出时钟信号变化的控制信号用于控制充电电流，从而得到了温度特性更好、工艺变化和电压变化影响更小的高频输出时钟信号。

本发明的技术方案为：

一种具有负反馈调节功能的模拟振荡器电路，包括时钟产生模块和负反馈调节模块。

所述时钟产生模块用于产生所述模拟振荡器电路的输出时钟信号，包括第一电容和第二电容，若所述输出时钟信号为第一状态，控制第一充电电流对所述第一电容充电同时控制所述第二电容放电，当所述第一电容上的电压值达到第一阈值时所述输出时钟信号从第一状态翻转为第二状态，控制第二充电电流对所述第二电容充电同时控制所述第一电容放电，当所述第二电容上的电压值达到第二阈值时所述输出时钟信号从第二状态翻转为第一状态；

所述负反馈调节模块用于根据所述输出时钟信号产生对应的控制信号，当所述输出时钟信号的周期变长时，所述负反馈调节模块产生的所述控制信号用于控制所述第一充电电流和第二充电电流增大，加速所述第一电容上的电压值达到所述第一阈值的时间和所述第二电容上的电压值达到所述第二阈值的时间，从而缩短所述输出时钟信号的周期；当所述输出时钟信号的周期变短时，所述负反馈调节模块产生的所述控制信号用于控制所述第一充电电流和第二充电电流减小，减缓所述第一电容上的电压值达到所述第一阈值的时间和所述第二电容上的电压值达到所述第二阈值的时间，从而延长所述输出时钟信号的周期。

具体的，所述时钟产生模块还包括第一开关、第二开关、第一施密特触发器、第二施密特触发器、第一反相器、第二反相器和SR触发器，

所述第一电容的一端连接所述第一充电电流和第一施密特触发器的输入端并通过第一开关后接地，其另一端接地；

第一反相器的输入端连接第一施密特触发器的输出端，其输出端连接SR触发器的S输入端；

所述第二电容的一端连接所述第二充电电流和第二施密特触发器的输入端并通过第二开关后接地，其另一端接地；

第二反相器的输入端连接第二施密特触发器的输出端，其输出端连接SR触发器的R输入端；

SR触发器的输出端输出所述输出时钟信号，当所述输出时钟信号为第一状态时控制第一开关关断、第二开关导通，当所述输出时钟信号为第二状态时控制第一开关导通、第二开关关断。

具体的，所述时钟产生模块还包括第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第一电阻，

第一NMOS管的栅极连接所述控制信号，其源极通过第一电阻后接地，其漏极连接第一PMOS管的栅极和漏极、以及第二PMOS管和第三PMOS管的栅极；

第二PMOS管和第三PMOS管的漏极分别输出所述第一充电电流和所述第二充电电流，第一PMOS管、第二PMOS管和第三PMOS管的源极连接电源电压；

当所述输出时钟信号的周期变长时，所述控制信号的电压值增大；当所述输出时钟信号的周期变短时，所述控制信号的电压值减小。

具体的，所述负反馈调节模块包括分频器、第三开关、第四开关、第五开关、第六开关、第三电容、第四电容、第一电流源、第二电流源、第二电阻、第五电容、第六电容和放大器，

所述分频器将所述输出时钟信号进行分频后产生第一时钟信号，当所述第一时钟信号为第一状态时控制第三开关和第六开关关断、第四开关和第五开关导通，当所述第一时钟信号为第二状态时控制第三开关和第六开关导通、第四开关和第五开关关断；

第三电容的一端连接所述第一电流源和第五开关的一端并通过第三开关后接地，其另一端接地；

第四电容的一端连接所述第二电流源和第六开关的一端并通过第四开关后接地，其另一端接地；

第二电阻的一端连接第五开关的另一端和第六开关的另一端，其另一端连接放大器的正向输入端并通过第五电容后接地；

放大器的负向输入端连接参考电压，其输出端输出所述控制信号并通过第六电容后接地。

具体的，所述第一电流源和第二电流源为可修调的电流源。

具体的，所述参考电压可修调。

本发明的有益效果为：本发明通过引入负反馈环路，使得产生输出时钟信号的电容充电时间能够根据输出时钟信号的变化进行调节，实现了输出时钟信号对工艺变化、电压变化和温度变化具有更好的稳定性；一些实施例中设置了可修调的电流源和参考电压，提高了输出时钟信号CLK_M的精度。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1是本发明提出的一种具有负反馈调节功能的模拟振荡器电路的整体结构框图。

图2是本发明提出的一种具有负反馈调节功能的模拟振荡器电路中负反馈调节模块在一个实施例中的内部结构图。

图3是本发明提出的一种具有负反馈调节功能的模拟振荡器电路中时钟产生模块在一个实施例中的内部结构图。

图4是本发明提出的一种具有负反馈调节功能的模拟振荡器电路中时钟产生模块采用图3结构时的关键节点波形图。

图5是本发明提出的一种具有负反馈调节功能的模拟振荡器电路中负反馈调节模块的流程示意图。

图6是本发明提出的一种具有负反馈调节功能的模拟振荡器电路中负反馈调节模块在另一实施例中的内部结构图。

图7是本发明提出的一种具有负反馈调节功能的模拟振荡器电路的时钟产生模块在另一个实施例中实现SR触发器以及产生输出时钟信号CLK_M及其反相信号的内部实现图。

图8是本发明提出的一种具有负反馈调节功能的模拟振荡器电路中时钟产生模块采用图7结构时的关键节点波形图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。以下所述实施例中的具体细节，如实施例中的具体电路结构和这些电路元件的具体参数，都用于对本发明的实施例提供更好的理解。本技术领域的技术人员可以理解，即使在缺少一些细节或采用其他方法、元件、材料等结合的情况下，本发明的实施例也可以被实现。

如图1所示是本发明提出的振荡器电路框图，包括时钟产生模块和负反馈调节模块，其中时钟产生模块用于产生模拟振荡器电路的输出时钟信号CLK_M，包括第一电容C1和第二电容C2，第一电容C1由第一充电电流I1进行充电，第二电容C2由第二充电电流I2进行充电，第一电容C1和第二电容C2根据输出时钟信号CLK_M的状态切换充放电。比如输出时钟信号CLK_M为第一状态时，控制第一充电电流I1对第一电容C1充电同时控制第二电容C2放电，当第一电容C1上的电压值达到第一阈值时输出时钟信号CLK_M从第一状态翻转为第二状态，此时控制第二充电电流I2对第二电容C2充电同时控制第一电容C1放电，当第二电容C2上的电压值达到第二阈值时输出时钟信号CLK_M又从第二状态翻转回第一状态，如此循环往复，当电路稳定之后能够产生稳定的输出时钟信号CLK_M。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。比如可以是第一状态为高电平，第二状态为低电平，也可以是第一状态为低电平，第二状态为高电平。

如图3所示给出了时钟产生模块的一种具体实现形式，本实施例中利用两个施密特触发器和SR触发器进行逻辑控制，时钟产生模块包括第一开关SW1、第二开关SW2、第一施密特触发器、第二施密特触发器、第一反相器、第二反相器和SR触发器，其中本发明所述开关器件可以采用MOS管或其他可控的开关结构实现。第一电容C1的一端连接第一充电电流I1和第一施密特触发器的输入端并通过第一开关SW1后接地，其另一端接地；第一反相器的输入端连接第一施密特触发器的输出端，其输出端连接SR触发器的S输入端；第二电容C2的一端连接第二充电电流I2和第二施密特触发器的输入端并通过第二开关SW2后接地，其另一端接地；第二反相器的输入端连接第二施密特触发器的输出端，其输出端连接SR触发器的R输入端；SR触发器的输出端输出的是输出时钟信号CLK_M，当输出时钟信号CLK_M为第一状态时控制第一开关SW1关断使得第一充电电流I1对第一电容C1充电，同时第二开关SW2导通控制第二电容C2放电；当输出时钟信号CLK_M为第二状态时控制第一开关SW1导通使得第二充电电流I2对第二电容C2充电，同时第二开关SW2关断控制第一电容C1放电。下面结合图4所示的时钟产生模块中关键节点波形图对时钟产生模块的工作原理进行说明，本实施例以输出时钟信号CLK_M的第一状态为低电平，第二状态为高电平，同时高电平使第一开关SW1导通，低电平使第一开关SW1关断为例。通过输出时钟信号CLK_M对受控开关即第一开关SW1和第二开关SW2的通断进行控制，实现对第一电容C1和第二电容C2的充放电时间的控制，进而产生周期性变化的输出时钟信号CLK_M。

当输出时钟信号CLK_M为低电平时，输出时钟信号的反相信号xCLK_M为高电平，低电平的输出时钟信号CLK_M控制第一开关SW1关断，高电平的输出时钟信号的反相信号xCLK_M控制第二开关SW2导通，使得第一充电电流I1对第一电容C1充电，第二电容C2在上一个时刻储存的电荷通过第二开关SW2被快速泄放到地，使得SR触发器的R端迅速变为低电平，而由于第一电容C1通过第一充电电流I1进行充电，第一电容C1上的电压VC1会线性地增加，在达到第一施密特触发器Schmitt1的开启阈值(即第一阈值)前，SR触发器的S端将始终为低电平，这样，SR触发器的S端保持低电平，SR触发器的R端从高电平跳变为低电平后，SR触发器的输出端保持上一个时刻的低电平状态；直到第一电容C1上的电压超过第一施密特触发器Schmitt1的开启阈值后，SR触发器的S端从低电平跳变到高电平，从而使得SR触发器输出的输出时钟信号CLK_M迅速变为高电平，输出时钟信号的反相信号xCLK_M迅速变为低电平。

高电平的输出时钟信号CLK_M控制第一开关SW1迅速导通，低电平的输出时钟信号的反相信号xCLK_M控制第二开关SW2迅速关断，第二充电电流I2开始给第二电容C2充电，在第二电容C2上的电压VC2上升到第二施密特触发器Schmitt2的开启阈值(即第二阈值)之前，SR触发器的R端始终为低电平，同理SR触发器的S端在输出时钟信号CLK_M状态切换之后立刻从高电平跳变为低电平，SR触发器的输出端保持上一个时刻的高电平状态；直到第二电容C2上的电压超过第二施密特触发器Schmitt2的开启阈值后，SR触发器的R端从低电平跳变到高电平，从而使得SR触发器输出的输出时钟信号CLK_M迅速变为低电平，输出时钟信号的反相信号xCLK_M迅速变为高电平，如此循环获得稳定的输出时钟CLK_M。

本实施例中利用两个施密特触发器Schmitt1和Schmitt2提供的翻转阈值作为第一阈值和第二阈值，其阈值选取成为调整输出时钟信号频率的重要参数，可根据时钟需要调整具体阈值。时钟产生模块中第一充电电流I1和第二充电电流I2可以通过电流镜镜像获得，如图3所示，时钟产生模块还包括第一NMOS管M1、第一PMOS管M2、第二PMOS管M3、第三PMOS管M4和第一电阻R1，第一NMOS管M1的栅极连接控制信号，其源极通过第一电阻R1后接地，其漏极连接第一PMOS管M2的栅极和漏极、以及第二PMOS管M3和第三PMOS管M4的栅极；第二PMOS管M3和第三PMOS管M4的漏极分别输出第一充电电流I1和第二充电电流I2，第一PMOS管M2、第二PMOS管M3和第三PMOS管M4的源极连接电源电压VDD；第二PMOS管M3和第三PMOS管M4分别和第一PMOS管M2构成电流镜，镜像过来的电流作为第一充电电流I1和第二充电电流I2。

第一充电电流I1和第二充电电流I2的电流值可以通过负反馈调节模块进行调节，负反馈调节模块根据输出时钟信号CLK_M产生对应的控制信号，当输出时钟信号CLK_M的周期变长时，负反馈调节模块产生的控制信号用于控制第一充电电流I1和第二充电电流I2增大，加速第一电容C1上的电压值达到第一阈值的时间和第二电容C2上的电压值达到第二阈值的时间，从而缩短输出时钟信号CLK_M的周期；当输出时钟信号CLK_M的周期变短时，负反馈调节模块产生的控制信号用于控制第一充电电流I1和第二充电电流I2减小，减缓第一电容C1上的电压值达到第一阈值的时间和第二电容C2上的电压值达到第二阈值的时间，从而延长输出时钟信号CLK_M的周期，从而稳定输出时钟信号CLK_M。

如图7所示给出了时钟产生模块的另一种具体实现形式，其对应关键节点波形图如图8所示，相比图3的结构，本实施例给出了SR触发器的内部结构图以及产生输出时钟信号CLK_M及其反相信号的内部实现图，本实施例中利用两个两输入的或非门NOR2构成SR触发器，SR触发器的输出信号经过两个反相器整形得到输出时钟信号CLK_M，经过一个反相器后得到输出时钟信号的反相信号xCLK_M。且与图3所示结构不同的是，本实施例中采用输出时钟信号CLK_M控制第二开关SW2，采用输出时钟信号的反相信号xCLK_M控制第一开关SW1，本领域技术人员应当清楚，SR触发器的具体实现结构、以及输出时钟信号CLK_M及其反相信号对第一开关SW1和第二开关SW2的开关控制互换都是基于本发明的设计构思，并不用于限制本发明的保护范围。

下面结合图8所示的波形图说明本实施例的工作过程，本实施例以或非门构成SR触发器，当X点(即SR触发器的S输入端)为低电平，Y点(即SR触发器的R输入端)为高电平时，输出时钟信号的反相信号xCLK_M为低电平，输出时钟信号CLK_M为高电平，此时输出时钟信号的反相信号xCLK_M控制的第一开关SW1关断，第一充电电流I1对第一电容C1充电，输出时钟信号CLK_M控制的第二开关SW2导通，上一个时刻第二电容C2上存储的电荷通过第二开关SW2被迅速泄放到地，Y点电位迅速从高电平变化到低电平，此时I1仍然在对第一电容C1充电，在第一电容C1上的电压VC1达到第一施密特触发器schmitt1高电平阈值之前，X点电位保持低电平，此时SR触发器的输出状态保持不变，输出时钟信号的反相信号xCLK_M仍为低电平，输出时钟信号CLK_M仍为高电平，当第一电容C1上的电压VC1达到第一施密特触发器schmitt1高电平阈值之后，X点电位从低电平变为高电平，使得SR触发器的输出状态改变，输出时钟信号的反相信号xCLK_M变为高电平，输出时钟信号CLK_M为低电平。此时第一开关SW1打开，第二开关SW2关断，第一电容C1上的电荷通过第一开关SW1被迅速泄放到地，X点电位迅速从高电平变为低电平，而第二电容C2开始通过第二充电电流I2进行充电，在到达第二施密特触发器Schmitt2的高电平阈值之前，Y点电位将保持为低电平，则SR触发器的输出将保持上一个时刻的状态，输出时钟信号的反相信号xCLK_M仍为高电平，输出时钟信号CLK_M仍为低电平；当第二电容C2上的电压VC2到达第二施密特触发器Schmitt2的高电平阈值之后，Y点电位将从低电平变为高电平，使得SR触发器的输出状态改变，输出时钟信号的反相信号xCLK_M变为低电平，输出时钟信号CLK_M变为高电平，控制第一开关SW1关断，第二开关SW2导通，使得第一充电电流I1开始对第一电容C1充电，而上一个时刻第二电容C2上的电压将通过第二开关SW2迅速泄放到地，X点电位保持低电平，Y点电位迅速从高电平变化到低电平，如此循环往复，产生所需频率的输出时钟信号CLK_M。如图2所示给出了负反馈调节模块的一种实现形式，包括分频器DIV_P、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6、第三电容C3、第四电容C4、第一电流源I3、第二电流源I4、第二电阻R2、第五电容C5、第六电容C6和放大器Amp，第一电容C1、第二电容C2、第三电容C3、第四电容C4为充放电电容，第五电容C5和第六电容C6为储能电容，第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6为受控开关，第一开关SW1受输出时钟信号CLK_M的控制，第二开关SW2受输出时钟信号的反相信号xCLK_M的控制，第三开关SW3和第六开关SW6受第一时钟信号CLK_N的控制，第四开关SW4和第五开关SW5受第一时钟信号的反相信号xCLK_N的控制。

如图6所示给出了负反馈调节模块的另一种实现形式，相比图2结构，本发明在放大器Amp的输出端增加了第三电阻R3，第三电阻R3和第六电容C6用于进行RC滤波。

分频器DIV_P将输出时钟信号CLK_M进行分频后产生第一时钟信号CLK_N，当第一时钟信号CLK_N为第一状态时控制第三开关SW3和第六开关SW6关断、第四开关SW4和第五开关SW5导通，当第一时钟信号CLK_N为第二状态时控制第三开关SW3和第六开关SW6导通、第四开关SW4和第五开关SW5关断；第三电容C3的一端连接第一电流源I3和第五开关SW5的一端并通过第三开关SW3后接地，其另一端接地；第四电容C4的一端连接第二电流源I4和第六开关SW6的一端并通过第四开关SW4后接地，其另一端接地；第二电阻R2的一端连接第五开关SW5的另一端和第六开关SW6的另一端，其另一端连接放大器Amp的正向输入端并通过第五电容C5后接地；放大器Amp的负向输入端连接参考电压，其输出端输出控制信号并通过第六电容C6后接地。可见当输出时钟信号CLK_M的周期变长时，控制信号的电压值增大，镜像的第一充电电流I1和第二充电电流I2的电流值也增大；当输出时钟信号CLK_M的周期变短时，控制信号的电压值减小，镜像的第一充电电流I1和第二充电电流I2的电流值也减小。

下面结合图5所示的负反馈调节模块控制原理图进行说明，首先利用分频器DIV_P将输出时钟信号CLK_M进行分频之后获得第一时钟信号CLK_N，分频倍数为P，xCLK_N是第一时钟信号的反相信号，它们的频率相同，相位相差180°，输出时钟信号CLK_M和其反相信号xCLK_M也是频率相同，相位相差180°。第一时钟信号CLK_N和其反相信号xCLK_N控制第三开关SW3、第四开关SW4、第五开关SW5和第六开关SW6的通断，从而将输出时钟信号CLK_M的变化反映到B点(即放大器Amp的正向输入端)，B点电压(即图5中第五电容上的电压VC5)和参考电压VREF通过放大器Amp进行运算产生控制信号用于控制第一NMOS管M1的栅极电压，进而将输出时钟信号CLK_M的变化反馈到第一充电电流I1和第二充电电流I2上，调节第一充电电流I1和第二充电电流I2的大小，实现对输出时钟信号CLK_M频率的调节。

具体来说，当输出时钟信号CLK_M受影响，周期变长时，分频后的第一时钟信号CLK_N和其反相信号xCLK_N的周期也会变长，则第三电容C3和第四电容C4的充电时间变长，B点的电压VC5的平均值变大，超过参考电压VREF，在放大器的输出端C点得到一个高于上一个时刻的电平VC6，即第一NMOS管M1的栅极电压Vgate_M1增加，由于第一NMOS管M1是电压控制型器件，其漏极电流随栅极电压的增加而增加，所以当C点电压增加时，流过第一NMOS管M1的电流增加，流过第一NMOS管M1的电流通过由第一PMOS管M2和第二PMOS管M3构成的电流镜复制得到第一充电电流I1同步增加，同时通过由第一PMOS管M2和第三PMOS管M4构成的电流镜复制过来得到第二充电电流I2也同步增加，使得第一电容C1和第二电容C2在充电时刻的充电电流增加，则达到对应施密特触发器的开启阈值的充电时间将变短，使得输出时钟信号CLK_M的周期变短。

同理，当输出时钟信号CLK_M受影响，周期变短，分频后的时钟第一时钟信号CLK_N和其反相信号xCLK_N的周期也会变短，则第三电容C3和第四电容C4的充电时间变短，B点的电压VC5的平均值变小，小于参考电压VREF，在放大器Amp的输出端C点得到一个低于上一个时刻的电平VC6，即第一NMOS管M1的栅极电压Vgate_M1减小，由于第一NMOS管M1是电压控制型器件，漏极电流随栅极电压的减小而减小，所以当C点电压减小时，流过第一NMOS管M1的电流减小，流过第一NMOS管M1的电流分别通过由第一PMOS管M2和第二PMOS管M3构成的电流镜以及由第一PMOS管M2和第三PMOS管M4构成的电流镜复制得到的第一充电电流I1和第二充电电流I2也同步减小，使得第一电容C1和第二电容C2在充电时刻的充电电流减小，则达到对应施密特触发器开启阈值的充电时间将变长，使得输出时钟信号CLK_M的周期变长，这样，通过负反馈环路，在输出端得到稳定的输出时钟信号CLK_M。

另外为了增加精度，一些实施例中可以将第一电流源I3和第二电流源I4设置为可修调的电流源，参考电压VREF也可以设置为可修调的电压，修调的方式可以任意选取和组合，根据实际情况对第一电流源I3、第二电流源I4、参考电压VREF进行修调，使得输出时钟信号CLK_M的精度得到提高。

时钟对温度、工艺和电源电压的稳定性不好会导致时钟的精度不高且不断变化，而变化的时钟将对后级电路带来诸多问题，因此有必要设计一个高精度且对温度、电源电压和工艺具有较好稳定性的时钟，本发明基于以上考虑，设计了一种具有负反馈调节且可修调的弛张振荡器，通过引入负反馈环路对产生输出时钟信号CLK_M的第一电容C1和第二电容C2的充电时间进行调节，从而实现输出时钟信号CLK_M对工艺变化、电压变化和温度变化能够具有更好的稳定性，设置的可修调的电流源和参考电压还能够增加精度。

上面仅对本发明的优选实施例作了详细说明，但是本发明并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化，各种变化均应包含在本发明的保护范围之内。本领域的技术人员可以对本发明进行各种改动和变型，比如利用其他结构实现充电电流对电容进行充电获取输出时钟信号、或者利用其他结构产生跟随输出时钟信号的变化而变化的控制信号，只要不脱离本发明的设计构思，都应属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种具有负反馈调节功能的模拟振荡器电路，其特征在于，包括时钟产生模块和负反馈调节模块，

所述时钟产生模块用于产生所述模拟振荡器电路的输出时钟信号，包括第一电容和第二电容，若所述输出时钟信号为第一状态，控制第一充电电流对所述第一电容充电同时控制所述第二电容放电，当所述第一电容上的电压值达到第一阈值时所述输出时钟信号从第一状态翻转为第二状态，控制第二充电电流对所述第二电容充电同时控制所述第一电容放电，当所述第二电容上的电压值达到第二阈值时所述输出时钟信号从第二状态翻转为第一状态；

所述负反馈调节模块用于根据所述输出时钟信号产生对应的控制信号，当所述输出时钟信号的周期变长时，所述负反馈调节模块产生的所述控制信号用于控制所述第一充电电流和第二充电电流增大，加速所述第一电容上的电压值达到所述第一阈值的时间和所述第二电容上的电压值达到所述第二阈值的时间，从而缩短所述输出时钟信号的周期；当所述输出时钟信号的周期变短时，所述负反馈调节模块产生的所述控制信号用于控制所述第一充电电流和第二充电电流减小，减缓所述第一电容上的电压值达到所述第一阈值的时间和所述第二电容上的电压值达到所述第二阈值的时间，从而延长所述输出时钟信号的周期。

2.根据权利要求1所述的具有负反馈调节功能的模拟振荡器电路，其特征在于，所述时钟产生模块还包括第一开关、第二开关、第一施密特触发器、第二施密特触发器、第一反相器、第二反相器和SR触发器，

所述第一电容的一端连接所述第一充电电流和第一施密特触发器的输入端并通过第一开关后接地，其另一端接地；

第一反相器的输入端连接第一施密特触发器的输出端，其输出端连接SR触发器的S输入端；

所述第二电容的一端连接所述第二充电电流和第二施密特触发器的输入端并通过第二开关后接地，其另一端接地；

第二反相器的输入端连接第二施密特触发器的输出端，其输出端连接SR触发器的R输入端；

SR触发器的输出端输出所述输出时钟信号，当所述输出时钟信号为第一状态时控制第一开关关断、第二开关导通，当所述输出时钟信号为第二状态时控制第一开关导通、第二开关关断。

3.根据权利要求1或2所述的具有负反馈调节功能的模拟振荡器电路，其特征在于，所述时钟产生模块还包括第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第一电阻，

第一NMOS管的栅极连接所述控制信号，其源极通过第一电阻后接地，其漏极连接第一PMOS管的栅极和漏极、以及第二PMOS管和第三PMOS管的栅极；

第二PMOS管和第三PMOS管的漏极分别输出所述第一充电电流和所述第二充电电流，第一PMOS管、第二PMOS管和第三PMOS管的源极连接电源电压；

当所述输出时钟信号的周期变长时，所述控制信号的电压值增大；当所述输出时钟信号的周期变短时，所述控制信号的电压值减小。

4.根据权利要求3所述的具有负反馈调节功能的模拟振荡器电路，其特征在于，所述负反馈调节模块包括分频器、第三开关、第四开关、第五开关、第六开关、第三电容、第四电容、第一电流源、第二电流源、第二电阻、第五电容、第六电容和放大器，

所述分频器将所述输出时钟信号进行分频后产生第一时钟信号，当所述第一时钟信号为第一状态时控制第三开关和第六开关关断、第四开关和第五开关导通，当所述第一时钟信号为第二状态时控制第三开关和第六开关导通、第四开关和第五开关关断；

第三电容的一端连接所述第一电流源和第五开关的一端并通过第三开关后接地，其另一端接地；

第四电容的一端连接所述第二电流源和第六开关的一端并通过第四开关后接地，其另一端接地；

第二电阻的一端连接第五开关的另一端和第六开关的另一端，其另一端连接放大器的正向输入端并通过第五电容后接地；

放大器的负向输入端连接参考电压，其输出端输出所述控制信号并通过第六电容后接地。

5.根据权利要求4所述的具有负反馈调节功能的模拟振荡器电路，其特征在于，所述负反馈调节模块还包括第三电阻，第三电阻接在放大器的输出端和第六电容之间，第三电阻和第六电容的连接点输出所述控制信号。

6.根据权利要求4或5所述的具有负反馈调节功能的模拟振荡器电路，其特征在于，所述第一电流源和第二电流源为可修调的电流源。

7.根据权利要求4或5所述的具有负反馈调节功能的模拟振荡器电路，其特征在于，所述参考电压可修调。

Images