CN112216740A - 高电子迁移率晶体管的绝缘结构以及其制作方法 - Google Patents

高电子迁移率晶体管的绝缘结构以及其制作方法 Download PDF

Info

Publication number
CN112216740A
CN112216740A CN201910613589.5A CN201910613589A CN112216740A CN 112216740 A CN112216740 A CN 112216740A CN 201910613589 A CN201910613589 A CN 201910613589A CN 112216740 A CN112216740 A CN 112216740A
Authority
CN
China
Prior art keywords
layer
gallium nitride
insulating
patterned photoresist
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910613589.5A
Other languages
English (en)
Inventor
张峻铭
廖文荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910613589.5A priority Critical patent/CN112216740A/zh
Priority to US16/519,008 priority patent/US11380786B2/en
Priority to EP20169328.0A priority patent/EP3764401A1/en
Publication of CN112216740A publication Critical patent/CN112216740A/zh
Priority to US17/827,783 priority patent/US20220293780A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构以及其制作方法，其中该高电子迁移率晶体管的绝缘结构包含一氮化镓层，一氮化铝镓层，位于该氮化镓层上，一凹槽，位于该氮化镓层与该氮化铝镓层中，一绝缘层，位于该凹槽内，其中该绝缘层的一顶面与该氮化铝镓层的一顶面切齐，以及一钝化层，位于该氮化铝镓层与该绝缘层上。

Description

高电子迁移率晶体管的绝缘结构以及其制作方法
技术领域
本发明涉及一种高电子迁移率晶体管的绝缘结构及其制作方法。
背景技术
III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽带隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
以氮化镓基材料(GaN-based materials)为基础的高电子迁移率晶体管具有于电子、机械以及化学等特性上的众多优点，例如宽带隙、高击穿电压、高电子迁移率、大弹性模数(elastic modulus)、高压电与压阻系数(highpiezoelectric and piezoresistivecoefficients)等与化学钝性。上述优点使氮化镓基材料可用于如高亮度发光二极管、功率开关元件、调节器、电池保护器、面板显示驱动器、通讯元件等应用的元件的制作。
发明内容
本发明提供的一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构，包含一氮化镓层，一氮化铝镓层，位于该氮化镓层上，一凹槽，位于该氮化镓层与该氮化铝镓层中，一绝缘层，位于该凹槽内，其中该绝缘层的一顶面与该氮化铝镓层的一顶面切齐，以及一钝化层，位于该氮化铝镓层与该绝缘层上。
本发明另提供一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构，包含一氮化镓层，一氮化铝镓层，位于该氮化镓层上，一凹槽，位于该氮化镓层与该氮化铝镓层中，一钝化层，位于该氮化铝镓上与该凹槽中，以及一绝缘层，位于该凹槽内并填满该凹槽，其中该绝缘层的一顶面与该钝化层一顶面切齐。
本发明另提供一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构的形成方法，包含：首先，形成一氮化镓层，以及形成一氮化铝镓层于该氮化镓层上，接下来形成一第一图案化光致抗蚀剂层于该氮化铝镓层上，然后形成一凹槽于该氮化镓层与该氮化铝镓层中，再来形成一绝缘层并填满该凹槽，接下来形成一第二图案化光致抗蚀剂层于该绝缘层上，其中该第一图案化光致抗蚀剂层的图案与该第二图案化光致抗蚀剂层的图案互补，然后移除部分的该绝缘层，接着移除该第二图案化光致抗蚀剂层，以及对剩余的该绝缘层进行一回蚀刻步骤，以再次移除部分该绝缘层。
本发明提供一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构以及其形成方法，其中并不使用平坦化步骤(例如化学机械研磨)，而仅是使用光刻蚀刻的方式，来形成具有平坦表面的高电子迁移率晶体管的绝缘层。在缺少平坦化机台的情况下，仍可以制作出高良率的高电子迁移率晶体管。
附图说明
图1至图8为本发明第一优选实施例制作一高电子迁移率晶体管的绝缘结构的方法示意图，其中：
图2是图1之后的步骤的示意图；
图3是图5之后的步骤的示意图；
图4是图3之后的步骤的示意图；
图5是图4之后的步骤的示意图；
图6是图5之后的步骤的示意图；
图7是图6之后的步骤的示意图；以及
图8是图7之后的步骤的示意图。
图9至图14为本发明第二实施例制作一高电子迁移率晶体管的绝缘结构的方法示意图，其中：
图9是图2之后的步骤的示意图；
图10是图9之后的步骤的示意图；
图11是图10之后的步骤的示意图；
图12是图11之后的步骤的示意图；
图13是图12之后的步骤的示意图；以及
图14是图13之后的步骤的示意图。
主要元件符号说明
10基底
12缓冲层
14氮化镓层
16氮化铝镓层
18二维电子气层
20掩模层
22图案化光致抗蚀剂层
24开口
26凹槽
28绝缘层
28’绝缘层
30第二图案化光致抗蚀剂层
30’第二图案化光致抗蚀剂层
32钝化层
32’钝化层
E1步骤
E2蚀刻步骤
E3回蚀刻步骤
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
请参照图1至图8，图1至图8为本发明第一优选实施例制作一高电子迁移率晶体管的绝缘结构的方法示意图。其中，图2是图1之后的步骤的示意图；图3是图2之后的步骤的示意图；图4是图3之后的步骤的示意图；图5是图4之后的步骤的示意图；图6是图5之后的步骤的示意图；图7是图6之后的步骤的示意图；以及图8是图7之后的步骤的示意图。如图1所示，首先提供一基底10，例如一由硅、碳化硅或氧化铝(或可称蓝宝石)所构成的基底，其中基底10可为单层基底、多层基底、梯度基底或上述的组合。依据本发明其他实施例基底10又可包含一硅覆绝缘(silicon-on-insulator,SOI)基底。
接着，在基底10表面形成一缓冲层12，缓冲层12主要作用为帮助后续形成的氮化镓层可以更容易被形成于基底10上。举例来说，若基底10为蓝宝石(氧化铝)基底，而氧化铝与氮化镓的晶格常数差距较大，因此需要形成一缓冲层12设置在基底10与氮化镓层之间，缓冲层12的晶格常数介于基底10的晶格常数与氮化镓的晶格常数之间。在本实施例中，缓冲层12例如为氮化铝(AlN)，但不限于此。
然后于缓冲层12表面形成一氮化镓层14，其厚度可介于0.5微米至10微米之间。在一实施利中，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phaseepitaxy,HVPE)制作工艺或上述组合于缓冲层12上形成氮化镓层14。
接着形成一氮化铝镓层16于氮化镓层14表面。其中氮化铝镓层16较佳包含一由外延成长制作工艺所形成之外延层。如同上述形成氮化镓层14的方式，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemicalvapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于氮化镓层14上形成氮化铝镓层16。
值得注意的是，在形成氮化铝镓层16于氮化镓层14表面之后，由于氮化镓层与氮化铝镓层的材料能带间隙(band gap)不同之故，氮化镓层与氮化铝镓层的界面数较佳形成异质结(heterojunction)。异质结处的能带弯曲，导带(conduction band)弯曲深处形成量子阱(quantum well)，将压电效应(piezoelectricity)所产生的电子约束于量子阱中，因此在氮化镓层与氮化铝镓层的界面处形成通道区或二维电子气(two-dimensionalelectron gas,2DEG)层18，进而形成导通电流。
接下来，请仍参考图1，在氮化铝镓层16上依序形成一掩模层20以及一图案化光致抗蚀剂层22，其中掩模层20包含绝缘材质，例如为氧化硅、氮化硅或氮氧化硅等。在本实施例中，掩模层20以氮化硅为例，但本发明不限于此。而图案化光致抗蚀剂层22可包含正型光致抗蚀剂或负型光致抗蚀剂，可通过一曝光显影步骤将依光致抗蚀剂层(图未示)进行图案化并形成所述的图案化光致抗蚀剂层22。其中图案化光致抗蚀剂层包含有至少一开口24，开口24的位置大致对应后续需要形成绝缘区域的位置。换句话说，在此步骤中，不需要形成绝缘区域的部分将会被图案化光致抗蚀剂22所覆盖。
如图2所示，进行一蚀刻步骤E1，以图案化光致抗蚀剂层22为保护层，以移除部分的掩模层20、部分的氮化铝镓层16、部分的二维电子气层18、部分的氮化镓层14，并且形成一凹槽26于上述各材料层中。在一些实施例中，若凹槽26的深度足够，也可能会延伸到缓冲层12中，换句话说，在进行蚀刻步骤E1时，有可能也会移除部分的缓冲层12。
接下来，如图3所示，形成一绝缘层28填满各凹槽26。在此步骤中，绝缘层28包含绝缘材质，例如氧化硅、氮化硅或氮氧化硅等。较佳而言，绝缘层28与掩模层20包含不同材质，以本实施例为例，绝缘层28包含氧化硅，但不限于此。在形成绝缘层28之后，另外形成一第二图案化光致抗蚀剂层30覆盖于绝缘层28的表面。值得注意的是，第二图案化光致抗蚀剂层30与图案化光致抗蚀剂层22互补。此处所述“互补”意指从上视图或剖视图来看，图案化光致抗蚀剂层22与第二图案化光致抗蚀剂层30两者可组合成一完整的光致抗蚀剂涂布层。换句话说，第二图案化光致抗蚀剂层30的位置对应图案化光致抗蚀剂层22的开口24部分。在实际制作上，形成图案化光致抗蚀剂层22与形成第二图案化光致抗蚀剂层30可使用同一张光掩模，并且分别使用两种不同的光致抗蚀剂(例如分别使用正光致抗蚀剂与负光致抗蚀剂，或分别使用负光致抗蚀剂与正光致抗蚀剂)，来形成具有互补图案的光致抗蚀剂层。
接着请参考图4至图5，如图4所示，先进行一蚀刻步骤E2，以第二图案化光致抗蚀剂层30为保护层，移除未被第二图案化光致抗蚀剂层30覆盖的绝缘层28。接着如图5所示，再次进行一步骤，以移除第二图案化光致抗蚀剂层30，此时剩余的绝缘层28的顶部较佳高于掩模层20的顶部。其中移除绝缘层或图案化光致抗蚀剂层的方法包括但不限于灰化、光刻、湿/干蚀刻、反应离子蚀刻RIE回蚀刻，本发明并不以此为限。但值得注意的是，上述方法并不包含有平坦化步骤(例如化学机械研磨(CMP))。由于移除绝缘层或图案化光致抗蚀剂层的方法属于本领域的已知技术，在此不多加赘述。
如图6所示，进行一回蚀刻步骤E3，降低绝缘层28的高度。通过调整回蚀刻步骤E3的参数，可以控制绝缘层28被蚀刻后的高度。较佳而言，将绝缘层28的高度调整至与氮化铝镓层16的顶面切齐，有利于提高后续制作高电子迁移率晶体管(high electron mobilitytransistor,HEMT)的绝缘结构的良率。
请参考图7至图8，如图7所示，移除剩余的掩模层20，并曝露出氮化铝镓层16的表面。接着如图8所示，形成一钝化层32，覆盖在氮化铝镓层16的表面以及剩余的绝缘层28的表面。其中，钝化层32包含绝缘材质，例如氧化硅、氮化硅或氮氧化硅等。较佳而言，绝缘层28与钝化层32包含不同材质，以本实施例为例，钝化层32包含氧化硅或氮氧化硅，但不限于此。较佳而言，在上述的回蚀刻步骤E3过程中，将绝缘层28的顶面调整至与氮化铝镓层16的顶面切齐，因此此时形成的钝化层32，将有一平坦结构(包含有一平坦底面与一平坦顶面)。如此一来，即使绝缘层形成于凹槽内，也不会在表面产生凹凸不平的轮廓，有利于后续制作高电子迁移率晶体管。
后续，可对已经完成绝缘区域的半导体结构，继续进行其他制作工艺，例如形成高电子迁移率晶体管相应的栅极、源/漏极、接触结构等。由于该些制作工艺属于本领域的已知技术，在此不多加赘述。
因此，在本发明的其中一实施例中，如图8所示，提供一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构，包含一氮化镓层14，一氮化铝镓层16，位于氮化镓层14上，一凹槽26，位于氮化镓层14与氮化铝镓层16中，一绝缘层28，位于凹槽26内，其中绝缘层28的一顶面与氮化铝镓层16的一顶面切齐，以及一钝化层32，位于氮化铝镓层16与绝缘层28上。
在一些实施例中，其中部分氮化镓层14与部分氮化铝镓层16之间包含有一二维电子气层18。
在一些实施例中，其中二维电子气层18不位于绝缘层28中。
在一些实施例中，还包含有一缓冲层12，位于氮化镓层14下方。
在一些实施例中，其中凹槽26的范围包含部分氮化镓层14、部分氮化铝镓层16以及部分缓冲层12。
在一些实施例中，其中钝化层32与绝缘层28的材质不同。
值得注意的是，在上述图1至图8所述的制作工艺中，并不使用平坦化步骤，例如化学机械研磨(CMP)等，而是使用其他例如光刻或回蚀刻制作工艺来完成高电子迁移率晶体管的绝缘结构。如此一来，即使在制作工艺设备受到限制的情况下(例如缺乏平坦化机台)，仍可以完成高品质的高电子迁移率晶体管。
下文将针对本发明的高电子迁移率晶体管的绝缘结构及其制作方法的不同实施样态进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参照图9至图14，图9至图14为本发明第二实施例制作一高电子迁移率晶体管的绝缘结构的方法示意图。可接续上述第一优选实施例的图2继续进行图9至图14的步骤。其中，图9是图2之后的步骤的示意图；图10是图9之后的步骤的示意图；图11是图10之后的步骤的示意图；图12是图11之后的步骤的示意图；图13是图12之后的步骤的示意图；以及图14是图13之后的步骤的示意图。
在图2之后，如图9所示，移除图案化光致抗蚀剂层22与掩模层20，曝露出氮化铝镓层16的表面。此处的图案化光致抗蚀剂层22与掩模层20可以在同一蚀刻步骤中一起被移除，或是分别由不同的蚀刻步骤所移除，本发明并不限于此。然后如图10所示，形成一钝化层32’，覆盖于氮化铝镓层16的表面，并且覆盖于凹槽26的侧壁与底面，其中较佳而言，钝化层32’并不填满凹槽26。
如图11所示，形成一绝缘层28’填满各凹槽26，并且覆盖于钝化层32’上。在此步骤中，绝缘层28’包含绝缘材质，例如氧化硅、氮化硅或氮氧化硅等。在形成绝缘层28之后，另外形成一第二图案化光致抗蚀剂层30’覆盖于绝缘层28的表面。值得注意的是，第二图案化光致抗蚀剂层30’与图案化光致抗蚀剂层22(如图1所示)互补。此处所述“互补”意指从上视图或剖视图来看，图案化光致抗蚀剂层22与第二图案化光致抗蚀剂层30’两者可组合成一完整的光致抗蚀剂涂布层。换句话说，第二图案化光致抗蚀剂层30’的位置对应图案化光致抗蚀剂层22的开口24部分(如图1所示)。在实际制作上，形成图案化光致抗蚀剂层22与形成第二图案化光致抗蚀剂层30’可使用同一张光掩模，并且分别使用两种不同的光致抗蚀剂(例如分别使用正光致抗蚀剂与负光致抗蚀剂，或分别使用负光致抗蚀剂与正光致抗蚀剂)，来形成具有互补图案的光致抗蚀剂层。
接着请参考图12至图13，如图12所示，先进行一蚀刻步骤E2，以第二图案化光致抗蚀剂层30’为保护层，移除未被第二图案化光致抗蚀剂层30’覆盖的绝缘层28’。接着如图13所示，再次进行一蚀刻步骤，以移除第二图案化光致抗蚀剂层30’，此时剩余的绝缘层28’的顶部较佳高于钝化层32的顶部。其中移除绝缘层或图案化光致抗蚀剂层的方法包括但不限于光刻、湿/干蚀刻、反应离子蚀刻RIE回蚀刻，本发明并不以此为限。但值得注意的是，上述方法并不包含有平坦化步骤(例如化学机械研磨(CMP))。由于移除绝缘层或图案化光致抗蚀剂层的方法属于本领域的已知技术，在此不多加赘述。
如图14所示，进行一回蚀刻步骤E3，降低绝缘层28’的高度。通过调整回蚀刻步骤E3的参数，可以控制绝缘层28’被蚀刻后的高度。较佳而言，将绝缘层28’的高度调整至与钝化层32的顶面切齐，有利于提高后续制作高电子迁移率晶体管(high electron mobilitytransistor,HEMT)的绝缘结构的良率。
后续，可对已经完成绝缘区域的半导体结构，继续进行其他制作工艺，例如形成高电子迁移率晶体管相应的栅极、源/漏极、接触结构等。由于该些制作工艺属于本领域的已知技术，在此不多加赘述。
因此，在本发明的其中一实施例中，如图14所示，提供一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构，包含一氮化镓层14，一氮化铝镓层16，位于氮化镓层14上，一凹槽26，位于氮化镓层14与氮化铝镓层16中，一钝化层32’，位于氮化铝镓16上与凹槽26中，以及一绝缘层28’，位于凹槽26内并填满凹槽，其中绝缘层28’的一顶面与钝化层32’一顶面切齐。
在一些实施例中，其中部分氮化镓层14与部分氮化铝镓层16之间包含有一二维电子气层18。
在一些实施例中，其中二维电子气层18不位于绝缘层28’中。
在一些实施例中，还包含有一缓冲层12，位于氮化镓层14下方。
在一些实施例中，其中凹槽26的范围包含部分氮化镓层14、部分氮化铝镓层16以及部分缓冲层12。
在一些实施例中，其中钝化层32’与绝缘层28’的材质不同。
再综合以上第一优选实施例与第二优选实施例，本发明提供一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构的形成方法，包含：首先，形成一氮化镓层14，以及形成一氮化铝镓层16于氮化镓层14上，接下来形成一图案化光致抗蚀剂层22于氮化铝镓层16上，然后形成一凹槽26于氮化镓层14与氮化铝镓层16中，再来形成一绝缘层(28、28’)并填满凹槽26，接下来形成一第二图案化光致抗蚀剂层(30、30’)于绝缘层(28、28’)上，其中图案化光致抗蚀剂层22的图案与第二图案化光致抗蚀剂层的图案互补，然后移除部分的绝缘层(28、28’)，接着移除第二图案化光致抗蚀剂层(30、30’)，以及对剩余的绝缘层进行一回蚀刻步骤E3，以再次移除部分绝缘层(28、28’)。
在一些实施例中，其中形成图案化光致抗蚀剂层22与形成第二图案化光致抗蚀剂层(30、30’)的过程中使用同一光掩模。
在一些实施例中，其中形成图案化光致抗蚀剂层22与形成第二图案化光致抗蚀剂层(30、30’)的过程中使用不同的光致抗蚀剂(例如正光致抗蚀剂与负光致抗蚀剂，或负光致抗蚀剂与正光致抗蚀剂)。
在一些实施例中，在回蚀刻步骤E3之后，还包含形成一钝化层32于剩余的绝缘层28上。
在一些实施例中，其中在回蚀刻步骤E3之后，剩余的绝缘层28的一顶面与氮化铝镓层16的一顶面齐平。
在一些实施例中，其中在凹槽26形成后且在绝缘层28形成之前，还包含形成一钝化层32’于凹槽内。
在一些实施例中，其中在回蚀刻步骤E3之后，剩余的绝缘层28’的一顶面与钝化层32’的一顶面齐平。
本发明的特征在于，提供一种高电子迁移率晶体管(high electron mobilitytransistor,HEMT)的绝缘结构以及其形成方法，其中并不使用平坦化步骤(例如化学机械研磨)，而仅是使用光刻蚀刻的方式，来形成具有平坦表面的高电子迁移率晶体管的绝缘层。在缺少平坦化机台的情况下，仍可以制作出高良率的高电子迁移率晶体管。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (19)

1.一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构，其特征在于，包含：
氮化镓层；
氮化铝镓层，位于该氮化镓层上；
凹槽，位于该氮化镓层与该氮化铝镓层中；
绝缘层，位于该凹槽内，其中该绝缘层的一顶面与该氮化铝镓层的一顶面切齐；以及
钝化层，位于该氮化铝镓层与该绝缘层上。
2.如权利要求1所述的高电子迁移率晶体管的绝缘结构，其中部分该氮化镓层与部分该氮化铝镓层之间包含有二维电子气层。
3.如权利要求2所述的高电子迁移率晶体管的绝缘结构，其中该二维电子气层不位于该绝缘层中。
4.如权利要求1所述的高电子迁移率晶体管的绝缘结构，还包含有缓冲层，位于该氮化镓层下方。
5.如权利要求4所述的高电子迁移率晶体管的绝缘结构，其中该凹槽的范围包含部分该氮化镓层、部分该氮化铝镓层以及部分该缓冲层。
6.如权利要求1所述的高电子迁移率晶体管的绝缘结构，其中该钝化层与该绝缘层的材质不同。
7.一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构，其特征在于，包含：
氮化镓层；
氮化铝镓层，位于该氮化镓层上；
凹槽，位于该氮化镓层与该氮化铝镓层中；
钝化层，位于该氮化铝镓上与该凹槽中；以及
绝缘层，位于该凹槽内并填满该凹槽，其中该绝缘层的顶面与该钝化层的顶面切齐。
8.如权利要求7所述的高电子迁移率晶体管的绝缘结构，其中部分该氮化镓层与部分该氮化铝镓层之间包含有二维电子气层。
9.如权利要求8所述的高电子迁移率晶体管的绝缘结构，其中该二维电子气层不位于该绝缘层中。
10.如权利要求7所述的高电子迁移率晶体管的绝缘结构，还包含有缓冲层，位于该氮化镓层下方。
11.如权利要求10所述的高电子迁移率晶体管的绝缘结构，其中该凹槽的范围包含部分该氮化镓层、部分该氮化铝镓层以及部分该缓冲层。
12.如权利要求7所述的高电子迁移率晶体管的绝缘结构，其中该钝化层与该绝缘层的材质不同。
13.一种高电子迁移率晶体管(high electron mobility transistor,HEMT)的绝缘结构的形成方法，包含：
形成氮化镓层；
形成氮化铝镓层于该氮化镓层上；
形成第一图案化光致抗蚀剂层于该氮化铝镓层上；
形成凹槽于该氮化镓层与该氮化铝镓层中；
形成绝缘层并填满该凹槽；
形成第二图案化光致抗蚀剂层于该绝缘层上，其中该第一图案化光致抗蚀剂层的图案与该第二图案化光致抗蚀剂层的图案互补；
移除部分的该绝缘层；
移除该第二图案化光致抗蚀剂层；以及
对剩余的该绝缘层进行回蚀刻步骤，以再次移除部分该绝缘层。
14.如权利要求13所述的高电子迁移率晶体管的绝缘结构的形成方法，其中形成该第一图案化光致抗蚀剂层与形成该第二图案化光致抗蚀剂层的过程中使用同一光掩模。
15.如权利要求14所述的高电子迁移率晶体管的绝缘结构的形成方法，其中形成该第一图案化光致抗蚀剂层与形成该第二图案化光致抗蚀剂层的过程中使用不同的光致抗蚀剂。
16.如权利要求13所述的高电子迁移率晶体管的绝缘结构的形成方法，在该回蚀刻步骤之后，还包含形成钝化层于剩余的该绝缘层上。
17.如权利要求16所述的高电子迁移率晶体管的绝缘结构的形成方法，其中在该回蚀刻步骤之后，剩余的该绝缘层的顶面与该氮化铝镓层的顶面齐平。
18.如权利要求13所述的高电子迁移率晶体管的绝缘结构的形成方法，其中在该凹槽形成后且在该绝缘层形成之前，还包含形成钝化层于该凹槽内。
19.如权利要求13所述的高电子迁移率晶体管的绝缘结构的形成方法，其中该在该回蚀刻步骤之后，剩余的该绝缘层的顶面与该钝化层的顶面齐平。
CN201910613589.5A 2019-07-09 2019-07-09 高电子迁移率晶体管的绝缘结构以及其制作方法 Pending CN112216740A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910613589.5A CN112216740A (zh) 2019-07-09 2019-07-09 高电子迁移率晶体管的绝缘结构以及其制作方法
US16/519,008 US11380786B2 (en) 2019-07-09 2019-07-23 Insulating structure of high electron mobility transistor and manufacturing method thereof
EP20169328.0A EP3764401A1 (en) 2019-07-09 2020-04-14 Insulating structure of high electron mobility transistor and manufacturing method thereof
US17/827,783 US20220293780A1 (en) 2019-07-09 2022-05-29 Manufacturing method for forminginsulating structure of high electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910613589.5A CN112216740A (zh) 2019-07-09 2019-07-09 高电子迁移率晶体管的绝缘结构以及其制作方法

Publications (1)

Publication Number Publication Date
CN112216740A true CN112216740A (zh) 2021-01-12

Family

ID=70289349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910613589.5A Pending CN112216740A (zh) 2019-07-09 2019-07-09 高电子迁移率晶体管的绝缘结构以及其制作方法

Country Status (3)

Country Link
US (2) US11380786B2 (zh)
EP (1) EP3764401A1 (zh)
CN (1) CN112216740A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041422A1 (en) * 1998-07-24 2001-11-15 Kenji Sawamura Method of forming a device separation region
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN101728385A (zh) * 2008-10-27 2010-06-09 东部高科股份有限公司 半导体器件及其制造方法
KR20100076377A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 반도체 소자의 제조방법
CN103890923A (zh) * 2011-10-31 2014-06-25 株式会社电装 半导体器件
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
CN204732413U (zh) * 2014-08-05 2015-10-28 半导体元件工业有限责任公司 包括iii族氮化物叠层的半导体部件
US20190198384A1 (en) * 2017-12-22 2019-06-27 Vanguard International Semiconductor Corporation Semiconductor device with two-part insulation structure within non-active region

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037794B2 (en) 2004-06-09 2006-05-02 International Business Machines Corporation Raised STI process for multiple gate ox and sidewall protection on strained Si/SGOI structure with elevated source/drain
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP5499441B2 (ja) * 2008-04-01 2014-05-21 沖電気工業株式会社 半導体装置及びその製造方法
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9379191B2 (en) * 2011-12-28 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an isolation region
US9111905B2 (en) * 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US10522670B2 (en) * 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
DE102014107560A1 (de) * 2014-05-28 2015-12-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren
JP2016058682A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
US10153300B2 (en) 2016-02-05 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a high-electron-mobility transistor (HEMT) and method for manufacturing the same
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
TWI660465B (zh) * 2017-07-28 2019-05-21 新唐科技股份有限公司 半導體元件及其製造方法
US11101378B2 (en) * 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041422A1 (en) * 1998-07-24 2001-11-15 Kenji Sawamura Method of forming a device separation region
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN101728385A (zh) * 2008-10-27 2010-06-09 东部高科股份有限公司 半导体器件及其制造方法
KR20100076377A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 반도체 소자의 제조방법
CN103890923A (zh) * 2011-10-31 2014-06-25 株式会社电装 半导体器件
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
CN204732413U (zh) * 2014-08-05 2015-10-28 半导体元件工业有限责任公司 包括iii族氮化物叠层的半导体部件
US20190198384A1 (en) * 2017-12-22 2019-06-27 Vanguard International Semiconductor Corporation Semiconductor device with two-part insulation structure within non-active region

Also Published As

Publication number Publication date
US20220293780A1 (en) 2022-09-15
EP3764401A1 (en) 2021-01-13
US11380786B2 (en) 2022-07-05
US20210013332A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US8487316B2 (en) Method of manufacturing an integrated semiconductor substrate structure with device areas for definition of GaN-based devices and CMOS devices
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
EP2385544B1 (en) Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
US20120270378A1 (en) Method for Producing Silicon Semiconductor Wafers Comprising a Layer for Integrating III-V Semiconductor Components
CN112531025A (zh) 高电子迁移率晶体管
US20180315591A1 (en) Hetero-integration of iii-n material on silicon
CN111312808B (zh) 半导体装置及其制造方法
CN110690275B (zh) 半导体装置及其制造方法
US10991820B2 (en) Manufacturing method for forming insulating structure of high electron mobility transistor
US10411098B2 (en) Semiconductor device and manufacturing method thereof
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
TW202002295A (zh) 穿隧式場效電晶體
EP3764401A1 (en) Insulating structure of high electron mobility transistor and manufacturing method thereof
CN110875385B (zh) 半导体装置结构及其制造方法
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate
CN110854195B (zh) 半导体结构及其形成方法
US20230402526A1 (en) Method for manufacturing high-electron-mobility transistor
WO2022204913A1 (en) Iii nitride semiconductor devices on patterned substrates
WO2008121976A2 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
TWI670775B (zh) 半導體裝置結構及其製造方法
CN109390391B (zh) 半导体基板及其制造方法
US20130137238A1 (en) Method for forming high mobility channels in iii-v family channel devices
CN116314318A (zh) 具有防破坏性击穿功能的GaN HEMT器件结构及制作方法
CN115394648A (zh) 氮化物半导体元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination