CN112213621B - 晶圆测试***及晶圆测试方法 - Google Patents

晶圆测试***及晶圆测试方法 Download PDF

Info

Publication number
CN112213621B
CN112213621B CN202010999829.2A CN202010999829A CN112213621B CN 112213621 B CN112213621 B CN 112213621B CN 202010999829 A CN202010999829 A CN 202010999829A CN 112213621 B CN112213621 B CN 112213621B
Authority
CN
China
Prior art keywords
test
test item
wafer
tested
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010999829.2A
Other languages
English (en)
Other versions
CN112213621A (zh
Inventor
朱本强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010999829.2A priority Critical patent/CN112213621B/zh
Publication of CN112213621A publication Critical patent/CN112213621A/zh
Application granted granted Critical
Publication of CN112213621B publication Critical patent/CN112213621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种晶圆测试***及测试方法，该***包括：依次连接的探针卡、ARM处理器及主控单元，探针卡具有至少两个接点；ARM处理器监控每个接点的测试状态信息，并将其传输至主控单元；同时接收主控单元的启停命令，以控制每个接点的开启、暂停或结束；主控单元根据测试状态信息获得启停命令；启停命令包括：控制已完成前一测试项的接点暂停，直至所有接点完成该前一测试项的测试，所有接点开启进行当前测试项；控制已完成当前测试项的接点暂停，直至所有接点完成当前测试项的测试，所有接点开启进行下一测试项；控制所有接点结束测试。通过不同接点间测试项的同步完成，保证不同接点在同一时间处于同一测试项，增强晶圆测试的精度，提高测试良率。

Description

晶圆测试***及晶圆测试方法
技术领域
本发明涉及半导体测试领域，特别是涉及一种晶圆测试***及晶圆方法。
背景技术
半导体生产制造的流程一般包括集成电路设计、晶圆制造、晶圆测试、晶元切割、芯片封装及成品芯片测试。其中，晶圆测试是晶圆制造完成之后的一道测试，用于验证晶圆上的每个芯片(DIE)是否满足器件特征以及其他设计规格，在晶圆测试之后，可以将晶圆中有功能缺陷的芯片提前挑选出来，避免这些芯片进入到后期的芯片封装步骤中。晶圆是指半导体集成电路制作所用的晶片，其形状为圆形，故称为晶圆，在晶片上可加工制作成各种电路元件结构，而成为具有特定电性功能的IC产品。晶圆的技术测试十分严格，主要是验证产品电路是否良好，验证驱动晶圆的功能是否符合终端应用的需求。
驱动晶圆的测试主要是使用专属的测试机来测试，并且在测试中，通常会用到具有多根探针的探针卡，芯片上设置有测试焊垫，将探针卡的探针与晶圆上的芯片的测试焊垫相互接触，形成电性连接以进行电性测试，从而通过探针卡(probe card)上的多个接点(site)分别实现对晶圆中多个芯片的测试。现有常规方法是晶圆测试中所有接点同时各自独立按顺序完成测试，不同接点之间不会考虑彼此在做什么测试项，会不会彼此干扰造成测量偏差。因为不同的被测芯片生产质量不同和/或被测芯片所属测试接点的进程运行速度不同，所以晶圆测试的不同接点的测试时间差别较大，这样不同接点在测试不同的测试项时，会出现相互干扰，造成良率损失。例如，晶圆部分接点测试高电压大电流的测试项，部分接点正在测试小电压小电流的测试项时，即同一时刻不同的节点处于不同的测试项，这时小电压小电流的测试项信号会受到大电压大电流的测试项信号的EMI影响，出现测量误差导致晶圆测试结果over kill，也就是本该测试通过的芯片被测试为测试不通过，造成良率损失。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆测试***及晶圆测试方法，用于解决现有技术的晶圆测试中，由于探针卡上的所有接点同时各自独立按顺序完成对被测芯片的测试，出现测量误差导致晶圆测试结果过度良率误判(over kill)，良率损失等的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆测试***，所述晶圆测试***包括：探针卡、ARM处理器及主控单元；
所述探针卡具有至少两个接点(site)，每个接点分别与不同的被测芯片相连；
所述ARM处理器与所述探针卡相连，用于监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元；同时接收所述主控单元的启停命令，以根据该启停命令控制每个所述接点的开启、暂停或结束；
所述主控单元与所述ARM处理器相连，用于接收所述ARM处理器传输的所述测试状态信息，并根据该测试状态信息计算获得所述启停命令；所述启停命令包括：通过所述ARM处理器控制已完成前一测试项的所述接点暂停等候，直至所有所述接点完成该前一测试项的测试，所有所述接点开启进行当前测试项；通过所述ARM处理器控制已完成所述当前测试项的所述接点暂停等候，直至所有所述接点完成所述当前测试项的测试，所有所述接点开启进行下一测试项；当所述被测芯片的所有测试项均测试结束时，所述启停命令通过所述ARM处理器控制所有接点结束测试。
可选地，所述前一测试项为低压测试项，所述当前测试项为高压测试项，所述下一测试项为低压测试项。
进一步地，高压测试项的高压大于8伏。
可选地，所述被测芯片包括运算逻辑芯片、闪存芯片或传感器芯片；所述探针卡包括至少一个驱动电路板，每个所述驱动电路板上具有至少一个所述接点。
进一步地，所述探针卡包括32个驱动电路板，每个所述驱动电路板上具有2个所述接点。
本发明还提供一种晶圆测试方法，所述晶圆测试方法包括：
提供待测晶圆及上述任意一项所述的晶圆测试***，所述待测晶圆上具有至少两个所述被测芯片；
将所述探针卡与所述被测芯片相连，其中，每个所述接点分别与不同的所述被测芯片相连；
开启所述晶圆测试***，所述主控单元发出开启的启停命令至所述ARM处理器，所述ARM处理器接收该开启的启停命令，以控制所有所述接点开启以开始对所述被测芯片进行测试；
所述ARM处理器监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元，所述主控单元根据该测试状态信息计算获得所述启停命令，所述启停命令通过所述ARM处理器控制已完成前一测试项的所述接点暂停等候，直至所有所述接点完成该前一测试项的测试，所有所述接点开启进行当前测试项，然后通过所述ARM处理器控制已完成所述当前测试项的所述接点暂停等候，直至所有所述接点完成所述当前测试项的测试，所有所述接点开启进行下一测试项；
循环上一步骤直至所述被测芯片的所有测试项均测试结束时，所述启停命令通过所述ARM处理器控制所有接点结束测试。
可选地，所述前一测试项为低压测试项，所述当前测试项为高压测试项，所述下一测试项为低压测试项。
进一步地，所述高压测试项的高压大于8伏。
可选地，所述被测芯片包括运算逻辑芯片、闪存芯片或传感器芯片；所述探针卡包括至少一个驱动电路板，每个所述驱动电路板上具有至少一个所述接点。
进一步地，所述探针卡包括32个驱动电路板，每个所述驱动电路板上具有2个所述接点。
如上所述，本发明的晶圆测试***及晶圆测试方法，可实现晶圆测试过程中，不同接点间测试项的同步完成，保证不同接点在同一时间处于同一测试项，从而降低不同接点在同一时间处于不同的测试项产生的EMI影响，增强晶圆测试的精度，提高测试良率。
附图说明
图1显示为一片待测晶圆中被测芯片的MAP图。
图2显示为探针卡上的两个接点上的若干个探针位置关系图。
图3显示为本发明的晶圆测试方法的一实施例的流程示意图。
图4显示为本发明的晶圆测试方法中当被测芯片处于某一高压测试项时，不同接点的高压测试项运行状态示意图。
元件标号说明
10 待测晶圆
11 被测芯片
12 探针
13 支撑层
14 电气层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
现有晶圆测试常规方法是通过探针卡(probe card)上的所有接点(site)同时各自独立按顺序完成对被测芯片的测试，不同接点之间不会考虑彼此在做什么测试项，会不会彼此干扰造成测量偏差，因为不同的被测芯片生产质量不同和/或被测芯片所属测试接点的进程运行速度不同，所以晶圆测试的不同接点的测试时间差别较大，那么就会出现部分接点测试高电压大电流的测试项时，部分接点正在测试小电压小电流的测试项的情况，即同一时刻不同的节点处于不同的测试项，如图1所示，为一片待测晶圆10的MAP图，举例来说，虚线框中相邻的两个被测芯片11可能属于不同的接点，基于接点测试的相互独立性，该相邻两个被测芯片11可能处于不同的测试项。如图2所示，周知探针卡上的若干探针12之间平行设置，且探针具有一定长度，该长度不可忽略，例如图2中示出，所述探针具有1105μm的长度，由于所有探针12之间相互平行设置，相邻两个接点之间的探针在测试时可产生寄生电容，且探针长度越长寄生效应越明显，所以当两个接点分别处于大电压大电流的测试项及小电压小电流测试项时，就会对小电压小电流测试项产生明显的EMI影响，出现测量误差导致晶圆测试结果过度良率误判(over kill)。如下表1为采用表2中的晶圆测试***的测试参数对36根位线(WL)连续测试8次获得的电流数据，表2中的晶圆测试***采用型号为T5830P，以2个电源通道乘以24块驱动电路板乘以6个探测点为一个模组的288个通道，选取VSIM(即输入电压值，测量电流值)的测量模式，电压输入量程-10V到+32V，电流测量量程-80uA到+80uA，电流测量精度nA，排除机台测试精度的影响，测试偏差来源于不同接点之间的干扰。从表中可以看出该干扰使电流测量误差远远超过精度允许的偏差范围，降低测试精度，造成测试的良率损失。
表1
Figure BDA0002693895040000041
Figure BDA0002693895040000051
表2晶圆测试***的测试参数
Figure BDA0002693895040000052
Figure BDA0002693895040000061
发明人基于上述问题，并经过详细研究分析，提出了一种晶圆测试***以及基于该***的一种晶圆测试方法。
所述晶圆测试***包括：探针卡、ARM处理器及主控单元；
所述探针卡具有至少两个接点(site)，每个接点分别与不同的被测芯片相连；
所述ARM处理器与所述探针卡相连，用于监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元；同时接收所述主控单元的启停命令，以根据该启停命令控制每个所述接点的开启、暂停或结束；
所述主控单元与所述ARM处理器相连，用于接收所述ARM处理器传输的所述测试状态信息，并根据该测试状态信息计算获得所述启停命令；所述启停命令包括：通过所述ARM处理器控制已完成前一测试项的所述接点暂停等候，直至所有所述接点完成该前一测试项的测试，所有所述接点开启进行当前测试项；通过所述ARM处理器控制已完成所述当前测试项的所述接点暂停等候，直至所有所述接点完成所述当前测试项的测试，所有所述接点开启进行下一测试项；当所述被测芯片的所有测试项均测试结束时，所述启停命令通过所述ARM处理器控制所有接点结束测试。
通过本晶圆测试***，可以实现不同接点间测试项的同步完成，保证不同接点在同一时间处于同一测试项，从而降低不同接点在同一时间处于不同的测试项产生的EMI影响，增强晶圆测试的精度，提高测试良率。
由于小电压小电流的测试项信号受大电压大电流的测试项信号的EMI影响更明显，所以在节省生产成本的基础上，可以仅使介于两低压测试项之间的高压测试项在不同接点间保持同步完成，即使所有接点在同一时间均处于高压测试项的测试，从而避免不同接点间在同一时间同时存在高压测试项与低压测试项，降低EMI的影响。
作为示例，这里高压测试项的高压可以界定为大于8伏的电压，大于8伏的电压产生的EMI影响逐渐明显。
作为示例，本实施例的所述晶圆测试***适用于任意晶圆测试项目中不仅包含低压测试项也包含高压测试项的被测芯片，例如运算逻辑芯片、闪存芯片及传感器芯片等，此类芯片的晶圆测试项，容易在测试过程中产生EMI影响。
作为示例，所述探针卡包括至少一个驱动电路板，每个所述驱动电路板上具有至少一个所述接点，例如，当所述探针卡仅包括一个驱动电路板时，则所述驱动电路板上具有至少两个所述接点；当所述探针卡包括至少两个所述驱动电路时，则每个所述驱动电路板上具有至少一个所述接点。较为常见的为所述探针卡包括32个驱动电路板，每个所述驱动电路板上具有2个所述接点，但也不限于此，可根据具体情况进行设计，只要满足所述探针卡上具有至少两个接点即可。
本实施例还提供一种晶圆测试方法，该晶圆测试方法基于上述的晶圆测试***实现，所述晶圆测试方法包括：
步骤1)：提供待测晶圆及如上所述的晶圆测试***，所述待测晶圆上具有至少两个所述被测芯片；
步骤2)：将所述探针卡与所述被测芯片相连，其中，每个所述接点分别与不同的所述被测芯片相连；
步骤3)：开启所述晶圆测试***，所述主控单元发出开启的启停命令至所述ARM处理器，所述ARM处理器接收该开启的启停命令，以控制所有所述接点开启以开始对所述被测芯片进行测试；
步骤4)：所述ARM处理器监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元，所述主控单元根据该测试状态信息计算获得所述启停命令，所述启停命令通过所述ARM处理器控制已完成前一测试项的所述接点暂停等候，直至所有所述接点完成该前一测试项的测试，所有所述接点开启进行当前测试项，然后通过所述ARM处理器控制已完成所述当前测试项的所述接点暂停等候，直至所有所述接点完成所述当前测试项的测试，所有所述接点开启进行下一测试项；
步骤5)：循环步骤4)直至所述被测芯片的所有测试项均测试结束时，所述启停命令通过所述ARM处理器控制所有接点结束测试。
作为示例，可仅将处于两低压测试项之间的高压测试项设置为在不同接点间保持同步完成，即所述前一测试项为低压测试项，所述当前测试项为高压测试项，所述下一测试项为低压测试项。
这里，高压测试项的高压为在测试时能产生EMI影响明显的电压，该电压可以界定为大于8伏的电压，由于大于8伏的电压产生的EMI影响逐渐明显。
作为示例，本实施例的所述晶圆测试方法适用于任意晶圆测试项目中不仅包含低压测试项也包含高压测试项的被测芯片，例如运算逻辑芯片、闪存芯片及传感器芯片等，此类芯片的晶圆测试项，容易在测试过程中产生EMI影响。
作为示例，所述探针卡包括至少一个驱动电路板，每个所述驱动电路板上具有至少一个所述接点，例如，当所述探针卡仅包括一个驱动电路板时，则所述驱动电路板上具有至少两个所述接点；当所述探针卡包括至少两个所述驱动电路时，则每个所述驱动电路板上具有至少一个所述接点。较为常见的为所述探针卡包括32个驱动电路板，每个所述驱动电路板上具有2个所述接点，但也不限于此，可根据具体情况进行设计，只要满足所述探针卡上具有至少两个接点即可。
如图3及图4所示，作为示例，以所述探针卡具有三个接点(site)，所述待测晶圆具有按顺序测试的低压测试项、高压测试项、低压测试项三个测试项为例对本实施例的晶圆测试方法进行说明，本领域技术人员可知，在实际的晶圆测试中，所述探针卡可能具有更多的节点，且所述待测晶圆具有更多的测试项，例如一般的闪存芯片可能具有40项～80项的测试项目，所述探针卡上可能具有16、32、64或更多的节点。
首先先完成晶圆测试的前期准备工作，即提供待测晶圆及所述晶圆测试***，并完成待测晶圆与晶圆测试***的连接；然后开启所述晶圆测试***，所述主控单元(例如CPU)发出开启的启停命令至所述ARM处理器，所述ARM处理器接收该开启的启停命令，控制所有所述接点接点1、接点2、接点3开启以开始对所述被测芯片进行测试；先进行第一项低压测试项的测试，接点1经过时间T1完成第一项低压测试项，接点2经过时间T2完成第一项低压测试项，接点3经过时间T3完成第一项低压测试项，T1＜T2＜T3，此过程中，所述ARM处理器监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元，所述主控单元根据该测试状态信息计算获得所述启停命令，所述启停命令通过所述ARM处理器控制接点1及接点2在完成其相应的第一项低压测试项后暂停等候，等待接点3的第一项低压测试项完成，直至接点3的第一项低压测试项完成，所述主控单元根据ARM处理器传输的测试状态信息计算获得开启的启停命令，以通过所述ARM处理器控制接点1、接点2、接点3开启进行第二项的高压测试项；在第二项的高压测试项的测试过程中，所述ARM处理器监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元，所述主控单元根据该测试状态信息计算获得所述启停命令，所述启停命令通过所述ARM处理器控制已完成第二项高压测试项的接点暂停等候(如图4所示，接点2及接点3先完成第二项高压测试项，所以接点2及接点3在完成第二项高压测试项后暂停等候接点1完成其第二项高压测试项)，直至所有接点完成第二项高压测试项的测试，所述主控单元根据ARM处理器传输的测试状态信息计算获得开启的启停命令，以通过所述ARM处理器控制接点1、接点2、接点3开启进行第三项的低压测试项；最后接点1、接点2、接点3的三个测试项均测试结束，所述主控单元通过所述ARM处理器控制接点1、接点2、接点3结束测试。
通过该晶圆测试方法，可实现晶圆测试过程中，不同接点间测试项的同步完成，保证不同接点在同一时间处于同一测试项，从而降低不同接点在同一时间处于不同的测试项产生的EMI影响，增强晶圆测试的精度，提高测试良率。
值得一提的是，本实施例中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施例中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
综上所述，本发明提供一种晶圆测试***及晶圆测试方法，可实现晶圆测试过程中，不同接点间测试项的同步完成，保证不同接点在同一时间处于同一测试项，从而降低不同接点在同一时间处于不同的测试项产生的EMI影响，增强晶圆测试的精度，提高测试良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种晶圆测试***，其特征在于，所述晶圆测试***包括：探针卡、ARM处理器及主控单元；
所述探针卡具有至少两个接点每个接点分别与不同的被测芯片相连；
所述ARM处理器与所述探针卡相连，用于监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元；同时接收所述主控单元的启停命令，以根据该启停命令控制每个所述接点的开启、暂停或结束；
所述主控单元与所述ARM处理器相连，用于接收所述ARM处理器传输的所述测试状态信息，并根据该测试状态信息计算获得所述启停命令；所述启停命令包括：通过所述ARM处理器控制已完成前一测试项的所述接点暂停等候，直至所有所述接点完成该前一测试项的测试，所有所述接点开启进行当前测试项；通过所述ARM处理器控制已完成所述当前测试项的所述接点暂停等候，直至所有所述接点完成所述当前测试项的测试，所有所述接点开启进行下一测试项；当所述被测芯片的所有测试项均测试结束时，所述启停命令通过所述ARM处理器控制所有接点结束测试；其中，所述前一测试项为低压测试项，所述当前测试项为高压测试项，所述下一测试项为低压测试项。
2.根据权利要求1所述的晶圆测试***，其特征在于：高压测试项的高压大于8伏。
3.根据权利要求1所述的晶圆测试***，其特征在于：所述被测芯片包括运算逻辑芯片、闪存芯片或传感器芯片；所述探针卡包括至少一个驱动电路板，每个所述驱动电路板上具有至少一个所述接点。
4.根据权利要求3所述的晶圆测试***，其特征在于：所述探针卡包括32个驱动电路板，每个所述驱动电路板上具有2个所述接点。
5.一种晶圆测试方法，其特征在于，所述晶圆测试方法包括：
提供待测晶圆及如权利要求1～4任意一项所述的晶圆测试***，所述待测晶圆上具有至少两个所述被测芯片；
将所述探针卡与所述被测芯片相连，其中，每个所述接点分别与不同的所述被测芯片相连；
开启所述晶圆测试***，所述主控单元发出开启的启停命令至所述ARM处理器，所述ARM处理器接收该开启的启停命令，以控制所有所述接点开启以开始对所述被测芯片进行测试；
所述ARM处理器监控每个所述接点对应的所述被测芯片的测试状态信息，并将该测试状态信息传输至所述主控单元，所述主控单元根据该测试状态信息计算获得所述启停命令，所述启停命令通过所述ARM处理器控制已完成前一测试项的所述接点暂停等候，直至所有所述接点完成该前一测试项的测试，所有所述接点开启进行当前测试项，然后通过所述ARM处理器控制已完成所述当前测试项的所述接点暂停等候，直至所有所述接点完成所述当前测试项的测试，所有所述接点开启进行下一测试项，其中，所述前一测试项为低压测试项，所述当前测试项为高压测试项，所述下一测试项为低压测试项；
循环上一步骤直至所述被测芯片的所有测试项均测试结束时，所述启停命令通过所述ARM处理器控制所有接点结束测试。
6.根据权利要求5所述的晶圆测试方法，其特征在于：所述高压测试项的高压大于8伏。
7.根据权利要求5所述的晶圆测试方法，其特征在于：所述被测芯片包括运算逻辑芯片、闪存芯片或传感器芯片；所述探针卡包括至少一个驱动电路板，每个所述驱动电路板上具有至少一个所述接点。
8.根据权利要求7所述的晶圆测试方法，其特征在于：所述探针卡包括32个驱动电路板，每个所述驱动电路板上具有2个所述接点。
CN202010999829.2A 2020-09-22 2020-09-22 晶圆测试***及晶圆测试方法 Active CN112213621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010999829.2A CN112213621B (zh) 2020-09-22 2020-09-22 晶圆测试***及晶圆测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010999829.2A CN112213621B (zh) 2020-09-22 2020-09-22 晶圆测试***及晶圆测试方法

Publications (2)

Publication Number Publication Date
CN112213621A CN112213621A (zh) 2021-01-12
CN112213621B true CN112213621B (zh) 2022-04-19

Family

ID=74050027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010999829.2A Active CN112213621B (zh) 2020-09-22 2020-09-22 晶圆测试***及晶圆测试方法

Country Status (1)

Country Link
CN (1) CN112213621B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103534B (zh) * 2010-12-06 2012-08-29 福州瑞芯微电子有限公司 一种soc的功能测试***
CN102520332B (zh) * 2011-12-15 2014-12-31 无锡中星微电子有限公司 晶圆测试装置及方法
CN106019125A (zh) * 2016-07-18 2016-10-12 南通大学 32通道低频rfid晶圆测试***及方法
CN206400062U (zh) * 2016-12-28 2017-08-11 深圳市华宇半导体有限公司 高性能射频遥控自动化测试装置
CN107611050B (zh) * 2017-09-26 2020-10-16 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN111293048B (zh) * 2018-12-07 2024-07-02 紫光同芯微电子有限公司 一种晶圆测试***及其方法
CN111128779A (zh) * 2019-12-26 2020-05-08 上海华虹宏力半导体制造有限公司 晶圆的测试方法

Also Published As

Publication number Publication date
CN112213621A (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
JP3135825B2 (ja) プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
US6933729B2 (en) Method and apparatus for measuring on-chip power supply integrity
US7423443B2 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
JPH07249660A (ja) プロ−ビング装置およびプロ−ビング方法
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
CN211348521U (zh) 测试***
CN110021334B (zh) 一种晶圆测试方法
US20200174073A1 (en) Device inspection method
CN112213621B (zh) 晶圆测试***及晶圆测试方法
CN116183985A (zh) 用于晶圆测试的探针卡、测试***及测试方法
KR101161809B1 (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
CN112147482A (zh) 一种并行测试***及其测试方法
US8461859B2 (en) Semiconductor device and interface board for testing the same
JP2008185444A (ja) プリント基板検査装置
US11555828B2 (en) Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods
JPH0252446A (ja) 集積回路の試験装置
CN110161977B (zh) 测量***及其测量方法
TWI786702B (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
US20040160231A1 (en) Capacitance measurement system
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
TWI592677B (zh) 使用共用轉換介面之記憶體測試方法與裝置
JP2018132459A (ja) 半導体ウェハ並びにそれを用いたプローブテスト

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant