CN112151369A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112151369A
CN112151369A CN201910572512.8A CN201910572512A CN112151369A CN 112151369 A CN112151369 A CN 112151369A CN 201910572512 A CN201910572512 A CN 201910572512A CN 112151369 A CN112151369 A CN 112151369A
Authority
CN
China
Prior art keywords
substrate
layer
polysilicon
polysilicon film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910572512.8A
Other languages
English (en)
Inventor
潘璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910572512.8A priority Critical patent/CN112151369A/zh
Publication of CN112151369A publication Critical patent/CN112151369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298Semiconductor material, e.g. amorphous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

一种半导体结构及其形成方法,形成方法包括:提供基底;在所述基底上形成多晶硅膜;采用刻蚀工艺去除部分厚度多晶硅膜,形成多晶硅层,刻蚀液为氢氟酸与臭氧溶液的混合液,氢氟酸与臭氧溶液的体积比例为1:4~4:1。本发明有助于提高刻蚀精度,并能够改善所述多晶硅层表面的平坦度。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
多晶硅是单质硅的一种形态。熔融的单质硅在过冷条件下凝固时,硅原子以金刚石晶格形态排列成许多晶核,这些晶核长成晶面取向不同的晶粒,这些晶粒结合起来,即结晶成多晶硅。
在半导体结构的制造工艺中,多晶硅材料可用于形成硬掩膜层或掩蔽层。为使得形成的多晶硅层厚度符合工艺要求,需要对多晶硅材料进行刻蚀。
但是,现有刻蚀工艺仍有待改进。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供基底;在所述基底上形成多晶硅膜;采用刻蚀工艺去除部分厚度多晶硅膜,形成多晶硅层,刻蚀液为氢氟酸与臭氧溶液的混合液,氢氟酸与臭氧溶液的体积比例为1:4~4:1。
可选的,所述氢氟酸中的HF与H2O的体积比例为1:200。
可选的,所述臭氧溶液的百分比浓度为30ppm。
可选的,所述基底包括衬底及器件层,所述器件层覆盖所述衬底表面;形成所述多晶硅膜的工艺中,在所述器件层表面形成多晶硅膜。
可选的,所述刻蚀工艺的工艺时间小于30min,且所述工艺时间大于或等于1min。
可选的,所述刻蚀液的温度为25℃~50℃。
可选的,所述多晶硅层的厚度小于
Figure BDA0002111272290000011
可选的,形成所述多晶硅膜的工艺中,所述多晶硅膜的厚度为
Figure BDA0002111272290000021
Figure BDA0002111272290000022
相应的,本发明还提供一种采用上述方法形成的半导体结构,包括:基底;多晶硅层,位于所述基底上。
可选的,所述基底包括衬底及器件层,所述器件层覆盖所述衬底表面,所述多晶硅层覆盖所述器件层表面。
与现有技术相比,本发明的技术方案具有以下优点:
刻蚀液为氢氟酸与臭氧溶液的混合液。其中,臭氧溶液用于将部分厚度多晶硅膜氧化为二氧化硅。氢氟酸则用于与二氧化硅发生反应,生成可溶于水的反应生成物,从而去除部分厚度多晶硅膜。氢氟酸与臭氧溶液的体积比例为1:4~4:1。一方面,由于氢氟酸的体积占比小,使得刻蚀速率慢,有助于提高刻蚀工艺的精确性,且能够改善刻蚀后的多晶硅层表面的平坦度。另一方面,刻蚀工艺时间适当,避免刻蚀工艺耗时过长。
附图说明
图1至图3是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
现结合一种半导体结构的形成方法进行分析,包括:提供基底(图中未示出);在所述基底上形成多晶硅膜(图中未示出);对部分厚度多晶硅膜进行氧化处理,形成氧化硅层,剩余厚度多晶硅膜作为多晶硅层;刻蚀去除氧化硅层。
氧化处理工艺及刻蚀工艺分步骤进行,使得工艺效率低,此外,工艺控制难度加大,影响多晶硅层的形成质量。
发明人对上述半导体结构的形成方法进行了研究,经创造性劳动,发明人注意到,利用氢氟酸与臭氧溶液的混合液刻蚀可刻蚀部分厚度多晶硅膜。通过控制氢氟酸与臭氧溶液的体积比例,可控制刻蚀工艺的速率。当氢氟酸与臭氧溶液的体积比例为1:4~4:1时,能够方便的控制刻蚀工艺,以改善刻蚀精度,此外,还能够降低所述多晶硅层表面粗糙度,从而提高所述多晶硅层的形成质量。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图3是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。
参考图1,提供基底100。
本实施例中,所述基底100包括衬底110及器件层120,所述器件层120覆盖所述衬底110表面。
所述衬底110的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中,所述衬底110的材料为硅。
所述器件层120的材料为氧化硅、氮化硅或氮氧化硅。本实施例中,所述器件层120的材料为氧化硅。
所述器件层120内具有晶体管(图中未示出)或无源器件(图中未示出)。
本实施例中,采用化学气相沉积工艺形成所述器件层120。在其他实施例中,还可以采用原子层沉积工艺或物理气相沉积工艺形成所述器件层。
参考图2,在所述基底100上形成多晶硅膜200。
本实施例中,在所述器件层120表面形成多晶硅膜200。
所述多晶硅膜200覆盖所述器件层120表面,所述多晶硅膜200能够对所述器件层120表面起到保护作用,避免所述器件层120表面直接暴露于后续工艺环境中,以防止所述器件层120表面受到损伤或污染。
后续采用刻蚀工艺去除部分厚度多晶硅膜200,由于保留的多晶硅膜200厚度为固定值,若所述多晶硅膜200的厚度过大,会使得在刻蚀工艺中被去除的多晶硅膜200厚度值过大,导致刻蚀工艺时间过长。若所述多晶硅膜200的厚度过小,在后续刻蚀所述多晶硅膜200的工艺中,容易将全部所述多晶硅膜200刻蚀去除,使得所述器件层120表面直接暴露于后续工艺环境中。本实施例中,所述多晶硅膜200的厚度H1为
Figure BDA0002111272290000031
参考图3,采用刻蚀工艺去除部分厚度多晶硅膜200(参考图2),形成多晶硅层300。
刻蚀去除预定厚度多晶硅膜200,使得形成的多晶硅层300厚度符合工艺要求。
若所述多晶硅层300厚度过大,使得所述多晶硅层300占用空间过大,影响后续工艺的进行;若所述多晶硅层300厚度过小,影响所述多晶硅层300对所述器件层120表面的保护效果。本实施例中,所述多晶硅层300厚度H2小于
Figure BDA0002111272290000041
本实施例中,刻蚀工艺中,刻蚀液为氢氟酸与臭氧溶液的混合液。刻蚀过程包括两个阶段,下面对两个阶段给予详细的解释。
第一个阶段:臭氧与部分厚度多晶硅膜200材料发生氧化反应,使得部分厚度多晶硅材料转变为氧化硅。化学反应式为:
Si+2O3+H2O→SiO2+2O2+H2O。
第二个阶段:氟化氢与转变得到的氧化硅发生化学反应,生成H2SiF6及H2O,H2SiF6溶于水。化学反应式为:
SiO2+6HF→H2SiF6+2H2O。
上述两个阶段循环进行,直至刻蚀去除的多晶硅膜200厚度达到预定值。总的化学反应式为:
Si+2O3+6HF→2O2+H2SiF6+2H2O。
若所述氢氟酸中的HF与H2O的体积比例过大,导致所述氢氟酸的浓度过高,造成第二个阶段的化学反应剧烈,使得刻蚀速率过快,容易发生过刻蚀,造成超过预定值厚度的所述多晶硅膜200被刻蚀去除掉。此外,刻蚀速率过快还会影响刻蚀工艺结束后的多晶硅层300表面的平坦度。若所述氢氟酸中的HF与H2O的体积比例过小,导致所述氢氟酸的浓度过低,氟化氢与转变得到的氧化硅发生的化学反应过慢,使得刻蚀工艺时间过长。本实施例中,所述氢氟酸中的HF与H2O的体积比例为1:200。
若所述臭氧溶液的百分比浓度过高,使得氧化反应速率过快,导致超出预定值厚度的多晶硅膜200材料发生氧化反应,造成形成的所述多晶硅层300表面具有氧化硅残留,影响后续工艺的进行。若所述臭氧溶液的百分比浓度过低,使得氧化反应速率过慢,影响刻蚀工艺的进展效率。本实施例中,所述氢氟酸中的HF与H2O的体积比例为1:200。
若氢氟酸与臭氧溶液的体积比例过大,导致混合液中的氟化氢浓度过高,造成第二个阶段的化学反应剧烈,使得刻蚀速率过快,影响刻蚀工艺的精确性,容易造成形成的所述多晶硅层300厚度过小。此外,刻蚀速率过快还会使得形成的多晶硅层300表面具有较高的粗糙度,影响后续工艺进行。本实施例中,氢氟酸与臭氧溶液的体积比例为1:4~4:1。
若刻蚀工艺的工艺时间过长,超过预定厚度的多晶硅膜200被刻蚀去除掉,导致形成的所述多晶硅层300厚度过薄,影响所述多晶硅层300对所述器件层120表面的保护效果。若刻蚀工艺的工艺时间过短,低于预定厚度的多晶硅膜200被刻蚀去除掉,造成形成的所述多晶硅层300厚度过厚,导致所述多晶硅层300的占用空间过大,给后续工艺的进行造成难度。本实施例中,所述刻蚀工艺的工艺时间小于30min,且所述工艺时间大于或等于1min。
若刻蚀液的温度过高,导致两个阶段的化学反应过于剧烈,容易发生过刻蚀,造成形成的所述多晶硅层300厚度过薄;此外,还会使得形成的所述多晶硅层300表面粗糙,降低所述多晶硅层300的形成质量。若刻蚀液的温度过低,使得两个阶段的化学反应均缓慢,甚至难以触发化学反应的进行,影响刻蚀速率。本实施例中,所述刻蚀液的温度为25℃~50℃。
参照图3,本发明还提供一种采用上述形成方法获得的半导体结构。所述半导体结构包括:基底100;多晶硅层300,位于所述基底100上。
本实施例中,所述基底100包括衬底110及器件层120,所述器件层120覆盖所述衬底110表面,所述多晶硅层300覆盖所述器件层120表面。
所述衬底110的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中,所述衬底110的材料为硅。
所述器件层120的材料为氧化硅、氮化硅或氮氧化硅。本实施例中,所述器件层120的材料为氧化硅。
所述器件层120内具有晶体管或无源器件。
所述多晶硅层300能够保护所述器件层120表面,避免所述器件层120表面受到污染或损伤。
本实施例中,所述多晶硅层300厚度H2小于
Figure BDA0002111272290000061
所述多晶硅层300厚度适当,一方面,能够保证所述多晶硅层300对所述器件层120表面的保护效果;另一方面,所述多晶硅层300占用空间适当,便于进行后续工艺。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成多晶硅膜;
采用刻蚀工艺去除部分厚度多晶硅膜,形成多晶硅层,刻蚀液为氢氟酸与臭氧溶液的混合液,氢氟酸与臭氧溶液的体积比例为1:4~4:1。
2.如权利要求1所述的形成方法,其特征在于,所述氢氟酸中的HF与H2O的体积比例为1:200。
3.如权利要求1所述的形成方法,其特征在于,所述臭氧溶液的百分比浓度为30ppm。
4.如权利要求1所述的形成方法,其特征在于,所述基底包括衬底及器件层,所述器件层覆盖所述衬底表面;形成所述多晶硅膜的工艺中,在所述器件层表面形成多晶硅膜。
5.如权利要求1所述的形成方法,其特征在于,所述刻蚀工艺的工艺时间小于30min,且所述工艺时间大于或等于1min。
6.如权利要求1所述的形成方法,其特征在于,所述刻蚀液的温度为25℃~50℃。
7.如权利要求1所述的形成方法,其特征在于,所述多晶硅层的厚度小于
Figure FDA0002111272280000011
Figure FDA0002111272280000012
8.如权利要求1所述的形成方法,其特征在于,形成所述多晶硅膜的工艺中,所述多晶硅膜的厚度为
Figure FDA0002111272280000013
9.一种半导体结构,其特征在于,包括:
基底;
多晶硅层,位于所述基底上。
10.如权利要求9所述的半导体结构,其特征在于,所述基底包括衬底及器件层,所述器件层覆盖所述衬底表面,所述多晶硅层覆盖所述器件层表面。
CN201910572512.8A 2019-06-28 2019-06-28 半导体结构及其形成方法 Pending CN112151369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910572512.8A CN112151369A (zh) 2019-06-28 2019-06-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910572512.8A CN112151369A (zh) 2019-06-28 2019-06-28 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112151369A true CN112151369A (zh) 2020-12-29

Family

ID=73869131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910572512.8A Pending CN112151369A (zh) 2019-06-28 2019-06-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112151369A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313748A (zh) * 2023-03-28 2023-06-23 通威太阳能(眉山)有限公司 一种多晶硅的去除方法和清洗液、去除***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040115A (ko) * 1998-12-17 2000-07-05 김영환 오존 분포도 측정방법
KR20000044907A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 게이트 워드 라인 형성 방법
KR20070091396A (ko) * 2006-03-06 2007-09-11 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
CN103295905A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 一种半导体器件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000040115A (ko) * 1998-12-17 2000-07-05 김영환 오존 분포도 측정방법
KR20000044907A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 게이트 워드 라인 형성 방법
KR20070091396A (ko) * 2006-03-06 2007-09-11 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
CN103295905A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 一种半导体器件及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313748A (zh) * 2023-03-28 2023-06-23 通威太阳能(眉山)有限公司 一种多晶硅的去除方法和清洗液、去除***

Similar Documents

Publication Publication Date Title
KR102323389B1 (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
US9117759B2 (en) Methods of forming bulb-shaped trenches in silicon
US7598184B2 (en) Plasma composition for selective high-k etch
KR102204711B1 (ko) 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
TWI765114B (zh) 乾式蝕刻方法
US7432204B2 (en) Wafer and the manufacturing and reclaiming methods thereof
CN112151369A (zh) 半导体结构及其形成方法
US3751314A (en) Silicon semiconductor device processing
CN103000520A (zh) Mos表面栅极侧壁层的刻蚀方法
US11827988B2 (en) High-precision etching method
JP4242158B2 (ja) シリコンと窒素を含む材料をウエットエッチングする方法
KR0175009B1 (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
EP0171186A1 (en) Method of manufacturing a semiconductor device involving the etching of a polycrystalline silicon layer
CN114761519B (zh) 微细加工处理剂、和微细加工处理方法
US6797194B1 (en) Surface treating for micromachining and method for surface treatment
JP7397186B2 (ja) FinFET形成のためのキャップ酸化
WO2022244275A1 (ja) 微細加工処理剤、及び微細加工処理方法
KR19990004867A (ko) 실리콘산화막에 대한 높은 선택비를 갖는 폴리실리콘막의 식각 방법
CN117821070A (zh) 一种车规级氮化硅芯片生产用刻蚀液及其使用方法
JP2003037099A (ja) エッチング方法
JPH03270223A (ja) 非晶質シリコン薄膜のドライエッチング方法
JP2006080353A (ja) 半導体装置の製造方法
KR20010066378A (ko) 반도체장치의 선택적 에피택셜 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination