KR0175009B1 - 식각용액 및 이를 이용한 반도체 장치의 식각방법 - Google Patents
식각용액 및 이를 이용한 반도체 장치의 식각방법 Download PDFInfo
- Publication number
- KR0175009B1 KR0175009B1 KR1019950022945A KR19950022945A KR0175009B1 KR 0175009 B1 KR0175009 B1 KR 0175009B1 KR 1019950022945 A KR1019950022945 A KR 1019950022945A KR 19950022945 A KR19950022945 A KR 19950022945A KR 0175009 B1 KR0175009 B1 KR 0175009B1
- Authority
- KR
- South Korea
- Prior art keywords
- solution
- etching
- ratio
- oxide film
- pure water
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000243 solution Substances 0.000 claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 35
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 15
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 239000011259 mixed solution Substances 0.000 claims abstract description 4
- 239000004094 surface-active agent Substances 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
Abstract
실리콘과 실리콘산화막간의 식각선택비 조절이 가능한 식각용액을 이용한 반도체 장치의 식각방법에 관하여 개시한다. 상기 식각용액은 불화암모늄, 불산 및 순수로 구성된 제1용액과 과산화수소수 및 순수로 구성된 제2용액의 혼합용액이며, 상기 제1용액은 상기 불화암모늄과 불산의 비를 7:1의 비율로 순수에 18% 포함된 용액이며, 상기 제2용액은 상기 과산화수소수와 순수의 비를 3:7로 구성된다. 본 발명의 식각용액을 이용하여 실리콘산화막이 형성된 실리콘 기판을 식각할 때, 실리콘과 실리콘산화막의 식각선택비를 조절할 수 있어 공정을 단순화하고 식각효과를 극대화 시킬 수 있다.
Description
제1도 내지 제3도는 종래 기술에 의하여 손상된 실리콘층을 제거하는 방법을 설명하기 위하여 도시한 단면도들이다.
제4도는 본 발명에 의하여 손상된 실리콘층을 제거하는 방법을 설명하기 위하여 도시한 단면도들이다.
제5도는 본 발명의 식각용액에 대한 산화막 및 비정질실리콘막의 식각율을 나타낸 그래프이다.
본 발명은 반도체장치의 제조에 사용되는 식각용액 및 이를 이용한 반도체 장치의 식각방법에 관한 것으로, 특히 실리콘과 실리콘산화막간의 식각선택비 조절이 가능한 식각용액을 이용한 반도체 장치의 식각방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 증가함에 따라 반도체 소자의 수직구조가 더욱더 복잡하여 미세한 패턴의 형성을 위한 식각공정 및 세정공정이 어려워지고 있다. 특히, 소자분리 또는 커패시터의 제작을 위하여 형성하는 트렌치는 높은 에너지의 이온을 사용하여 실리콘 기판을 식각하기 때문에, 식각 후에 손상된 실리콘층이 필연적으로 발생한다.
따라서, 상기 손상된 실리콘층으로 인한 소자의 전기적 특성 열화를 방지하기 위하여, 상기 손상된 실리콘층은 반드시 제거되어야 한다.
제1도 내지 제3도는 종래 기술에 의하여 손상된 실리콘층을 제거하는 방법을 설명하기 위하여 도시한 단면도들이다.
제1도는 반도체 기판(10)에 제1산화막(12), 제2산화막(14)을 순차적으로 형성한 후 이를 식각하여 트렌치(16)를 형성하는 단계를 나타낸다. 구체적으로, 반도체 기판(10), 예컨대 실리콘 기판 상에 열산화법에 의하여 제1산화막(12)을 형성한다. 이어서, 상기 제1산화막(12) 상에 화학기상증착법(CVD방법)에 의하여 제2산화막(14)을 형성한다. 다음에, 상기 제2산화막(14), 제1산화막(12) 및 기판(10)을 순차적으로 이방성 식각하여 트렌치(16)를 형성한다 이때, 트렌치(16)하부에는 이방성식각시 사용된 높은 에너지의 이온에 의하여 손상된 실리콘층(17)이 형성된다.
제2도는 상기 손상된 실리콘층(17)을 제거하는 단계를 나타낸다.
구체적으로. 상기 손상된 실리콘층(17)을 질산(HNO3)과 불산(HF)이 혼합된 식각용액으로 식각한다. 그런데, 상기 질산과 불산이 혼합된 식각용액은 실리콘의 식각속도가 수㎛/분으로 대단히 빨라 식각이 필요한 두께, 즉 수십nm를 식각하기에는 적절치 못하다. 또한, 식각속도를 느리게 하기 위하여, 상기 식각용액을 희석하였을 경우에도 수nm에서 수십nm로 식각속도의 산포가 심하여 사용하기에 적절하지 못하다. 또한, 상기 식각용액으로 실리콘 기판을 식각할 경우 실리콘산화막은 실리콘 기판에 비하여 약1/10의 식각율을 갖으므로, 식각 후에는 참조부호 A와 같이 언더컷트가 발생하여 트렌치를 채우는 후속공정을 어렵게 한다.
제3도는 제3산화막(18) 및 폴리실리콘층(20)을 형성하는 단계를 나타낸다. 구체적으로, 트렌치(16)의 표면에 제3산화막(18)을 형성한 후 트렌치(16)를 매립하도록 폴리실리콘층(20)을 형성한다. 이때, 상기 제2도에서 생긴 언더컷트의 영향으로 트렌치(16) 내부에 공공(21)이 생기는 문제점이 있다.
한편, 손상된 실리콘층을 제거하는 다른 방법으로는 손상된 실리콘층을 산화한 후 이렇게 형성된 산화막을 희석된 불산용액으로 식각할 수 있다. 그러나, 상기 손상된 실리콘층을 산화시켜 제거하는 방법은 산화공정이 추가로 필요하고 비용이 추가되는 단점이 있다.
따라서, 본 발명의 목적은 상기 손상된 실리콘층을 효과적으로 제거할 수 있는 반도체 장치의 식각용액을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상기 식각용액을 이용하여 손상된 실리콘층을 효과적으로 제거할 수 있는 반도체 장치의 식각방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 장치의 식각에 이용되는 식각용액에 있어서, 상기 식각용액은 불화암모늄, 불산 및 순수로 구성된 제1용액과 과산화수소수 및 순수로 구성된 제2용액의 혼합용액이며, 상기 제1용액은 상기 불화암모늄과 불산의 비를 7:1의 비율로 순수에 18% 포함된 용액이며, 상기 제2용액은 상기 과산화수소수와 순수의 비를 3:7인 것을 특징으로 하는 반도체 장치의 식각용액을 제공한다.
상기 제1용액과 제2용액의 혼합비는 부피비로 1/25 이하로 구성하며, 상기 식각용액은 계면 활성제가 더 포함되어 있을 수 있다.
또한, 상기 다른 목적을 달성하기 위하여 본 발명은 실리콘 산화막이 형성된 실리콘 기판의 식각방법에 있어서, 상기 식각방법은 불화암모늄과 불산의 비를 7:1의 비율로 순수에 18% 포함된 제1용액과 과산화수소수와 순수의 비를 3:7한 제2용액을 혼합한 식각용액을 사용하여 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 식각방법을 제공한다.
상기 제1용액과 제2용액의 혼합비는 부피비로 1/25 이하로 조절하여 식각하며, 상기 식각용액은 계면 활성제가 더 포함되어 있을 수 있다.
본 발명의 식각용액을 이용하여 실리콘산화막이 형성된 실리콘 기판을 식각할 때, 실리콘과 실리콘산화막의 식각선택비를 조절할 수 있어 공정을 단순화하고 식각효과를 극대화 시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
먼저, 본 발명자가 안출한 식각용액을 설명한다. 본 발명의 식각용액은 불화암모늄, 불산 및 순수로 구성된 제1용액과 상기 과산화수소수와 순수로 구성된 제2용액의 혼합용액으로 구성한다. 본 발명의 식각용액은 실리콘 기판의 표면 산화를 위하여 과산화수소수를 포함되어 있으며, 산화된 실리콘 기판의 표면의 제거를 위하여 불산농도가 균일하게 유지되도록 불화암모늄이 포함되어 있다.
상기 제1용액은 불화암모늄 및 불산의 비가 7:1로 순수에 18% 포함된 용액으로 구성하며, 상기 제2용액의 과산화수소수 및 순수의 비는 3:7로 구성한다. 또한, 상기 제1용액과 제2용액의 부피비로 1/25이하로 구성한다. 특히, 본 발명의 식각용액은 계면에너지를 효과적으로 낮추어 윗팅(wetting) 특성을 향상시키기 위하여 계면 활성제를 더 첨가할 수 있다.
다음에 본 발명의 식각용액을 이용하여 식각방법을 설명한다.
제4도는 본 발명에 의하여 손상된 실리콘층을 제거하는 방법을 설명하기 위하여 도시한 단면도이다.
먼저, 반도체 기판(100) 상에 열산화법에 의하여 제1산화막(102)을 형성한다. 이어서, 상기 제1산화막(102) 상에 CVD방법에 의하여 제2산화막(104)을 형성한다. 다음에, 상기 제2산화막(104), 제1산화막(102) 및 기판(100)을 순차적으로 이방성 식각하여 트렌치(106)를 형성한다. 이때, 트렌치(160) 하부에는 식각시 사용된 높은 에너지의 이온에 의하여 손상된 실리콘층(도시 안함)이 형성된다.
이어서, 상기 손상된 실리콘층을 본 발명에 의하여 불화암모늄(NH4F), 불산(HF), 과산화수소수(H2O2) 및 순수로 구성된 식각용액을 이용하여 식각한다.
여기서, 산화막과 실리콘간의 식각율에 대하여 제5도를 참조하여 설명한다. 제5도는 본 발명의 식각용액에 대한 산화막 및 비정질실리콘막의 식각율을 나타낸 그래프이다.
구체적으로, X축은 불화암모늄(NH4F)과 불산(HF)으로 구성된 제1용액과 과산화수소수(H2O2) 및 순수로 구성된 제2용액의 부피비를 1/25에서 1/240까지 변화시킨 식각용액을 나타낸다. Y축은 비정질실리콘막(42)과 산화막(40)의 식각율을 나타낸다. 제5도를 살펴보면, 산화막과 실리콘 기판간의 식각선택비를 약0.5∼3으로 유지하면서 실리콘 기판의 식각량이 분당 50∼300Å까지 조절할 수 있다.
이렇게 되면, 상기 제2도와 비교할 때 상기 제4도의 참조부호 B에 도시한 바와 같이 언더컷 현상을 방지할 수 있다.
더욱이, 본 발명의 식각용액은 식각균일도(uniformity)를 3% 내외로 조절이 가능하다.
다음에, 트렌치의 표면에 제3산화막(도시 안함)을 형성한 후 트렌치를 매립하도록 폴리실리콘층(도시 안함)을 형성한다. 이어서, 후속되는 반도체 장치의 제조공정을 진행한다.
상술한 바와 같이, 본 발명의 식각용액을 이용하여 실리콘산화막이 형성된 실리콘 기판을 식각할 때, 실리콘과 실리콘산화막의 식각선택비를 조절할 수 있어 공정을 단순화하고 식각효과를 극대화 시킬 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (6)
- 반도체 장치의 식각에 이용되는 식각용액에 있어서, 상기 식각용액은 불화암모늄, 불산 및 순수로 구성된 제1용액과 과산화수소 및 순수로 구성된 제2용액의 혼합용액이며, 상기 제1용액은 상기 불화암모늄과 불산의 비를 7:1의 비율로 순수에 18% 포함된 용액이며, 상기 제2용액은 상기 과산화수소와 순수의 비를 3:7인 것을 특징으로 하는 반도체 장치의 식각용액.
- 제1에 있어서, 상기 제1용액과 제2용액의 혼합비는 부피비로 1/25 이하인 것을 특징으로 다는 반도체 장치의 식각용액.
- 제1항에 있어서, 상기 식각용액은 계면 활성제가 더 포함되어 있는 것을 특징으로 하는 반도체 장치의 식각용액.
- 실리콘 산화막이 형성된 실리콘 기판의 식각방법에 있어서, 상기 식각방법은 불화암모늄과 불산의 비를 7:1의 비율로 순수에 18% 포함된 제1용액과 과산화수소와 순수의 비를 3:7한 제2용액을 혼합한 식각용액을 사용하여 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 식각방법.
- 제4항에 있어서, 상기 제1용액과 제2용액의 혼합비는 부피비로 1/25 이하로 조절하여 식각하는 것을 특징으로 하는 반도체 장치의 식각방법.
- 제4항에 있어서, 상기 식각용액은 계면 활성제가 더 포함되어 있는 것을 특징으로 하는 반도체 장치의 식각방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950022945A KR0175009B1 (ko) | 1995-07-28 | 1995-07-28 | 식각용액 및 이를 이용한 반도체 장치의 식각방법 |
| JP8157215A JPH0945674A (ja) | 1995-07-28 | 1996-06-18 | 蝕刻液及びこれを利用した半導体装置の蝕刻方法 |
| US08/684,034 US6117350A (en) | 1995-07-28 | 1996-07-19 | Adjustable selectivity etching solutions and methods of etching semiconductor devices using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950022945A KR0175009B1 (ko) | 1995-07-28 | 1995-07-28 | 식각용액 및 이를 이용한 반도체 장치의 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008397A KR970008397A (ko) | 1997-02-24 |
| KR0175009B1 true KR0175009B1 (ko) | 1999-04-01 |
Family
ID=19422093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950022945A KR0175009B1 (ko) | 1995-07-28 | 1995-07-28 | 식각용액 및 이를 이용한 반도체 장치의 식각방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6117350A (ko) |
| JP (1) | JPH0945674A (ko) |
| KR (1) | KR0175009B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742276B1 (ko) * | 2004-11-10 | 2007-07-24 | 삼성전자주식회사 | 저유전율 유전막을 제거하기 위한 식각 용액 및 이를이용한 저유전율 유전막 식각 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165956A (en) * | 1997-10-21 | 2000-12-26 | Lam Research Corporation | Methods and apparatus for cleaning semiconductor substrates after polishing of copper film |
| JP2000091289A (ja) * | 1998-09-10 | 2000-03-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6391793B2 (en) * | 1999-08-30 | 2002-05-21 | Micron Technology, Inc. | Compositions for etching silicon with high selectivity to oxides and methods of using same |
| KR100433059B1 (ko) * | 2001-08-10 | 2004-05-31 | 조헌영 | 석조 문화재 세척용 세정제 제조방법 |
| TWI291736B (en) * | 2002-02-05 | 2007-12-21 | Nanya Technology Corp | Method for forming bottle-shaped trench in semiconductor substrate |
| DE10344351A1 (de) * | 2003-09-24 | 2005-05-19 | Infineon Technologies Ag | Verfahren zum anisotropen Ätzen von Silizium |
| KR20200072028A (ko) * | 2018-12-12 | 2020-06-22 | 오씨아이 주식회사 | 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3860464A (en) * | 1973-10-11 | 1975-01-14 | Bell Telephone Labor Inc | Oxide etchant |
| JPS59142718A (ja) * | 1983-02-02 | 1984-08-16 | Fujitsu Ltd | 薄膜磁気ヘツド磁極接合部の形成法 |
| JPS6039176A (ja) * | 1983-08-10 | 1985-02-28 | Daikin Ind Ltd | エッチング剤組成物 |
| US4517106A (en) * | 1984-04-26 | 1985-05-14 | Allied Corporation | Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions |
| JPS63283028A (ja) * | 1986-09-29 | 1988-11-18 | Hashimoto Kasei Kogyo Kk | 微細加工表面処理剤 |
| US4761244A (en) * | 1987-01-27 | 1988-08-02 | Olin Corporation | Etching solutions containing ammonium fluoride and an alkyl polyaccharide surfactant |
| JPH0353083A (ja) * | 1989-07-20 | 1991-03-07 | Morita Kagaku Kogyo Kk | 半導体素子の金属汚染を防止する方法 |
| JP2581268B2 (ja) * | 1990-05-22 | 1997-02-12 | 日本電気株式会社 | 半導体基板の処理方法 |
| EP0536790B1 (en) * | 1991-10-11 | 2004-03-03 | Canon Kabushiki Kaisha | Method for producing semiconductor articles |
| JPH05217824A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体ウエハ及びその製造方法 |
| JP3191972B2 (ja) * | 1992-01-31 | 2001-07-23 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
| JPH07302789A (ja) * | 1994-03-11 | 1995-11-14 | Sumitomo Chem Co Ltd | ポリシリコン用エッチング剤、該エッチング剤の製造方法及びポリシリコンのエッチング方法 |
-
1995
- 1995-07-28 KR KR1019950022945A patent/KR0175009B1/ko not_active IP Right Cessation
-
1996
- 1996-06-18 JP JP8157215A patent/JPH0945674A/ja not_active Withdrawn
- 1996-07-19 US US08/684,034 patent/US6117350A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742276B1 (ko) * | 2004-11-10 | 2007-07-24 | 삼성전자주식회사 | 저유전율 유전막을 제거하기 위한 식각 용액 및 이를이용한 저유전율 유전막 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945674A (ja) | 1997-02-14 |
| US6117350A (en) | 2000-09-12 |
| KR970008397A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101072760B1 (ko) | 실리콘에 정사각형 커트를 생성하기에 적합한 습식 에칭 및그로부터 얻은 구조체 | |
| US6391793B2 (en) | Compositions for etching silicon with high selectivity to oxides and methods of using same | |
| US9117759B2 (en) | Methods of forming bulb-shaped trenches in silicon | |
| US7709341B2 (en) | Methods of shaping vertical single crystal silicon walls and resulting structures | |
| US8618000B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| EP1062691B1 (en) | Selective wet etching of inorganic antireflective coatings | |
| KR0175009B1 (ko) | 식각용액 및 이를 이용한 반도체 장치의 식각방법 | |
| KR19980071537A (ko) | 도핑된 폴리실리콘층 및 폴리실리콘층 구조물의 제조 방법 및 폴리실리콘층을 포함하는 층 및 층 구조물의 구조화 방법 | |
| JP2825878B2 (ja) | トレンチ形成方法 | |
| JP3974028B2 (ja) | 半導体装置の製造方法 | |
| KR100236078B1 (ko) | 반도체소자 식각방법 | |
| US11978636B2 (en) | Methods for processing semiconductor structures and methods for forming semiconductor structures | |
| US7981800B1 (en) | Shallow trench isolation structures and methods for forming the same | |
| KR100671631B1 (ko) | 반도체 소자 제조방법 | |
| KR100701687B1 (ko) | 게이트전극 식각방법 | |
| KR19990004867A (ko) | 실리콘산화막에 대한 높은 선택비를 갖는 폴리실리콘막의 식각 방법 | |
| US6890860B1 (en) | Method for etching and/or patterning a silicon-containing layer | |
| JP2000269186A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| KR20010061048A (ko) | 플라즈마 식각에 의한 결함을 제거하기 위한 반도체 소자제조방법 | |
| JPH0336752A (ja) | 半導体装置の製造方法 | |
| JPH10326773A (ja) | 半導体装置製造用多結晶珪素膜及びタングステンシリサイド膜のエッチングガス組成物とこれを利用したプラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111101 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |