CN112134576A - 发射器及其方法 - Google Patents

发射器及其方法 Download PDF

Info

Publication number
CN112134576A
CN112134576A CN202010101153.0A CN202010101153A CN112134576A CN 112134576 A CN112134576 A CN 112134576A CN 202010101153 A CN202010101153 A CN 202010101153A CN 112134576 A CN112134576 A CN 112134576A
Authority
CN
China
Prior art keywords
signal
frequency
circuit
divided
divide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010101153.0A
Other languages
English (en)
Other versions
CN112134576B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN112134576A publication Critical patent/CN112134576A/zh
Application granted granted Critical
Publication of CN112134576B publication Critical patent/CN112134576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Burglar Alarm Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种发射器及其方法。该方法包括：使用受控振荡器依据控制信号以输出振荡信号；使用第一除以1.5倍电路将振荡信号转换为第一除频信号；使用第二除以1.5倍电路将第一除频信号转换为第二除频信号；使用除以2倍电路将第二除频信号转换成本地振荡器信号；使用调制器依据基频信号将本地振荡器信号调制为射频信号；以及，使用控制器依据参考信号与振荡信号之间的相对时间建立控制信号。

Description

发射器及其方法
技术领域
本公开涉及发射器(transmitter)，特别是涉及适于2.4吉赫(gigahertz，GHz)传输的中频(intermediate frequency，IF)发射器及其方法。
背景技术
工业、科学及医疗(industrial、scientific、and medical，ISM)频段是国际上保留用于工业、科学及医学用途的无线电频段。除了配置ISM频段的最初构想，近年来这些频段增长最快的用途是短距离通信***。例如，2.4吉赫的ISM频段(2.4吉赫～2.5吉赫)被广泛用于无线区域网络(wireless local area network，WLAN)的应用。
在现代的无线电发射器中，零中频(zero-intermediate frequency，zero-IF)架构被广泛使用。在零中频无线电发射器中，基频信号直接将本地振荡器(localoscillator，LO)信号调制为射频(radio frequency，RF)信号，而射频信号能够通过天线辐射到空气中。本地振荡器信号通常是从压控振荡器(voltage-controlled oscillator，VCO)信号转换而来的周期性信号，并且压控振荡器信号容易遭受“压控振荡器牵引(VCOpulling)”的问题。于此，元件及问题例如“零中频发射器”、“锁相回路(phase lockloop)”、“压控振荡器”、“压控振荡器牵引”为本技术领域中技术人员所熟知，故于此不再详细解释。因为本地振荡器信号是从压控振荡器信号转换而来的，因此它们之间存在谐波关系。随着谐波次数的增加，压控振荡器牵引的严重性能降低。但是，高次谐波关系通常需要高复杂度的转换电路。
因此，期盼的是一种改进的发射器及其方法，具有不严重的压控振荡器牵引，并且同时保持设计的相对简单性。
发明内容
依据一些实施例，一种发射器，包括：受控振荡器、第一除以1.5倍电路、第二除以1.5倍电路、除以2倍电路、调制器及控制器。受控振荡器用以依据控制信号以输出振荡信号。第一除以1.5倍电路用以将振荡信号转换为第一除频信号。第二除以1.5倍电路用以将第一除频信号转换为第二除频信号。除以2倍电路用以将第二除频信号转换成本地振荡器信号。调制器用以依据基频信号将本地振荡器信号调制为射频信号。控制器用以依据参考信号与振荡信号之间的相对时间建立控制信号。
依据一些实施例，一种发射方法，包括：使用受控振荡器，依据控制信号以输出振荡信号；使用第一除以1.5倍电路，将振荡信号转换为第一除频信号；使用第二除以1.5倍电路，将第一除频信号转换为第二除频信号；使用除以2倍电路，将第二除频信号转换成本地振荡器信号；使用调制器，依据基频信号将本地振荡器信号调制为射频信号；及使用控制器，依据参考信号与振荡信号之间的相对时间建立控制信号。
附图说明
图1为根据本公开一些实施例所示出的发射器的功能方框图。
图2为根据本公开一些实施例所示出的工作周期校正电路的示意图。
图3为根据本公开一些实施例所示出的发射方法的流程图。
符号说明
100：发射器
101：第一虚线
102：第二虚线
103：第三虚线
110：受控振荡器
120：第一除以1.5倍电路
130：第二除以1.5倍电路
140：除以2倍电路
150：调制器
160：功率放大器
170：控制器
171：相位检测器
172：回路滤波器
173：除频器
SCTL：控制信号
SOSC：振荡信号
SD1：第一除频信号
SD2：第二除频信号
SLO：本地振荡器信号
SBB：基频信号
SRF：射频信号
SOUT：输出信号
SFB：反馈信号
SD3：第三除频信号
SREF：参考信号
SPE：相位误差信号
200：工作周期校正电路
210：反相器
211：P型晶体管
212：N型晶体管
220：低通滤波器
221：电阻器
222：电容器
230：运算放大器
240：下侧电流源
241：N型晶体管
250：上侧电流源
251：P型晶体管
IP：上侧电流
IN：下侧电流
VI：输入信号
VO：输出信号
VDD：电源电压
VDD/2：半电源电压
VA：平均电压
VC：控制电压
310～360：步骤
具体实施方式
本公开涉及发射器。尽管在说明书中描述了数个被认为是实施本公开的优选模式，但应理解本公开仍可以诸多方式来实现，且不应限定于下述的特定实施例或实现下述特征的特定方式。在其他情况下，公知细节将不再赘述或讨论以避免模糊本公开重点。
本技术领域中技术人员应能理解本公开中所使用的关于微电子学的术语及基本概念，例如“电压”、“电流”、“互补式金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)”、“P型晶体管(PMOS)”、“N型晶体管(NMOS)”、“电阻”、“电容”、“振荡器”、“频率”、“相位”、“同相(in-phase)”、“正交(quadrature)”、“信号”、“电流源(currentsource)”、“运算放大器(operational amplifier)”及“滤波器(filter)”。类似上述的术语及基本概念因已为本技术领域中技术人员所熟知，故于此不再详细解释。本技术领域中技术人员也能识别P型晶体管及N型晶体管的电路符号，并且能分辨哪一个是“源极”、“栅极”及“漏极”。
本公开是从工程方面来进行表述，而非从严谨的数学方面来进行表述。例如，“X等于Y”是表示“X与Y之间的差小于特定的工程/实务允许误差”，而并非是要求理论上/数学上的绝对相等。“X明显小于Y”是表示“X与Y之间的比率小于特定的工程/实务允许误差”。“X为零”是表示“X小于特定的工程/实务允许误差”。
图1为本公开一些实施例所示出的发射器100的功能方框图。参照图1，在一些实施例中，发射器100(又称为，无线电发射器(radio transmitter))包括：受控振荡器(controlled oscillator)110、第一除以1.5倍电路(divide-by-1.5 circuit)120、第二除以1.5倍电路130、除以2倍电路(divide-by-2 circuit)140及调制器(modulator)150。受控振荡器110用以依据控制信号SCTL以输出振荡信号SOSC。第一除以1.5倍电路120用以将振荡信号SOSC转换为第一除频信号SD1。第二除以1.5倍电路130用以将第一除频信号SD1转换为第二除频信号SD2。除以2倍电路140用以将第二除频信号SD2转换为本地振荡器信号SLO。调制器150用以依据基频信号SBB将本地振荡器信号SLO调制为射频信号SRF。假设振荡信号SOSC的基频为fOSC，第一除频信号SD1的基频为fD1，第二除频信号SD2的基频为fD2，本地振荡器信号SLO的基频是fLO。第一除以1.5倍电路120执行除以1.5倍的功能，使得
fD1＝fOSC/1.5 (1)
第二除以1.5倍电路130执行除以1.5倍的功能，使得
fD2＝fD1/1.5 (2)
除以2倍电路140实现除以2倍的功能，使得
fLO＝fD2/2 (3)
利用方程式(1)、(2)及(3)，即可获得
fLO＝fOSC/4.5 (4)
也就是，
9fLO＝2fOSC (5)
方程式(5)揭示本地振荡器信号SLO的九次谐波等于振荡信号SOSC的二次谐波。因此，本地振荡器信号SLO与振荡信号SOSC之间是高次谐波关系，从而有效地减轻了受控振荡器110的牵引问题。
在一些实施例中，发射器100还包括控制器(controller)170，而控制信号SCTL由控制器170建立。控制器170包括：除频器(frequency divider)173、相位检测器(phasedetector)171及回路滤波器(loop filter)172。除频器173用以依据除频因子N将反馈信号SFB转换为第三除频信号SD3，其中，反馈信号SFB的每N个周期响应产生第三除频信号SD3的一个周期。相位检测器171用以接收参考信号(又称为，参考时钟信号(reference clocksignal))SREF及第三除频信号SD3，并输出相位误差信号SPE，相位误差信号SPE代表参考信号SREF与第三除频信号SD3之间的时间差。回路滤波器172用以将相位误差信号SPE滤波为控制信号SCTL。在一第一实施例中，反馈信号SFB为振荡信号SOSC，如第一虚线101所示。在一第二实施例中，反馈信号SFB为第一除频信号SD1，如第二虚线102所示。在一第三实施例中，反馈信号SFB为第二除频信号SD2，如第三虚线103所示。
在一第一实施例中，控制器170与受控振荡器110形成锁相回路。在一第二实施例中，控制器170、受控振荡器110与第一除以1.5倍电路120形成锁相回路。在一第三实施例中，控制器170、受控振荡器110、第一除以1.5倍电路120与第二除以1.5倍电路130形成锁相回路。将第一除以1.5倍电路120、第二除以1.5倍电路130及除频器173导入固定的时间点延迟(timing delay)至它们各自的输出信号，但它们仍保持相对的时间关系。例如，在这三个实施例之中的任何一个实施例，如果振荡信号SOSC在时序上提早1皮秒(picosecond，ps)，则第一除频信号SD1及第二除频信号SD2会提早1皮秒，并且反馈信号SFB和第三除频信号SD3也会提早1皮秒。换句话说，如果振荡信号SOSC的时序比其原本的时序提早1皮秒，则第三除频信号SD3的相应时序也将提早1皮秒。当振荡信号SOSC的时间点相对于参考信号SREF的时间点偏移一正量时，第三除频信号SD3的时间点也将相对于参考信号SREF的时间点偏移相同的正量。因此，促使相位检测器171输出较小的相位误差信号SPE值，从而导致控制信号SCTL的值减小。并且，降低受控振荡器110的振荡频率，从而导致振荡信号SOSC的时间点改变量为负。反之，当振荡信号SOSC的时间点相对于参考信号SREF的时间点偏移一负量时，第三除频信号SD3的时间点也将相对于参考信号SREF的时间点偏移相同的负量。因此，促使相位检测器171输出较大的相位误差信号SPE值，从而导致控制信号SCTL的值增大。并且，增加受控振荡器110的振荡频率，从而导致振荡信号SOSC的时间点改变量为正。在这三个实施例之中的任何一个实施例中，锁相回路因此被形成，其中控制信号SCTL以负反馈及封闭回路控制方式建立，以使振荡信号SOSC的时间点锁住参考信号SREF的时间点。
在本案中，电路元件例如相位检测器、回路滤波器、除频器及锁相回路的原理对于本技术领域中普通技术人员所熟知，故于此不再详细解释。在与本案的范畴及精神一致时，控制器170能以许多不同的方案来实现，并且不受图1所示而限制。在任何情况下，控制信号SCTL依据参考信号SREF与反馈信号SFB之间的相对时间关系以封闭回路方式调节，其中反馈信号SFB可以是振荡信号SOSC、第一除频信号SD1或第二除频信号SD2。
在一些实施例中，控制器170以模拟(analog)方案实现，其中受控振荡器110是压控振荡器(voltage-controlled oscillator，VCO)，相位检测器171是模拟相位检测器，相位误差信号(phase error signal)SPE是模拟信号(电压或电流的其中之一)，回路滤波器172是模拟滤波器，控制信号SCTL是模拟电压。在另一实施例中，控制器170以数字(digital)方案实现，其中受控振荡器110是数控振荡器(digitally controlled oscillator，DCO)，相位检测器171以时间数字转换器(time-to-digital converter，TDC)实现，相位误差信号SPE是数字码，回路滤波器172是数字滤波器，控制信号SCTL是数字码。压控振荡器、数控振荡器及时间数字转换器为现有技术所熟知的，故于此不再详细解释。本技术领域中普通技术人员应能理解“模拟”与“数字”之间的差异，故于此不再详细解释。
在一些实施例中，除以1.5倍电路(例如，第一除以1.5倍电路120及第二除以1.5倍电路130)用以接收一输入信号并且输出一输出信号，其中输入信号的每三个周期响应产生输出信号的两个周期。也就是，振荡信号SOSC的每三个周期响应产生第一除频信号SD1的两个周期，以及第一除频信号SD1的每三个周期响应产生第二除频信号SD2的两个周期。而除以1.5倍电路为现有技术所熟知的，故于此不再详细解释。例如，Huang在美国专利(专利号US5,552,732A)中揭示了一种除以1.5倍时钟产生器(divide-by-1.5 clock generator)。
在一些实施例中，除以2倍电路(例如除以2倍电路140)用以接收一输入信号并且输出一输出信号，其中输入信号的每两个周期响应产生输出信号的一个周期。也就是，第二除频信号SD2的每两个周期响应产生本地振荡器信号SLO的一个周期。而除以2倍电路为现有技术所熟知的，故于此不再详细解释。例如，Lin在美国专利(专利号US 10,209,735)中揭示了一种除以2倍电路。
在一些实施例中，调变器150用以执行将本地振荡器信号SLO调变为射频信号SRF的功能，其中依据基频信号SBB将本地振荡器信号SLO调变为射频信号SRF，该功能可以通过以下方程式以数学方式描述：
SRF＝SBBSLO (6)
在一些实施例中，基频信号SBB是二维信号，此二维信号包括表示为
Figure BDA0002386912080000081
的“同相(in-phase)”分量，以及表示为
Figure BDA0002386912080000082
的“正交(quadrature)”分量。在一些实施例中，调制器150是“正交调制器(quadrature modulator)”，并且本地振荡器信号SLO是二维信号，此二维信号包括表示为
Figure BDA0002386912080000083
的“同相”分量及表示为
Figure BDA0002386912080000084
的“正交”分量，并且方程式(6)修正为
Figure BDA0002386912080000085
在一些实施例中，需注意的是，除以2倍电路(例如除以2倍电路140)能毫无困难地输出二维信号形式的本地振荡器信号SLO，如美国专利(专利号US 10,209,735)所公开。
在一些实施例中，方程式(6)描述的调制器函数及方程式(7)描述的正交调制器函数都可以使用混频器电路来实现。混频器电路为现有技术所熟知的，故于此不再详细解释。例如，美国专利(专利号US 10,250,189)公开了一种单侧频带混频器(single-side bandmixer)，其可用于实现方程式(7)描述的正交调制器函数。
在一些实施例中，发射器100还包括功率放大器(power amplifier)160，此功率放大器160用以接收射频信号SRF并输出一输出信号SOUT，而输出信号SOUT可以被提供至天线(图中未示出)。例如，功率放大器及天线之类的元件为现有技术所熟知的，故于此不再详细解释。
在一些实施例中，需注意的是，尽管除以1.5倍电路能功能地输出其输出信号的两个周期以响应输入信号的每三个周期，但输出信号可能没有50％的工作周期。此外，除非其输入信号具有50％的工作周期，否则其输出信号可能会不均匀。并且，尽管除以2倍电路能功能地输出其输出信号的一个“同相”周期及一个“正交”周期以响应输入信号的两个周期，但“同相”周期及“正交”周期可能没有准确的正交关系，除非其输入信号具有50％的工作周期。因此，在发射器100中，期盼的是振荡信号SOSC、第一除频信号SD1及第二除频信号SD2都具有50％的工作周期。电路设计者可酌情导入工作周期校正电路(duty cycle correctioncircuit)，以确保振荡信号SOSC、第一除频信号SD1及第二除频信号SD2具有50％的工作周期。在受控振荡器110与第一除以1.5倍电路120之间***工作周期校正电路，能确保振荡信号SOSC具有50％的工作周期，从而第一除频信号SD1可以是均匀的。在第一除以1.5倍电路120与第二除以1.5倍电路130之间***工作周期校正电路，能确保第一除频信号SD1具有50％的工作周期，从而第二除频信号SD2可以是均匀的。在第二除以1.5倍电路130与除以2倍电路140之间***工作周期校正电路，能确保第二除频信号SD2具有50％的工作周期，从而本地振荡器信号SLO能在其“同相”分量与“正交”分量之间具有准确的正交关系。
图2为本公开一些实施例所示出的工作周期校正电路的示意图。参照图2，在一些实施例，工作周期校正电路200用以接收一输入信号VI并输出一输出信号VO，工作周期校正电路200包括：反相器(inverter)210、低通滤波器(low-pass filter)220、运算放大器(operational amplifier)230、下侧电流源(lower side current source)240及上侧电流源(upper side current source)250。反相器210用以依据上侧(即，电源侧)电流IP及下侧(即，接地侧)电流IN，以接收一输入信号VI并输出一输出信号VO。其中，上侧电流IP由上侧电流源250所决定，并且上侧电流源250被控制电压VC所控制，下侧电流IN由下侧电流源240所决定，并且下侧电流源240被控制电压VC所控制。低通滤波器220用以接收输出信号VO并输出一平均电压VA。运算放大器230用以依据平均电压VA与半电源电压VDD/2之间的差，以输出控制电压VC。于此，“VDD”表示电源电压。反相器210包括N型晶体管212及P型晶体管211。上侧电流源250包括P型晶体管251。下侧电流源240包括N型晶体管241。低通滤波器220包括电阻器221及电容器222。当输出信号VO的工作周期大于50％时，平均电压VA大于半电源电压VDD/2，运算放大器230将升高控制电压VC，从而使N型晶体管241增大下侧电流IN，并且使P型晶体管251减小上侧电流IP，并因此有效地减小输出信号VO的工作周期。反之，当输出信号VO的工作周期小于50％时，平均电压VA小于半电源电压VDD/2，运算放大器230将降低控制电压VC，从而使N型晶体管241减小下侧电流IN，并且使P型晶体管251增加上侧电流IP，并因此有效地增加输出信号VO的工作周期。因此，以封闭回路方式将输出信号VO的工作周期调整为50％。工作周期校正电路200中的各个元件的相互连接(例如，N型晶体管212的源极连接至N型晶体管241的漏极，以及N型晶体管212的漏极连接至P型晶体管211的漏极)为本技术领域中技术人员所熟知，故于此不再详细解释。同样地，运算放大器为现有技术所熟知的，故于此不再详细解释。需注意的是，工作周期校正电路(例如，工作周期校正电路200)能被包括作为除以1.5倍电路的一部分，以确保除频器的输出具有50％的工作周期。例如，工作周期校正电路通过作为第一除以1.5倍电路120的输出侧，工作周期校正电路可以被包括作为第一除以1.5倍电路120的一部分，以确保第一除频信号SD1具有50％的工作周期。同样地，工作周期校正电路通过作为受控振荡器110的输出侧，工作周期校正电路可以被包括作为受控振荡器110的一部分，以确保振荡信号SOSC具有50％的工作周期。
在一些实施例中，发射器100适于2.4吉赫(GHz)的工业、科学及医疗(ISM)应用，其中，振荡信号SOSC的基频fOSC介于10.8吉赫与11.25吉赫之间，第一除频信号SD1的基频fD1介于7.2吉赫至7.5吉赫之间，第二除频信号SD2的基频fD2介于4.8吉赫至5吉赫之间，本地振荡器信号SLO的基频fLO介于2.4吉赫和2.5吉赫之间。为了使振荡信号SOSC的基频fOSC为介于10.8吉赫与11.25吉赫之间的任意频率，除频因子N必须为分数，并且前述的锁相回路必须为“分数-N型锁相回路(fractional-N phase lock loop)”。“分数-N型锁相回路”对于本技术领域中技术人员所熟知，故于此不再详细解释。在一些实施例中，参考信号SREF的频率fREF是40MHz，反馈信号SFB的频率fFB为振荡信号SOSC的频率fOSC，并且除频因子N介于在270与281.25之间。发射器100适于2.4吉赫的工业、科学及医疗应用，因为使用互补式金属氧化物半导体工艺技术制造的优选电路实施例在所有的操作频率都是经得起检验的。然而，必须理解，本公开不限于2.4吉赫的工业、科学及医疗应用。
图3为本公开一些实施例所示出的发射方法的流程图。一并参照图1及图3，在一些实施例中，发射方法包括以下步骤：使用受控振荡器110，依据控制信号SCTL以输出振荡信号SOSC(步骤310)；使用第一除以1.5倍电路120，将振荡信号SOSC转换为第一除频信号SD1(步骤320)；使用第二除以1.5倍电路130，将第一除频信号SD1转换为第二除频信号SD2(步骤330)；使用除以2倍电路140，将第二除频信号SD2转换成本地振荡器信号SLO(步骤340)；使用调制器150，依据基频信号SBB将本地振荡器信号SLO调制为射频信号SRF(步骤350)；使用控制器170，依据参考信号SREF与振荡信号SOSC之间的相对时间建立控制信号SCTL(步骤360)。
虽然本公开的技术内容已经以优选实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思所作些许的变动与润饰，皆应涵盖于本公开的范围内，因此本公开的专利保护范围当视权利要求所界定者为准。

Claims (10)

1.一种发射器，包括：
一受控振荡器，用以依据一控制信号以输出一振荡信号；
一第一除以1.5倍电路，用以将该振荡信号转换为一第一除频信号；
一第二除以1.5倍电路，用以将该第一除频信号转换为一第二除频信号；
一除以2倍电路，用以将该第二除频信号转换成一本地振荡器信号；
一调制器，用以依据一基频信号将该本地振荡器信号调制为一射频信号；及
一控制器，用以依据一参考信号与该振荡信号之间的一相对时间建立该控制信号。
2.如权利要求1所述的发射器，其中，该控制器包括：
一除频器，用以依据一除频因子将该振荡信号、该第一除频信号及该第二除频信号之一的一反馈信号转换为一第三除频信号；
一相位检测器，用以接收该参考信号及该第三除频信号，并输出一相位误差信号，该相位误差信号代表该参考信号的一第一时间点与该第三除频信号的第二时间点之间的差；及
一回路滤波器，用以将该相位误差信号滤波为该控制信号。
3.如权利要求1所述的发射器，其中，该受控振荡器是一压控振荡器，该控制信号是一模拟电压。
4.如权利要求1所述的发射器，其中，该受控振荡器是一数控振荡器，该控制信号是一数字码。
5.如权利要求1所述的发射器，其中，该受控振荡器包括一工作周期校正电路。
6.如权利要求1所述的发射器，其中，该第一除以1.5倍电路包括一工作周期校正电路。
7.如权利要求1所述的发射器，其中，该第二除以1.5倍的电路包括一工作周期校正电路。
8.如权利要求1所述的发射器，其中，该调制器包括一混频器。
9.如权利要求8所述的发射器，其中，该基频信号是一二维信号，该二维信号包括一同相分量及一正交分量，该本地振荡器信号是另一二维信号，该另一二维信号包括另一同相分量及另一正交分量。
10.一种发射方法，包括：
使用一受控振荡器，依据一控制信号以输出一振荡信号；
使用一第一除以1.5倍电路，将该振荡信号转换为一第一除频信号；
使用一第二除以1.5倍电路，将该第一除频信号转换为一第二除频信号；
使用一除以2倍电路，将该第二除频信号转换成一本地振荡器信号；
使用一调制器，依据一基频信号将该本地振荡器信号调制为一射频信号；及
使用一控制器，依据一参考信号与该振荡信号之间的一相对时间建立该控制信号。
CN202010101153.0A 2019-06-25 2020-02-19 发射器及其方法 Active CN112134576B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/451,125 2019-06-25
US16/451,125 US10771296B1 (en) 2019-06-25 2019-06-25 2.4GHz ISM band zero-IF transceiver and method thereof

Publications (2)

Publication Number Publication Date
CN112134576A true CN112134576A (zh) 2020-12-25
CN112134576B CN112134576B (zh) 2022-07-26

Family

ID=72290171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010101153.0A Active CN112134576B (zh) 2019-06-25 2020-02-19 发射器及其方法

Country Status (3)

Country Link
US (1) US10771296B1 (zh)
CN (1) CN112134576B (zh)
TW (1) TWI798522B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
EP1259004A1 (en) * 2001-02-26 2002-11-20 Mitsubishi Denki Kabushiki Kaisha Frequency converter and communication device
US6600355B1 (en) * 2002-06-10 2003-07-29 Xilinx, Inc. Clock generator circuit providing an output clock signal from phased input clock signals
US20030184394A1 (en) * 2002-03-28 2003-10-02 Heng-Chih Lin Wide band, wide operation range, general purpose digital phase locked loop architecture
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US20080055014A1 (en) * 2006-08-29 2008-03-06 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
CN101197573A (zh) * 2007-01-10 2008-06-11 晨星半导体股份有限公司 时脉产生器及应用其上的自我测试与切换控制方法
CN101420226A (zh) * 2008-12-16 2009-04-29 凌阳科技股份有限公司 全数字锁相回路
TW200929887A (en) * 2007-12-28 2009-07-01 Hynix Semiconductor Inc A delay locked loop circuit and control method of the same
TW201023525A (en) * 2008-12-09 2010-06-16 Sunplus Technology Co Ltd All digital phase locked loop circuit
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路
CN103580652A (zh) * 2012-08-07 2014-02-12 晨星软件研发(深圳)有限公司 本地振荡源产生器与相关通信***及本地振荡源产生方法
TW201425975A (zh) * 2012-12-19 2014-07-01 Wistron Neweb Corp 雷達系統及雷達系統控制方法
US20150092622A1 (en) * 2013-07-05 2015-04-02 Broadcom Corporation Diplexer Elimination in Microwave Point-to-Point FDD Systems
US20150171918A1 (en) * 2013-12-17 2015-06-18 National Applied Research Laboratories Spread spectrum clock generator and method for generating spread spectrum clock signal
JPWO2015136659A1 (ja) * 2014-03-13 2017-04-06 三菱電機株式会社 注入同期型分周器のフリーラン周波数調整方法及びそれを用いた位相同期ループ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
EP1259004A1 (en) * 2001-02-26 2002-11-20 Mitsubishi Denki Kabushiki Kaisha Frequency converter and communication device
US20030184394A1 (en) * 2002-03-28 2003-10-02 Heng-Chih Lin Wide band, wide operation range, general purpose digital phase locked loop architecture
US6600355B1 (en) * 2002-06-10 2003-07-29 Xilinx, Inc. Clock generator circuit providing an output clock signal from phased input clock signals
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US20080055014A1 (en) * 2006-08-29 2008-03-06 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
CN101197573A (zh) * 2007-01-10 2008-06-11 晨星半导体股份有限公司 时脉产生器及应用其上的自我测试与切换控制方法
TW200929887A (en) * 2007-12-28 2009-07-01 Hynix Semiconductor Inc A delay locked loop circuit and control method of the same
TW201023525A (en) * 2008-12-09 2010-06-16 Sunplus Technology Co Ltd All digital phase locked loop circuit
CN101420226A (zh) * 2008-12-16 2009-04-29 凌阳科技股份有限公司 全数字锁相回路
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路
CN103580652A (zh) * 2012-08-07 2014-02-12 晨星软件研发(深圳)有限公司 本地振荡源产生器与相关通信***及本地振荡源产生方法
TW201425975A (zh) * 2012-12-19 2014-07-01 Wistron Neweb Corp 雷達系統及雷達系統控制方法
US20150092622A1 (en) * 2013-07-05 2015-04-02 Broadcom Corporation Diplexer Elimination in Microwave Point-to-Point FDD Systems
US20150171918A1 (en) * 2013-12-17 2015-06-18 National Applied Research Laboratories Spread spectrum clock generator and method for generating spread spectrum clock signal
JPWO2015136659A1 (ja) * 2014-03-13 2017-04-06 三菱電機株式会社 注入同期型分周器のフリーラン周波数調整方法及びそれを用いた位相同期ループ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHAO-HUA LEE: "A Frequency Divider Implemented With a Subharmonic Mixer and a Divide-by-Two Divider", 《IEEE》 *

Also Published As

Publication number Publication date
TWI798522B (zh) 2023-04-11
TW202101152A (zh) 2021-01-01
CN112134576B (zh) 2022-07-26
US10771296B1 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
US9154143B2 (en) Semiconductor device
EP2258047B1 (en) Frequency synthesis
US7283002B2 (en) Phase locked loop with a modulator
US20110148484A1 (en) Phase-locked loop frequency synthesizer
US8248104B2 (en) Phase comparator and phase-locked loop
JP2017508319A (ja) 遅延ロック・ループを使用した局部発振器信号生成
Thirunarayanan et al. Reducing energy dissipation in ULP systems: PLL-free FBAR-based fast startup transmitters
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
CN208806784U (zh) 一种带压控振荡器增益检测功能的锁相环
US20080136468A1 (en) Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll
CN112134576B (zh) 发射器及其方法
US20090243740A1 (en) Method and system for reduced jitter signal generation
Ueda et al. A digital PLL with two-step closed-locking for multi-mode/multi-band SAW-less transmitter
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
US8995506B2 (en) Transceiver with sub-sampling based frequency synthesizer
CN210093195U (zh) 振荡器、锁相环以及雷达***
Liu et al. A 1Mb/s 2.86% EVM GFSK modulator based on ΔΣ BB-DPLL without background digital calibration
WO2008018276A1 (en) Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method
de Peslouan et al. A new frequency synthesizers stabilization method based on a mixed Phase Locked Loop and Delay Locked Loop architecture
TWI650948B (zh) 使用鎖相迴路之頻率合成
Liu et al. An energy-efficient 1.5-Mbps wireless FSK transmitter with A∑ Δ-modulated phase rotator
US20120062288A1 (en) Device and Method for Generating a Signal of Parametrizable Frequency
US20120223751A1 (en) Generating an Oscillator Signal Having a Desired Frequency in a Continuous Frequency Range
Beyer et al. A 2.4 GHz direct modulated 0.18 μm CMOS IEEE 802.15. 4 compliant transmitter for ZigBee
TWI749589B (zh) 收發器電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant