CN112105249B - 电子装置模块 - Google Patents

电子装置模块 Download PDF

Info

Publication number
CN112105249B
CN112105249B CN202011059491.9A CN202011059491A CN112105249B CN 112105249 B CN112105249 B CN 112105249B CN 202011059491 A CN202011059491 A CN 202011059491A CN 112105249 B CN112105249 B CN 112105249B
Authority
CN
China
Prior art keywords
electronic device
board
disposed
device module
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011059491.9A
Other languages
English (en)
Other versions
CN112105249A (zh
Inventor
韩京昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190087794A external-priority patent/KR102248529B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202011059491.9A priority Critical patent/CN112105249B/zh
Publication of CN112105249A publication Critical patent/CN112105249A/zh
Application granted granted Critical
Publication of CN112105249B publication Critical patent/CN112105249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0009—Casings with provisions to reduce EMI leakage through the joining parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0015—Gaskets or seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种电子装置模块，所述电子装置模块包括：板；接地电极，设置在所述板的第一表面上；多个电子装置，安装在所述板的所述第一表面上；密封部，设置在所述板的所述第一表面上，将所述多个电子装置中的至少一个嵌在内部；外密封部，设置在所述板的所述第一表面上，并且与所述密封部间隔开；屏蔽壁，设置在所述板上，位于所述密封部与所述外密封部之间而与所述接地电极接触；以及屏蔽层，覆盖所述密封部，其中，所述屏蔽壁包括延伸部，所述延伸部在所述屏蔽壁的顶部处使所述屏蔽壁的宽度延伸。

Description

电子装置模块
本申请是申请日为2020年03月19日、申请号为202010195003.0、题为“电子装置模块及制造该电子装置模块的方法”的专利申请的分案申请。
技术领域
下面的描述涉及一种电子装置模块。更具体地，下面的描述涉及一种能够保护包括在电子装置模块中的电子组件等免受外部环境的影响并且屏蔽电磁波的电子装置模块。
背景技术
近来，在电子产品市场中对便携式装置的需求已迅速增长，并且期望对安装在这样的便携式装置上的电子装置进行小型化并且减重。
为了制造小型化且重量轻的电子装置，不仅已经需要用于减小安装在其上的单独组件的尺寸的技术，而且已经需要用于将多个单独装置设置在一个芯片中的片上***(SoC)技术或者用于将大量的单独装置设置在单个封装件中的***级封装(SiP)技术。
特别地，已存在对高频电子装置模块(诸如被配置为处理高频信号的通信模块或网络模块)小型化并且设置有屏蔽各种类型的电磁干扰(EMI)的结构以实现显著的EMI屏蔽特性的需求。
发明内容
提供本发明内容以按照简化的形式介绍下面在具体实施方式中进一步描述所选择的构思。本发明内容并不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种电子装置模块包括：板；接地电极，设置在所述板的第一表面上；密封部，设置在所述板的所述第一表面上；电子装置，安装在所述板的所述第一表面上，使得所述电子装置中的至少一个嵌在所述密封部中；第一屏蔽壁，连接到所述接地电极并且沿着所述密封部的侧表面设置；以及屏蔽层，利用导电材料形成并且沿着由所述密封部和所述第一屏蔽壁形成的表面设置。
所述屏蔽层的设置在所述第一屏蔽壁的侧表面上的部分的厚度可小于所述屏蔽层的设置在所述密封部的上表面上的部分的厚度。
所述第一屏蔽壁和所述屏蔽层可利用不同的材料形成。
所述屏蔽层可与所述接地电极间隔开。
所述屏蔽层可与所述板间隔开。
所述电子装置模块还可包括外密封部，所述外密封部设置在所述板与所述屏蔽层的底部之间。
所述屏蔽层的至少一部分可设置在所述板上。
槽可沿着所述板的所述第一表面的边缘形成，并且所述屏蔽层可设置在所述槽中。
所述电子装置模块还可包括利用导电材料形成的第二屏蔽壁。所述第二屏蔽壁可连接到所述接地电极并且可使所述密封部分开。
所述电子装置中的至少一个可设置在所述密封部的外部。
所述第一屏蔽壁的宽度可在从所述第一屏蔽壁的与所述板间隔开的端部朝向所述板的方向上减小。
所述第一屏蔽壁可包括延伸部，所述延伸部设置在所述第一屏蔽壁的顶部处并且所述延伸部的宽度大于所述第一屏蔽壁的其余部分的宽度。
所述第一屏蔽壁的顶表面可大于所述第一屏蔽壁的底表面。
所述电子装置模块还可包括天线，所述天线设置在所述板的与所述板的所述第一表面相对的第二表面上，或者设置在所述板内部并且与所述板的所述第二表面相邻。
在另一总体方面，一种制造电子装置模块的方法包括：在板的第一表面上形成接地电极；将电子装置安装在所述板的所述第一表面上；在所述板的所述第一表面上形成嵌有所述电子装置中的至少一个的密封部；通过部分去除所述密封部形成沟槽，使得所述接地电极暴露；通过利用导电材料填充所述沟槽形成屏蔽壁；去除所述密封部的设置在所述沟槽的外侧上的外密封部的至少一部分；以及沿着由所述密封部和所述屏蔽壁形成的表面形成屏蔽层。
去除所述外密封部的至少一部分可包括使用刀片去除所述外密封部的至少一部分，同时防止所述刀片接触所述板。
所述方法还可包括去除所述板的设置在所述外密封部的下部上的一部分。
在另一总体方面，一种电子装置模块包括：板；接地电极，设置在所述板的表面上；电子装置，安装在所述板的所述表面上；密封部，设置在所述板的所述表面上并且围绕所述电子装置；外密封部，设置在所述板的所述表面上，使得所述外密封部与所述密封部间隔开；屏蔽壁，沿着所述密封部的侧表面设置，位于所述密封部与所述外密封部之间并且所述屏蔽壁的下表面设置在所述接地电极上；以及导电屏蔽层，沿着所述屏蔽壁的侧表面设置并沿着所述密封部的上表面和所述屏蔽壁的上表面设置，并且所述导电屏蔽层的端部设置在所述外密封部上。
所述导电屏蔽层可与所述板完全间隔开。
所述导电屏蔽层可与所述接地电极完全间隔开。
所述密封部可包括树脂材料。
在另一总体方面，一种电子装置模块包括：板；接地电极，设置在所述板的表面上；电子装置，安装在所述板的所述表面上；密封部，设置在所述板的所述表面上并且包住所述电子装置；外密封部，设置在所述板的所述表面上，使得所述外密封部与所述密封部间隔开；屏蔽壁，设置在所述板上，位于所述密封部与所述外密封部之间并且与所述接地电极接触；以及导电屏蔽层，包括设置在所述屏蔽壁和所述密封部上的顶壁以及设置在所述屏蔽壁和所述外密封部上的侧壁。
所述侧壁可通过所述外密封部与所述板间隔开。
所述侧壁可与所述接地电极间隔开。
所述外密封部可设置在所述屏蔽壁的外侧表面上。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是根据实施例的电子装置模块的透视图。
图2是沿着图1的线I-I'截取的截面图。
图3是图2的“A”区域的放大图。
图4是沿着图2的线II-II'截取的截面图。
图5至图9是示出制造图1的根据实施例的电子装置模块的方法的工艺的示图。
图10是示意性示出根据实施例的电子装置模块的截面图。
图11是图10的“B”区域的放大图。
图12是示意性示出根据实施例的电子装置模块的截面图。
在整个附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、装置和/或***的全面理解。然而，在此描述的方法、装置和/或***的各种变化、修改和等同物在理解本申请的公开内容之后将是显而易见的。例如，在此描述的操作的顺序仅仅是示例，并不限于在此阐述的顺序，而是除了必然以特定顺序发生的操作以外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简要性，可省略本领域已知特征的描述。
在此描述的特征可按照不同的形式实施，并且不应被解释为限于在此描述的示例。更确切地，已经提供了在此描述的示例仅为了示出实现在理解本申请的公开内容之后将是显而易见的在此描述的方法、装置和/或***的许多可行方式中的一些可行方式。
在此，要注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而所有示例和实施例不限于此。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”所述另一元件“上”、“连接到”所述另一元件或“结合到”所述另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此使用的，术语“和/或”包括相关所列项中的任意一项和任意两项或更多项的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切地，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用诸如“在……上方”、“上部”、“在……下方”和“下部”的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。这样的空间相对术语意在包含除了在附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“上方”或“上部”的元件于是将相对于另一元件位于“下方”或“下部”。因此，术语“在……上方”根据装置的空间方位而包含“在……上方”和“在……下方”两种方位。装置还可按照其他方式(例如，旋转90度或处于其他方位)定位，并将对在此使用的空间相对术语做出相应地解释。
在此使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另有明确说明，否则单数形式也意在包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能发生附图中示出的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状变化。
在此描述的示例的特征可按照如在理解本申请的公开内容之后将是显而易见的各种方式组合。此外，尽管在此描述的示例具有各种构造，但是如在理解本申请的公开内容之后将是显而易见的其他构造是可行的。
根据本公开的一方面，一种电子装置模块包括具有优异的抗EMI或抗电磁波的EMI屏蔽结构。根据本公开的另一方面，提供了一种用于制造包括EMI屏蔽结构的电子装置模块的方法。
图1是根据实施例的电子装置模块100的透视图。图2是沿着图1的线I-I'截取的截面图。图3是图2的“A”区域的放大图。图4是沿着图2的线II-II'截取的截面图。
参照图1至图4，电子装置模块100可包括板10、一个或更多个电子装置1、密封部14、屏蔽壁15和屏蔽层20。
参照图2，板10可以是通过重复层压绝缘层(以下统称为“绝缘层19”)和布线层16而形成的多层板10。然而，如果需要，板10可以是布线层16形成在单个绝缘层19的相对面上的双面板。
绝缘层19不限于特定的材料。然而，绝缘层19可以是，例如，利用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂与无机填料浸在芯材料(诸如玻璃纤维(或玻璃布或玻璃织物))中的树脂等形成，例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-4和双马来酰亚胺三嗪(BT)的绝缘材料。
布线层16可电连接到电子装置1(稍后将描述)，并且可连接到屏蔽层20或屏蔽壁15。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)以及铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)的合金等)作为布线层16的材料。
层间连接导体18设置在绝缘层19内部以用于层压的布线层16的互连。
尽管在附图中未示出，但可在板10的表面上设置绝缘保护层。绝缘保护层可利用阻焊剂形成，并且可设置为完全覆盖绝缘层19和布线层16中的在绝缘层19的顶表面和底表面上的布线层。因此，绝缘保护层保护设置在绝缘层19的顶表面或底表面上的布线层16。
如图1和图2中所示，板10包括第一表面(例如，上表面)和设置为与第一表面相对的第二表面(例如，下表面)。第一表面是安装有电子装置1的安装表面，第二表面是在电子装置模块100安装在母板上时与母板相对的表面。用于安装电子装置1的安装电极12和接地电极13以及使电极12和13连接的布线图案(未示出)可形成在板的第一表面上。
连接电极17可设置在板10的第二表面上以用于连接连接端子(诸如焊球)。
在示出的实施例中，顶布线层16包括接地线16a。接地线16a布置在板10内部并且可电连接到接地电极13。
接地线16a可完全设置在面对密封部14的区域中。因此，从板10的底部流向电子装置1中或沿着朝向板的底部的方向流出电子装置1的电磁波可被接地线16a阻挡。
参照图2，一个或更多个电子装置1可安装在安装电极12上。因此，大量的电子装置1可根据电子装置1的安装位置而彼此间隔开。
接地电极13物理连接并电连接到屏蔽壁15(稍后将描述)。因此，接地电极13沿着屏蔽壁15的底部设置。
屏蔽壁15可包括第一屏蔽壁15a和第二屏蔽壁15b。接地电极13可包括：第一接地电极13a，设置在第一屏蔽壁15a的底部上；以及第二接地电极13b，设置在第二屏蔽壁15b的底部上。
如图2和图3中所示，接地电极13沿着屏蔽壁15的形状设置在屏蔽壁15的整个底部上。然而，本公开不限于这样的构造。接地电极13可按照各种形式实施，例如，可仅包括第一接地电极13a或仅包括第二接地电极13b。
在示出的实施例中，接地电极13形成为连续地直线的形状，但不限于这样的形状，因此可形成为各种形状，诸如虚线形状、多个点的形状等，只要接地电极13能够电连接到屏蔽壁15即可。
安装电极12和接地电极13可通过绝缘保护层保护，并且可通过形成在绝缘保护层上的开口暴露到外部。
如图2中所示，天线60可设置在板10上。天线60可设置在板10的第二表面上，或者可在与板10的第二表面相邻的同时设置在板10内部。
天线60可设置在不与屏蔽层20面对或相对的区域中。
出于本公开的目的，天线60被设置为与屏蔽层20面对或相对意味着，天线60和屏蔽层20设置为在将天线60和屏蔽层20投射到相同的平面(例如，板10的第一表面)上时重叠。因此，天线60被描述为设置为不与屏蔽层20面对或相对意味着，天线60和屏蔽层20设置为在将天线60和屏蔽层20投射到相同的平面上时不重叠。
当天线60设置在与屏蔽层20相对的区域中时，通过天线60发送的无线信号可能被屏蔽壁15或屏蔽层20阻挡。因此，在图1至图4的实施例中，天线60仅设置在不与屏蔽层20或屏蔽壁15相对的区域中。
本公开不限于天线60的上述构造，并且当天线60被构造为仅在朝向板10的底部的方向上辐射无线信号时，天线60可设置在与屏蔽层20相对的区域中。
例如，在被构造为在与板10平行的方向(例如，板表面方向)上辐射无线信号的偶极天线的情况下，将偶极天线设置在不与屏蔽层20相对的区域中是有利的。相比之下，在使用被构造为在朝向板的底部的方向上辐射无线信号的贴片天线的情况下，贴片天线可设置在与屏蔽层20相对的区域中。
另外，在示出的实施例中，使用形成在板10上的电路图案形成天线60。但是，天线60不限于这样的结构。天线60可按照各种形式实施，例如，可使用安装在板10的第二表面上的单独制造的天线组件。
本领域中公知的各种类型的电路板(例如，陶瓷板、印刷电路板、柔性板等)可用于板10。
电子装置1可包括各种电子装置(诸如无源装置和有源装置)。换句话说，可使用可安装在板10上的任意电子装置或可内置在板10内部的任意装置。此外，电子装置1不限于装置，而是可包括安装在板10上的任意的各种组件(诸如连接器或使装置电连接的组件)。
如图2和图4中所示，电子装置1包括设置在密封部14的外部的至少一个第一组件1a(稍后将描述)以及嵌在密封部14内部的至少一个第二组件1b。例如，第一组件1a可以是连接器，第二组件1b可以是无源装置或有源装置。然而，第一组件1a和第二组件1b不限于所描述的示例。
如图2和图4中所示，密封部14设置在板10的第一表面上并且密封第二组件1b。密封部14围绕第二组件1b并且使第二组件1b固定以安全地保护第二组件1b免受外部冲击的影响。然而，如先前所述，电子装置1的第一组件1a没有嵌在密封部14中，而设置在密封部14外部。
密封部14利用绝缘材料形成。例如，密封部14可利用诸如环氧模塑料(EMC)的树脂材料形成，但不限于该材料。如果需要，可使用具有导电性的材料(例如，导电树脂等)形成密封部14。在该示例中，可在第二组件1b与板10之间设置绝缘密封构件(诸如底部填充物)。
密封部14可包括被第二屏蔽壁15b分开的第一密封部14a和第二密封部14b(稍后将描述)。
第一屏蔽壁15a可沿着密封部14的侧表面设置，更具体地，沿着第一密封部14a和第二密封部14b的外侧表面设置。第二屏蔽壁15b可设置在第一密封部14a与第二密封部14b之间。更具体地，第二屏蔽壁15b可设置在第一密封部14a与第二密封部14b的内侧表面之间。
第一屏蔽壁15a屏蔽从第一组件1a流向第二组件1b或从第二组件1b流向第一组件1a的电磁波。
第二屏蔽壁15b防止在电子装置1的嵌在第一密封部14a中的部分(第二组件1b)与电子装置1的嵌在第二密封部14b中的部分(第二组件1b)之间产生EMI。
屏蔽壁15可利用能够屏蔽电磁波的导电材料形成。例如，屏蔽壁15可利用诸如焊料或导电树脂的导电胶形成，并且屏蔽壁15的至少一部分可连接到板10的接地电极13。
屏蔽壁15的高度可与密封部14的高度相同。因此，屏蔽壁15的顶表面可暴露到密封部14的外部，并且屏蔽层20(稍后将描述)可连接到暴露的屏蔽壁15。
屏蔽层20沿着由密封部14和屏蔽壁15形成的顶表面形成，并且屏蔽从外部流向第二组件1b中或从第二组件1b流向外部环境的电磁波。因此，屏蔽层20利用导电材料形成。
如图2中所示，屏蔽层20经由屏蔽壁15连接到接地电极13，但不限于这样的构造。如果需要，屏蔽层20可直接连接到接地电极13。
屏蔽层20可通过将包含导电粉末的树脂材料涂覆到密封部14的外表面或形成金属薄膜来制备。例如，屏蔽层20可以是通过喷涂法形成的金属薄膜，但不限于这样的材料。可使用包括溅射、丝网印刷、气相沉积、电镀和无电镀覆的各种技术来形成金属薄膜。
屏蔽层20和屏蔽壁15可通过不同的制造工艺形成。因此，屏蔽层20和屏蔽壁15可利用不同的材料形成，但不限于利用不同的材料形成。如果需要，屏蔽层20和屏蔽壁15可利用相同的材料形成。
屏蔽层20沿着屏蔽壁15的暴露到密封部14的外部的表面设置，并且电连接到屏蔽壁15。
参照图2和图3，第三外密封部14c(以下称为“外密封部14c”)设置在屏蔽层20与板10的设置在第一屏蔽壁15a的表面上的部分之间。由于外密封部14c，整个屏蔽层20与板10或接地电极13间隔开，并且经由第一屏蔽壁15a连接到接地电极13。
外密封部14c相对于屏蔽层20、板10和接地电极13的上述布置能够使在电子装置模块100的制造工艺期间对板10的损坏最小(如稍后将更详细地描述的)。
具有上述构造的电子装置模块100不仅可通过密封部14或屏蔽层20保护电子装置1免受外部环境的影响，而且可有效地屏蔽电磁波。
另外，因为屏蔽壁15还设置在第一组件1a与第二组件1b之间，所以可防止在第一组件1a与第二组件1b之间产生EMI。
通过将天线60设置在没有形成有屏蔽层20的区域中，可在保护第一组件1b的同时保持天线60的期望的辐射。
另外，可通过喷涂法形成屏蔽层20。在该示例中，屏蔽层20的形成在第一屏蔽壁15a的侧表面上的部分的厚度相对小于屏蔽层20的形成在密封部14的上表面上的部分的厚度。在这方面，当电子装置模块仅包括屏蔽层20而不包括屏蔽壁15时，难以确保屏蔽可靠性。
因此，电子装置模块100具有包括位于密封部14的侧表面上的屏蔽壁15和屏蔽层20的双重屏蔽结构。由于设置在密封部14的侧表面上的导电构件(屏蔽层20和屏蔽壁15)被构造为足够厚以屏蔽电磁波，因此可确保屏蔽可靠性。
图5至图9是示出制造根据实施例的电子装置模块100的方法的工艺的示图。
如图5中所示，在板10的第一表面上安装电子装置1。
板10是彼此电连接的电路图案形成于层之间的多层电路板。此外，在板10的顶表面(第一表面)上形成安装电极和接地电极13。
在制造方法期间制备之后的板10具有平板形状或条形状。板10设置为条形状以同时制备多个电子装置模块。划分大量的单独的封装区域S，并且可在每个封装区域S中同时制造多个电子装置模块100。
可通过诸如焊料的导电胶将电子装置1连接到板10。另外，电子装置1可被安装为使得电子装置1在单独的封装区域S之间平均分布。
通过密封电子装置1的一部分在板10的第一表面上形成密封部14。在板10的第一表面上部分形成密封部14。仅电子装置1的第二组件1b嵌在密封部14中，电子装置1的第一组件1a设置在密封部14外部。
可在模制以形成密封部14期间将第一组件1a设置在模具的腔外部来完成密封部14的上述构造。可选地，可通过在板10的整个第一表面上形成密封部14，然后部分去除密封部14的覆盖第一组件1a的部分来完成密封部14的上述构造。
可通过转印成形法制造密封部，但不限于转印成形法。
如图6中所示，通过部分去除密封部14来形成沟槽40。通过沿着形成有接地电极13的位置去除密封部14来形成沟槽40。因此，一旦形成沟槽40，接地电极13通过沟槽40暴露到外部。
可通过使用激光部分去除密封部14来形成沟槽40。激光的使用可使沟槽40在从密封部的顶表面朝向板10的方向上具有减小的宽度。
沟槽40可包括：外沟槽40a，沿着密封部14的周边形成；以及内沟槽40b，形成在密封部14内部并且使密封部14分开。内沟槽40b和外沟槽40a可彼此连接，但不限于这样的构造。
如图7中所示，将导电材料填充在沟槽40内部以形成屏蔽壁15。可使用将导电填料添加到树脂的导电膏作为导电材料。然而，导电材料不限于所述的导电膏。可通过丝网印刷法将导电材料填充在沟槽内部，但其他填充方法是可行的。
一旦形成屏蔽壁15，可根据需要执行研磨以使密封部的顶表面平坦。
因为沟槽40朝向板10变窄，所以形成在沟槽40内部的屏蔽壁15沿着从屏蔽壁15的上端朝向板10的方向变窄。
如图8中所示，然后去除密封部14的设置在外沟槽40a外部的部分。在该工艺中，可使用具有刀片的研磨机G去除密封部14的所述部分。
如先前所述，沟槽40沿着朝向板10的方向变窄。因此，在去除密封部14期间，可去除第一屏蔽壁15a的一部分以使第一屏蔽壁15a尽可能多地暴露。
如图8中所示，设置在第一屏蔽壁15a的外侧上的密封部(沿着板10的周边设置)没有被完全去除，并且部分保留在板上，以形成外密封部14c。可通过在不使研磨机G的刀片接触板10的同时尽可能多地去除密封部来获得该构造。
因此，外密封部14c沿着第一屏蔽壁15a的周边设置，并且根据刀片的形状，外密封部14c在远离第一屏蔽壁15a的方向上变更薄。所描述的构造防止板10内部的布线层16暴露到外部，和/或防止板10由于板10的一部分与密封部14一起去除而损坏。因此，外密封部14c可保持各种形状，只要板10不被刀片损坏即可。
研磨机G沿着单独的封装区域S的边界去除密封部14的一部分，并且使屏蔽壁15暴露。因此，可在沿着单独的封装区域S的边界的密封部14中形成槽45，并且槽45的厚度可与刀片的厚度对应。
如图9中所示，沿着由密封部14和屏蔽壁15形成的表面形成屏蔽层20。
如先前所述，通过使用喷涂法将导电材料涂覆到密封部14的表面和屏蔽壁15的表面来形成屏蔽层20。
在涂覆屏蔽层20期间，还在外密封部14c的表面上形成屏蔽层20。尽管在附图中未示出，但屏蔽层20的至少一部分可根据需要延伸到板10的第一表面。
由于槽45窄，因此难以在形成屏蔽层20期间将导电材料顺利地涂覆在屏蔽壁15的整个侧表面上。因此，如图3中所示，屏蔽层的形成在第一屏蔽壁15a的侧表面上的部分20b的厚度小于屏蔽层的形成在密封部14的顶表面上的部分20a的厚度。
用于形成屏蔽层20的方法不限于上述方法。可使用诸如溅射、喷涂、丝网印刷、气相沉积、电镀和无电镀覆的各种方法来形成屏蔽层20。
仍参照图9，最终通过沿着图9的单独的封装区域S的边界C切割板来制备电子装置模块100。
由于上述制造方法使用包括多个单独的封装区域S的板10，因此可同时制造多个电子装置模块100。此外，由于屏蔽壁15和屏蔽层20设置在密封部14的侧表面上，因此即使当屏蔽层20在密封部14的侧表面上形成为薄的时，也可确保屏蔽可靠性。
根据在此公开的电子装置模块不限于先前描述的实施例，并且可按照各种应用实现。
图10是示意性示出根据实施例的电子装置模块200的截面图。图11是图10的“B”区域的放大图。
参照图10，电子装置模块200被构造为与在图1至图4的实施例中描述的电子装置模块100相似，但不同之处在于：从电子装置模块200去除图2的外密封部14c(沿着板10的侧表面设置)，并且屏蔽层20-1与板10直接接触。
在所有先前描述的制造工艺中，可在图8中所示的工艺期间通过使用研磨机完全去除沿着板10的侧表面设置的整个外密封部14c来完成上述构造，从而生产包括第一密封部14a和第二密封部14b的密封部14-1。如图11中所示，板10的位于外密封部14c下方的部分与外密封部14c一起被去除，因此，可在板10的顶表面边缘上形成凹槽11。
因此，屏蔽层20-1的至少一部分设置在板10上。可沿着板10的一个表面(例如，第一表面)的边缘形成槽11。因此，屏蔽层20-1可设置在槽11内部。
当在去除板10的一部分期间一起去除板10的接地电极13和绝缘层19时，接地电极13可能由于通过研磨机施加的冲击而从绝缘层19脱落。
因此，如图11中所示，为了防止在去除板10的一部分时接地电极13或布线层16与研磨机接触，布线层16与板10的侧表面之间的距离L2可大于图2的实施例中的距离L1(图3)。然而，电子装置模块200不限于距离L2的这样的构造。
图12是示意性示出根据实施例的电子装置模块300的截面图。
参照图12，电子装置模块300被构造为与图2至图4中所示的实施例中描述的电子装置模块100相似，而不同之处在于屏蔽壁15-1的形状。
屏蔽壁15-1包括屏蔽壁15-1的宽度在其中延伸的延伸部15'。延伸部15'通过台阶使屏蔽壁15-1的宽度延伸，并且屏蔽壁15-1形成为具有大于屏蔽壁15-1的底表面的顶表面。
如图12中所示，第二屏蔽壁15b-1的截面具有T形状，第一屏蔽壁15a-1由于其一部分被去除而具有“Γ”形状。
在制造电子装置模块300期间，第一屏蔽壁15a-1和第二屏蔽壁15b-1全部形成为具有T形状。然而，如图8中所描述的，在部分去除密封部14期间，第一屏蔽壁15a-1的一部分被去除，因此，第一屏蔽壁15a-1和第二屏蔽壁15b-1最终形成为具有图12中所示的形状。
在先前描述的图2中，使用丝网印刷法将导电材料填充在沟槽40中。在这种情况下，需要用于刮刀移动的空间。为了将导电材料填充在形成于板10上的外沟槽40a中，形成于板10上的外密封部14c应形成为具有预定的尺寸。
在这方面，成品中的密封部14和第一组件1a应间隔开预定距离。因此，当密封部14和第一组件1a需要一起布置得较近时，难以使用丝网印刷法。
因此，在电子装置模块300的制造期间，通过使用分配器(dispenser)的分配法将导电材料填充在沟槽40中。在这种情况下，因为在成品中外密封部14c的尺寸不重要，所以可使密封部14与第一组件1a之间的距离最小。
然而，当构造如图2的实施例中的沟槽40时，由于沟槽40的上部的窄的开口，使得在分配导电材料期间难以将导电材料精确地注射到沟槽40中，因此，可能将导电材料涂覆到沟槽40的外部。为了解决这样的问题，延伸沟槽40的上部的宽度，使得可在制造沟槽40的期间形成先前描述的延伸部15'。
因此，沟槽的开口变宽，并且可将导电材料顺利且精确地注射到沟槽40中。
图12的实施例中的沟槽40的开口可形成为具有图6中所示的实施例中的沟槽的开口的宽度或直径的两倍的宽度或直径，但不限于具有这样的宽度或直径。此外，尽管在图12的实施例中形成T形状的沟槽40和屏蔽壁15-1，但各种变型是可行的，诸如漏斗形状的沟槽40、具有与延伸部15'的宽度一样宽的总延伸宽度的沟槽40等。
根据在此公开的实施例的电子装置模块具有双重屏蔽结构，该双重屏蔽结构包括设置在电子装置模块的密封部的侧表面上的屏蔽壁和屏蔽层，从而提高了屏蔽可靠性。
在上述实施例中，在形成屏蔽层之后切割板。然而，可采取各种变型。例如，可首先切割板，并且可在切割板之后形成屏蔽层。
虽然本公开包括特定的示例，但是在理解本申请的公开内容之后将是显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的***、架构、装置或者电路中的组件和/或用其他组件或者它们的等同物替换或者补充描述的***、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且权利要求及其等同物的范围内的所有变型将被解释为包含在本公开中。

Claims (18)

1.一种电子装置模块，包括：
板；
接地电极，设置在所述板的第一表面上；
多个电子装置，安装在所述板的所述第一表面上；
密封部，设置在所述板的所述第一表面上，将所述多个电子装置中的至少一个嵌在内部；
外密封部，设置在所述板的所述第一表面上，并且与所述密封部和所述多个电子装置间隔开；
屏蔽壁，设置在所述板上，位于所述密封部与所述外密封部之间而与所述接地电极接触；以及
屏蔽层，覆盖所述密封部，并且覆盖所述外密封部的一部分使得所述屏蔽层与所述板间隔开，
其中，所述屏蔽壁包括延伸部，所述延伸部在所述屏蔽壁的顶部处使所述屏蔽壁的宽度延伸，并且
其中，所述屏蔽壁的截面具有T形状。
2.一种电子装置模块，包括：
板；
接地电极，设置在所述板的第一表面上；
第一组件和第二组件，安装在所述板的所述第一表面上；
密封部，设置在所述板的所述第一表面上，并且嵌有所述第二组件；
屏蔽壁，与所述接地电极连接，并且设置成分割所述密封部；以及
屏蔽层，利用导电材料形成，并且设置成覆盖所述密封部和所述屏蔽壁的上部，
其中，所述屏蔽壁包括延伸部，所述延伸部形成于所述密封部和所述屏蔽壁的上部，并且
其中，所述第一组件与所述密封部间隔开，并且
其中，所述屏蔽壁的截面具有T形状。
3.一种电子装置模块，包括：
板；
第一组件和第二组件，安装在所述板的第一表面上；
密封部，设置在所述板的所述第一表面上，并且将所述第二组件嵌在内部；
屏蔽壁，设置在所述密封部的内部，且利用导电材料形成；以及
屏蔽层，利用导电材料形成，并且设置成覆盖所述密封部和所述屏蔽壁的上部，
其中，所述第一组件设置成与所述密封部间隔开，
所述密封部包括：外密封部，设置在所述第一组件与所述屏蔽壁之间；以及内密封部，设置在所述第二组件与所述屏蔽壁之间，并且
其中，所述屏蔽壁的截面具有T形状。
4.如权利要求1或2所述的电子装置模块，其中，
所述接地电极与所述屏蔽壁电连接。
5.如权利要求4所述的电子装置模块，其中，
所述屏蔽层设置成与所述接地电极间隔开。
6.如权利要求1或3所述的电子装置模块，其中，
所述外密封部在远离所述屏蔽壁的方向上逐渐变薄。
7.如权利要求2至3中的任意一项所述的电子装置模块，其中，
所述屏蔽层中的至少一部分设置在所述板上。
8.如权利要求1至3中的任意一项所述的电子装置模块，其中，
所述板的布线层包括接地线，并且所述接地线完全设置在面对所述密封部的区域中。
9.如权利要求1所述的电子装置模块，其中，
所述多个电子装置中的至少一个设置于所述密封部的外部。
10.如权利要求1至3中的任意一项所述的电子装置模块，其中，
所述屏蔽壁形成为在朝向所述板的方向上宽度逐渐减小的形态。
11.如权利要求1所述的电子装置模块，其中，
所述屏蔽层还覆盖所述屏蔽壁。
12.如权利要求1至3中的任意一项所述的电子装置模块，其中，还包括：
天线，设置于所述板的第二表面，或者设置于所述板内且与所述板的第二表面相邻地设置。
13.如权利要求4所述的电子装置模块，其中，
所述接地电极沿着所述屏蔽壁的形状设置在所述屏蔽壁的整个底部上。
14.如权利要求13所述的电子装置模块，其中，
所述接地电极沿着所述屏蔽壁的形状形成为连续的直线的形状。
15.如权利要求12所述的电子装置模块，其中，
所述天线设置在不与所述屏蔽层面对的区域中。
16.如权利要求12所述的电子装置模块，其中，
所述天线在设置于所述板的第二表面的情况下，将单独的天线组件安装在所述板的第二表面而形成，
所述天线在设置于所述板内的情况下，利用形成于板的电路图案而形成。
17.如权利要求2至3中的任意一项所述的电子装置模块，其中，
所述屏蔽层的至少一部分延伸到所述板的表面。
18.如权利要求3所述的电子装置模块，其中，
所述屏蔽壁包括延伸部，所述延伸部形成于所述密封部和所述屏蔽壁的上部。
CN202011059491.9A 2019-04-05 2020-03-19 电子装置模块 Active CN112105249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011059491.9A CN112105249B (zh) 2019-04-05 2020-03-19 电子装置模块

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2019-0040073 2019-04-05
KR20190040073 2019-04-05
KR10-2019-0087794 2019-07-19
KR1020190087794A KR102248529B1 (ko) 2019-04-05 2019-07-19 전자 소자 모듈 및 그 제조 방법
CN202011059491.9A CN112105249B (zh) 2019-04-05 2020-03-19 电子装置模块
CN202010195003.0A CN111800996B (zh) 2019-04-05 2020-03-19 电子装置模块及制造该电子装置模块的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010195003.0A Division CN111800996B (zh) 2019-04-05 2020-03-19 电子装置模块及制造该电子装置模块的方法

Publications (2)

Publication Number Publication Date
CN112105249A CN112105249A (zh) 2020-12-18
CN112105249B true CN112105249B (zh) 2023-09-05

Family

ID=72661988

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011059491.9A Active CN112105249B (zh) 2019-04-05 2020-03-19 电子装置模块
CN202010195003.0A Active CN111800996B (zh) 2019-04-05 2020-03-19 电子装置模块及制造该电子装置模块的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010195003.0A Active CN111800996B (zh) 2019-04-05 2020-03-19 电子装置模块及制造该电子装置模块的方法

Country Status (3)

Country Link
US (2) US11071196B2 (zh)
JP (1) JP7494432B2 (zh)
CN (2) CN112105249B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN215299222U (zh) * 2018-11-30 2021-12-24 株式会社村田制作所 模块
JP2022162487A (ja) * 2021-04-12 2022-10-24 イビデン株式会社 配線基板及び配線基板の製造方法
CN113380762B (zh) * 2021-06-04 2022-08-30 长江存储科技有限责任公司 芯片封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004010499A1 (ja) * 2002-07-19 2004-01-29 Matsushita Electric Industrial Co., Ltd. モジュール部品
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
KR100691629B1 (ko) * 2006-04-21 2007-03-12 삼성전기주식회사 금속벽을 이용한 고주파 모듈 및 그 제조 방법
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
JPWO2012105394A1 (ja) 2011-02-01 2014-07-03 株式会社村田製作所 電子部品モジュール、及び該電子部品モジュールを備える多機能カード
TWI448224B (zh) * 2012-09-24 2014-08-01 Universal Scient Ind Shanghai 電子模組以及其製造方法
KR20150009728A (ko) 2013-07-17 2015-01-27 삼성전기주식회사 전자 소자 모듈 및 그 실장 구조
JP6469572B2 (ja) * 2013-07-29 2019-02-13 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP6387278B2 (ja) 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
JP6837432B2 (ja) * 2015-05-11 2021-03-03 株式会社村田製作所 高周波モジュール
CN107535078B (zh) * 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
WO2016195026A1 (ja) * 2015-06-04 2016-12-08 株式会社村田製作所 高周波モジュール
US10163810B2 (en) 2015-12-26 2018-12-25 Intel Corporation Electromagnetic interference shielding for system-in-package technology
KR101787871B1 (ko) 2016-02-05 2017-11-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20170097345A (ko) * 2016-02-18 2017-08-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10147685B2 (en) 2016-03-10 2018-12-04 Apple Inc. System-in-package devices with magnetic shielding
US9793222B1 (en) 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
KR102620863B1 (ko) 2016-08-19 2024-01-05 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP6449837B2 (ja) 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6800745B2 (ja) 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
KR20180101832A (ko) 2017-03-06 2018-09-14 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20180107877A (ko) 2017-03-23 2018-10-04 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
US20180286186A1 (en) * 2017-04-03 2018-10-04 Bsm Cash Drawer Co., Ltd. Cash drawer and payment apparatus including the same
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
CN111800996B (zh) 2023-10-03
JP2020174172A (ja) 2020-10-22
CN112105249A (zh) 2020-12-18
US11382207B2 (en) 2022-07-05
JP7494432B2 (ja) 2024-06-04
CN111800996A (zh) 2020-10-20
US20210007214A1 (en) 2021-01-07
US20200323077A1 (en) 2020-10-08
US11071196B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
CN112105249B (zh) 电子装置模块
US20110298111A1 (en) Semiconductor package and manufactring method thereof
US10991658B2 (en) Electronic element module and method for manufacturing the same
KR102428340B1 (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
US11252812B2 (en) Electronic device module
KR102387747B1 (ko) 전자 소자 모듈
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
US11546996B2 (en) Electronic device module
US11528800B2 (en) Electronic device module
KR102297901B1 (ko) 전자 소자 모듈
US10937710B2 (en) Electronic component module
KR20210085450A (ko) 전자 소자 모듈 및 그 제조 방법
KR20200011181A (ko) 전자 소자 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant