CN112103330A - 功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片 - Google Patents
功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片 Download PDFInfo
- Publication number
- CN112103330A CN112103330A CN201910521437.2A CN201910521437A CN112103330A CN 112103330 A CN112103330 A CN 112103330A CN 201910521437 A CN201910521437 A CN 201910521437A CN 112103330 A CN112103330 A CN 112103330A
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- type doped
- layer structure
- doped regions
- rated voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims description 21
- 230000000737 periodic effect Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000012545 processing Methods 0.000 abstract description 5
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种功率器件背面多峰值缓冲层结构、IGBT芯片和FRD芯片，功率器件背面多峰值缓冲层结构包括：N型半导体衬底材料(100)、功率器件背面的表面界限(101)和设置于N型半导体衬底材料(100)和表面界限(101)之间的缓冲层；缓冲层包括：至少由两次离子注入形成的N型掺杂区域，本发明提供的背面多峰值缓冲层结构、IGBT芯片和FRD芯片，减少了功率器件的加工工艺整体热过程，大大提高了器件可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种功率器件背面多峰值缓冲层结构、IGBT芯片和FRD芯片。
背景技术
随着经济持续高速发展，能源危机日趋严重，供需之间存在着严重矛盾，发展节能产业与新能源产业迫在眉睫。电力电子器件在节能方面扮演着重要的角色，它是机械自动化、控制智能化的关键部件，是节约电能的半导体器件。因此，大力发展电力电子功率器件的设计制造以及模块的开发和应用是节约电能的重要措施。
功率器件例如IGBT、FRD芯片，都会在芯片背面加入缓冲层结构，用于优化芯片的反向耐压和正向导通压降参数，现有背面缓冲层采用磷元素形成，需要在芯片背面进行注入后采用高温长时间推结工艺，因为其工艺温度较高，需要在芯片整体工艺流程较前的步骤进行，但随着芯片电压等级不同，特别是1200V以下的IGBT、FRD芯片，芯片整体厚度较薄，用传统磷元素推结后，薄片会影响到后续的工艺步骤，增加工艺难度，同时高温推结工艺，也会造成芯片整体的晶格变化，不利于芯片高温漏电及可靠性。
发明内容
针对现有技术加工工艺整体热过程靠前，工艺难度大，可靠性不高的问题，本发明提供一种功率器件背面多峰值缓冲层结构、IGBT芯片和FRD芯片。
一种功率器件背面多峰值缓冲层结构包括：
N型半导体衬底材料(100)、功率器件背面的表面界限(101)和设置于所述N型半导体衬底材料(100)和表面界限(101)之间的缓冲层；
所述缓冲层包括：至少由两次离子注入形成的N型掺杂区域，其中，一次离子注入形成一个所述N型掺杂区域。
进一步的，所述离子包括：元素周期表的第一周期元素中任意一种。
进一步的，所述N型掺杂区域数量随额定电压增加而增加。
进一步的，所述N型掺杂区域的数量包括：
当所述器件的额定电压为1200V，形成的N型掺杂区域的数量为2个；
当所述器件的额定电压为1700V，形成的N型掺杂区域的数量为2-3个；
当所述器件的额定电压为3300V，形成的N型掺杂区域的数量为3-4个；
当所述器件的额定电压为4500V，形成的N型掺杂区域的数量为4-5个；
当所述器件的额定电压为6500V，形成的N型掺杂区域的数量为5-6个；中的一种。
进一步的，所述N型掺杂区域的浓度随离子注入次数增加而依次增加。
进一步的，所述N型掺杂区域到表面界限(101)的距离随离子注入次数增加而依次减少。
进一步的，当所述器件的额定电压为1200V，形成的N型掺杂区域的数量为2个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为5-8um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-100倍。
进一步的，当所述器件的额定电压为1700V，形成的N型掺杂区域的数量为2-3个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为7-12um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-100倍。
进一步的，当所述器件的额定电压为3000V，形成的N型掺杂区域的数量为3-4个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为10-20um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-150倍。
进一步的，当所述器件的额定电压为4500V，形成的N型掺杂区域的数量为4-5个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为15-25um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-200倍。
进一步的，当所述器件的额定电压为6500V，形成的N型掺杂区域的数量为5-6个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为15-30um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-200倍。
一种IGBT芯片背面具有上述的多峰值缓冲层结构。
一种FRD芯片背面具有上述的多峰值缓冲层结构。
与最接近的现有技术比，本发明提供的技术方案具有以下有益效果：
1、本发明提供的一种功率器件背面多峰值缓冲层结构包括第一周期元素多次形成施主的N型掺杂区域，降低了缓冲层结构的浓度差异，优化了器件的安全工作区。
2、本发明提供的一种功率器件背面多峰值缓冲层结构，在几乎不影响其他加工工艺的情况下，使背面多峰值缓冲层结构的加热步骤后移，减少了功率器件的加工工艺整体热过程，提高了器件可靠性。
附图说明
图1：本发明实施例中N型掺杂区域数量为2的缓冲层结构示意图；
图2：本发明实施例中N型掺杂区域数量为3的缓冲层结构示意图；
图3：本发明实施例中N型掺杂区域数量为4的缓冲层结构示意图；
图4：本发明实施例中N型掺杂区域数量为5的缓冲层结构示意图；
图5：本发明实施例中N型掺杂区域数量为6的缓冲层结构示意图。
具体实施方式
下面结合附图对本发明提供的技术方案作清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分，而不是全部。
实施例1
一种功率器件背面多峰值缓冲层结构包括：
N型半导体衬底材料100；为N型半导体衬材料背面的表面界限101；N型半导体衬底材料100内的N型掺杂区域201-206，
此N型掺杂区域的数量大于等于2个且小于等于6个，且采用元素周期表的第一周期元素进行离子注入而成。
功率器件如IGBT或者FRD芯片，N型半导体衬底材料背面的表面界限101内测要求具有用于防止耗尽层穿通所需要的载流子浓度和扩散深度。N型半导体材料100内部，为了抑制耗尽层的扩散，形成杂质浓度比N型半导体材料100高的N型的掺杂区域。从201至206区域，N型掺杂浓度依次增加，N型掺杂区域距离N型半导体材料背面的表面界限101依次降低。另外，形成N型缓冲层的N型掺杂区域的方法包括：在比较低的加速电压下，通过可得到较深的射程的元素周期表的第一周期元素形成施主。
但是根据功率器件的额定电压情况不同，N型半导体材料100内离子注入所形成的N型的掺杂区域的数量也不同。
实施例2
本发明提供的额定电压为1200V的功率器件，用于形成缓冲层的N型掺杂区域的数量为2个，其中N型掺杂区域的浓度随离子注入次数增加而依次增加，最高掺杂浓度优选为N型半导体衬底材料100体浓度的10倍至100倍，N型掺杂区域到表面界限101的距离随离子注入次数增加而依次减少，最远距离优选为5-8um。
本发明提供的额定电压为1700V的功率器件，用于形成缓冲层的N型掺杂区域的数量为2-3个，其中N型掺杂区域的浓度随离子注入次数增加而依次增加，最高掺杂浓度优选为N型半导体衬底材料100体浓度的10倍至100倍，N型掺杂区域到表面界限101的距离随离子注入次数增加而依次减少，最远距离优选为7-12um。
本发明提供的额定电压为3300V的功率器件，用于形成缓冲层的N型掺杂区域的数量为3-4个，其中N型掺杂区域的浓度随离子注入次数增加而依次增加，最高掺杂浓度优选为N型半导体衬底材料100体浓度的10倍至150倍，N型掺杂区域到表面界限101的距离随离子注入次数增加而依次减少，最远距离优选为10-20um。
本发明提供的额定电压为4500V的功率器件，用于形成缓冲层的N型掺杂区域的数量为4-5个，其中N型掺杂区域的浓度随离子注入次数增加而依次增加，最高掺杂浓度优选为N型半导体衬底材料100体浓度的10倍至200倍，N型掺杂区域到表面界限101的距离随离子注入次数增加而依次减少，最远距离优选为15-25um。
本发明提供的额定电压为6500V的功率器件，用于形成缓冲层的N型掺杂区域的数量为5-6个，其中N型掺杂区域的浓度随离子注入次数增加而依次增加，最高掺杂浓度优选为N型半导体衬底材料100体浓度的10倍至200倍，N型掺杂区域到表面界限101的距离随离子注入次数增加而依次减少，最远距离优选为15-30um。
采用本发明提供的功率器件背面多峰值缓冲层结构制备方法包括：
1)减薄功率器件背面，当电压等级为1200V至4500V，其减薄所剩厚度范围为100um至600um；
2)用第一周期元素对功率器件背面进行多次不同能量的离子注入工艺形成N型掺杂区域，其注入能量范围为0.1MeV至1.5MeV，注入计量范围为1e12/cm2至1e14/cm2；
3)进行退火工艺形成功率器件背面多峰值缓冲层结构,其温度范围为200℃至600℃。
本发明提供的功率器件背面多峰值缓冲层结构可在几乎不影响其他加工工艺的情况下，使得背面多峰值缓冲层结构形成步骤后移，减少功率器件的加工工艺整体热过程，提高器件可靠性；且可降低缓冲层结构的浓度差异，优化器件的安全工作区。
实施例3
一种IGBT芯片背面具有上述的多峰值缓冲层结构。
实施例4
一种FRD芯片背面具有上述的多峰值缓冲层结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均在本发明待批权利要求保护范围之内。
Claims (13)
1.一种功率器件背面多峰值缓冲层结构，其特征在于，所述结构包括：
N型半导体衬底材料(100)、功率器件背面的表面界限(101)和设置于所述N型半导体衬底材料(100)和表面界限(101)之间的缓冲层；
所述缓冲层包括：至少由两次离子注入形成的N型掺杂区域，其中，一次离子注入形成一个所述N型掺杂区域。
2.如权利要求1所述的一种功率器件背面多峰值缓冲层结构，其特征在于，所述离子包括：元素周期表的第一周期元素中任意一种。
3.如权利要求1所述的一种功率器件背面多峰值缓冲层结构，其特征在于，所述N型掺杂区域数量随额定电压增加而增加。
4.如权利要求3所述的一种功率器件背面多峰值缓冲层结构，其特征在于，所述N型掺杂区域的数量包括：
当所述器件的额定电压为1200V，形成的N型掺杂区域的数量为2个；
当所述器件的额定电压为1700V，形成的N型掺杂区域的数量为2-3个；
当所述器件的额定电压为3300V，形成的N型掺杂区域的数量为3-4个；
当所述器件的额定电压为4500V，形成的N型掺杂区域的数量为4-5个；
当所述器件的额定电压为6500V，形成的N型掺杂区域的数量为5-6个；
中的一种。
5.如权利要求4所述的一种功率器件背面多峰值缓冲层结构，其特征在于，所述N型掺杂区域的浓度随离子注入次数增加而依次增加。
6.如权利要求5所述的一种功率器件背面多峰值缓冲层结构，其特征在于，所述N型掺杂区域到表面界限(101)的距离随离子注入次数增加而依次减少。
7.如权利要求4所述的一种功率器件背面多峰值缓冲层结构，其特征在于，当所述器件的额定电压为1200V，形成的N型掺杂区域的数量为2个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为5-8um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-100倍。
8.如权利要求4所述的一种功率器件背面多峰值缓冲层结构，其特征在于，当所述器件的额定电压为1700V，形成的N型掺杂区域的数量为2-3个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为7-12um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-100倍。
9.如权利要求4所述的一种功率器件背面多峰值缓冲层结构，其特征在于，当所述器件的额定电压为3300V，形成的N型掺杂区域的数量为3-4个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为10-20um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-150倍。
10.如权利要求4所述的一种功率器件背面多峰值缓冲层结构，其特征在于，当所述器件的额定电压为4500V，形成的N型掺杂区域的数量为4-5个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为15-25um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-200倍。
11.如权利要求4所述的一种功率器件背面多峰值缓冲层结构，其特征在于，当所述器件的额定电压为6500V，形成的N型掺杂区域的数量为5-6个时，
所述N型掺杂区域到所述表面界限(101)的最远距离为15-30um，最高掺杂浓度是N型半导体衬底材料(100)体浓度的10-200倍。
12.一种IGBT芯片，其特征在于，所述IGBT芯片背面具有如权1-11任一项所述的多峰值缓冲层结构。
13.一种FRD芯片，其特征在于，所述IGBT芯片背面具有如权1-11任一项所述的多峰值缓冲层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910521437.2A CN112103330A (zh) | 2019-06-17 | 2019-06-17 | 功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910521437.2A CN112103330A (zh) | 2019-06-17 | 2019-06-17 | 功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112103330A true CN112103330A (zh) | 2020-12-18 |
Family
ID=73748546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910521437.2A Pending CN112103330A (zh) | 2019-06-17 | 2019-06-17 | 功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103330A (zh) |
-
2019
- 2019-06-17 CN CN201910521437.2A patent/CN112103330A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200219971A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN107431087B (zh) | 半导体装置及其制造方法 | |
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| US11152224B2 (en) | Semiconductor device with field stop layer and semiconductor device manufacturing method thereof | |
| CN103618006B (zh) | 一种快恢复二极管及其制造方法 | |
| CN105793991A (zh) | 半导体装置 | |
| CN102054876A (zh) | 快速恢复二极管 | |
| CN103730356A (zh) | 功率半导体器件背面制造方法 | |
| WO2023045386A1 (zh) | Igbt器件及其制作方法 | |
| CN108074809B (zh) | 一种快速软恢复二极管芯片的制造方法 | |
| CN102244096A (zh) | 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺 | |
| CN112103330A (zh) | 功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片 | |
| CN115458583B (zh) | 一种快恢复二极管的金铂双掺杂方法 | |
| CN109994539A (zh) | 一种碳化硅结势垒肖特基二极管及其制备方法 | |
| WO2018207394A1 (ja) | 半導体装置及びその製造方法 | |
| CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
| CN104716039A (zh) | 提高igbt性能的先进背面工艺制作方法 | |
| CN103268861A (zh) | 一种通过多次外延制造fs型igbt的方法 | |
| CN204332965U (zh) | 一种平面栅igbt | |
| CN103165443A (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN102290436A (zh) | 新型绝缘栅双极晶体管背面结构及其制备方法 | |
| CN104393032A (zh) | 一种平面栅igbt及其制作方法 | |
| CN103855204A (zh) | 逆导型igbt的集电极结构及其制备方法 | |
| CN109065451A (zh) | 一种穿通型igbt的制造方法 | |
| CN102931223A (zh) | Igbt集电极结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |