CN103730356A - 功率半导体器件背面制造方法 - Google Patents

功率半导体器件背面制造方法 Download PDF

Info

Publication number
CN103730356A
CN103730356A CN201310753735.7A CN201310753735A CN103730356A CN 103730356 A CN103730356 A CN 103730356A CN 201310753735 A CN201310753735 A CN 201310753735A CN 103730356 A CN103730356 A CN 103730356A
Authority
CN
China
Prior art keywords
back side
silicon chip
manufacture method
igbt
chip back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310753735.7A
Other languages
English (en)
Inventor
周伟
张伟
严利人
刘志弘
许平
王全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Shanghai IC R&D Center Co Ltd
Original Assignee
Tsinghua University
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Tsinghua University
Priority to CN201310753735.7A priority Critical patent/CN103730356A/zh
Publication of CN103730356A publication Critical patent/CN103730356A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种IGBT器件背面制造方法,至少包括下述步骤:a)将正面结构加工完毕的硅片背面减薄;b)在硅片背面用高能离子注入机注入质子H+;c)对硅片进行低温退火;d)在硅片背面用离子注入机注入磷和/或硼杂质;e)以激光退火工艺完成硅片背面表层的晶格修复,并激活杂质。其利用离子注入缺陷产生的复合中心形成少子控制区,有效降低少子寿命,且当IGBT正向关断时,其通过提高载流子的复合效率,有效降低IGBT的关断时间和功耗,该方法简单而有效、便于推广。

Description

功率半导体器件背面制造方法
技术领域
本发明涉及半导体加工制造技术领域,更具体地说,涉及一种功率半导体器件背面制造方法。
背景技术
IGBT是少子器件,其不但具有良好的导通特性,也具有功率MOSFET的许多特性,如容易驱动、安全工作区宽,峰值电流大、坚固耐用等。
IGBT关断速度的最大限制是N外延层(即PNP管的基区)中的少子寿命。因这个基区不受外电路影响,所以不能用外部驱动电路来缩短IGBT开关时间。基区内的存储电荷,会引起IGBT关断时电流波形出现显著的延迟脉冲,IGBT的电流不能迅速降低到空穴复合电流,从而增加了关断损耗,而且在半桥式电路中,为了避免两只IGBT同时导通,还需增加两只IGBT导通时间之间的死区时间,因此,必须设法减少少子寿命以缩短复合时间。
PT-IGBT(平面穿通型IGBT)为了解决导通电压和开关时间的矛盾,通常需要采用高能电子幅照来减小少子的寿命,以降低关断拖尾电流,但其会对少子寿命控制区的质子及其缺陷产生影响。而对于1700V以上的高压NPT-IGBT(非穿通型IGBT),为降低正向导通饱和电压,需要提高背面发射极的注入效率,此时少子寿命控制技术也是必需的。此外,最近随着RC-IGBT(逆导型IGBT)的开发,虽然采用了FS-TRENCH(场截止沟槽)的结构,IGBT本身不需减小少子寿命,但与IGBT器件并联集成在一起的二极管在限定的区域内也有缩短少子寿命的要求。
因此,业内需要其他简单而有效地缩短少子寿命、降低IGBT器件的关断时间和功耗的IGBT器件的制备方法。
发明内容
本发明的目的在于提供一种IGBT器件背面制造方法,以缩短少子寿命、降低IGBT器件的关断时间和功耗。
为实现上述目的,本发明一技术方案如下:
一种IGBT器件背面制造方法,至少包括下述步骤:a)、将正面结构加工完毕的硅片背面减薄;b)、在硅片背面用高能离子注入机注入质子H+;c)、对硅片进行低温退火;d)、在硅片背面用离子注入机注入磷和/或硼杂质;e)、以激光退火工艺完成硅片背面表层的晶格修复,并激活杂质。
优选地,步骤b)具体包括:在硅片的背面用兆电子伏离子注入机进行H+质子注入,注入剂量在1012cm-2至1015cm-2之间,深度达十微米以上。
优选地,对硅片背面进行两次所述质子注入,注入能量分别为1.0MeV和600KeV,注入剂量同为1×1012cm-2
优选地,步骤d)中,在硅片背面1-2微米深度内用离子注入机注入:磷和硼的杂质;或者,硼杂质。
优选地,步骤e)中,以激光退火工艺处理硅片背面,使硅片背面1-2微米深度内的杂质全部或者部分激活以恢复晶格。
本发明提供的IGBT器件的背面制造方法,利用离子注入缺陷产生的复合中心在硅片背面形成少子控制区,可有效降低少子寿命;当IGBT正向关断时,其通过提高载流子的复合效率,有效降低IGBT的关断时间和功耗,该方法简单而有效,适用于本领域内多种功率器件的生产制造。
附图说明
图1示出本发明第一实施例提供的IGBT器件背面制造方法流程示意图;
图2示出本发明上述实施例提供的IGBT器件背面制造方法得到的IGBT器件结构示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
如图1所示,本发明第一实施例提供的IGBT器件背面制造方法,包括下述步骤:
步骤S10、将正面结构加工完毕的硅片背面减薄。
其中,正面结构至少包括IGBT器件的发射极与栅极。
步骤S11、在硅片背面用高能离子注入机注入质子H+。
因质子质量轻,离子注入穿透力强,本发明基于这一特性采用了注入质子的方式,具体地,该步骤具体包括:在硅片的背面用兆电子伏离子注入机进行H+质子注入,注入剂量在1012cm-2至1015cm-2之间,深度达十微米以上。
进一步地,该步骤中,可对硅片背面连续进行两次质子注入,注入能量分别为1.0MeV和600KeV,注入剂量同为1×1012cm-2
步骤S12、对硅片进行低温退火。
具体地,可在250℃-300℃的温度下进行低温退火。退火时间例如为30分钟,退火温度例如为300℃。
低温退火使得注入的质子及其残余缺陷形成载流子复合中心。
步骤S13、在硅片背面用离子注入机注入磷和/或硼杂质。
具体地,在该硅片背面1-2微米深度内用离子注入机注入:磷和硼的杂质;或者,硼杂质。
优选情况下,注入杂质为硼杂质,注入能量为60KeV,注入剂量为5E14cm-2
步骤S14、以激光退火工艺完成硅片背面表层的晶格修复,并激活杂质。
该步骤S14中,以激光退火工艺处理硅片背面,使硅片背面1-2微米深度内的杂质全部或者部分激活以恢复晶格。其中,激光波长范围可为500-600nm,优选为532nm。
在该步骤之后,可形成IGBT器件的背面集电极,其与硅片正面的发射极与栅极一起组成IGBT器件。
应理解,激光退火有如下特点:适当选择激光波长可以控制硅片的退火深度。在该实施例中,退火深度控制在1-2微米的深度内,使得该深度内的掺杂离子注入损伤得到理想的恢复,离子注入杂质得到充分的激活,以便形成高注入效率的背面集电结;而具有相当深度的质子及其250℃-300℃的温度作用后的残余缺陷不会受到激光退火的影响,保证了载流子复合中心的存在,起到少子寿命控制的作用。
因此,通过该步骤中的激光退火工艺,既能修复1-2微米内离子注入缺陷并激活杂质,形成高注入效率的背面集电极,又不会对少子寿命控制区中的质子及其缺陷产生影响。当IGBT正向关断时,少子寿命控制区可有效提高载流子复合效率,缩短少子寿命,降低关断时间和功耗;当IGBT正向导通时,高注入效率的背面集电极又可获得低的导通电压,降低IGBT的通态功耗。
本发明上述实施例的优选实施方式及采用参数为,在将硅片的正面结构全部加工完成之后,将硅片减薄至一定厚度;用高能离子注入机对硅片背面进行两次质子注入,能量为分别为1.0MeV和600KeV,注入剂量都为1×1012cm-2;在300℃温度下进行30分钟的低温退火,使离子注入质子和其残余缺陷形成载流子复合中心;在硅片背面离子注入硼,能量为60KeV,剂量为5E14cm-2;最后用532nm激光对硅片背面进行退火,使注入的缺陷得到修复,并使硼得到激活。
根据本发明上述实施例提供的IGBT器件的背面制造方法,其采用的硅片的正面结构已加工完毕,如图2所示,其正面结构至少包括发射极1和栅3,通过以上依次进行的背面注入质子、低温退火、背面注入杂质和激光退火工艺步骤,可在硅片背面获得深度达十微米以上的少子控制区4,以及在背面表层0.5um内获得P+层2。
本发明上述实施例提供的IGBT器件的背面制造方法,利用离子注入缺陷产生的复合中心在硅片背面形成少子控制区,可有效降低少子寿命;当IGBT正向关断时,其通过提高载流子的复合效率,有效降低IGBT的关断时间和功耗,该方法简单而有效,适用于本领域内多种功率器件的生产制造。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。

Claims (10)

1.一种IGBT器件背面制造方法,至少包括下述步骤:
a)、将正面结构加工完毕的硅片背面减薄;
b)、在所述硅片背面用高能离子注入机注入质子H+;
c)、对所述硅片进行低温退火;
d)、在所述硅片背面用离子注入机注入磷和/或硼杂质;
e)、以激光退火工艺完成所述硅片背面表层的晶格修复,并激活所述杂质。
2.根据权利要求1所述的制造方法,其特征在于,所述步骤b)具体包括:在所述硅片的背面用兆电子伏离子注入机进行H+质子注入,注入剂量在1012cm-2至1015cm-2之间,深度达十微米以上。
3.根据权利要求2所述的制造方法,其特征在于,所述步骤b)中,对所述硅片背面进行两次所述质子注入,注入能量分别为1.0MeV和600KeV,注入剂量同为1×1012cm-2
4.根据权利要求1所述的制造方法,其特征在于,所述步骤c)中用250℃-300℃进行低温退火。
5.根据权利要求4所述的制造方法,其特征在于,所述步骤c)中,退火时间为30分钟,退火温度为300℃。
6.根据权利要求1所述的制造方法,其特征在于,所述步骤d)中,在所述硅片背面1-2微米深度内用离子注入机注入:
磷和硼的杂质;或者,
硼杂质。
7.根据权利要求6所述的制造方法,其特征在于,所述步骤d)中,注入杂质为硼杂质,注入能量为60KeV,注入剂量为5E14cm-2
8.根据权利要求1所述的制造方法,其特征在于,所述步骤e)中,以激光退火工艺处理所述硅片背面,使所述硅片背面1-2微米深度内的杂质全部或者部分激活以恢复晶格。
9.根据权利要求8所述的制造方法,其特征在于,所述激光波长为500-600nm。
10.根据权利要求1至9中任一项所述的制造方法,其特征在于,所述正面结构至少包括发射极与栅极。
CN201310753735.7A 2013-12-31 2013-12-31 功率半导体器件背面制造方法 Pending CN103730356A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310753735.7A CN103730356A (zh) 2013-12-31 2013-12-31 功率半导体器件背面制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310753735.7A CN103730356A (zh) 2013-12-31 2013-12-31 功率半导体器件背面制造方法

Publications (1)

Publication Number Publication Date
CN103730356A true CN103730356A (zh) 2014-04-16

Family

ID=50454378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310753735.7A Pending CN103730356A (zh) 2013-12-31 2013-12-31 功率半导体器件背面制造方法

Country Status (1)

Country Link
CN (1) CN103730356A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157569A (zh) * 2014-08-26 2014-11-19 清华大学 快恢复二极管制造工艺方法
CN104637803A (zh) * 2015-01-30 2015-05-20 上海华虹宏力半导体制造有限公司 改善igbt背面金属化的工艺方法
CN107564806A (zh) * 2016-07-01 2018-01-09 英飞凌科技股份有限公司 降低半导体本体中的杂质浓度
CN108321191A (zh) * 2017-12-27 2018-07-24 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN109216472A (zh) * 2018-08-28 2019-01-15 全球能源互联网研究院有限公司 快恢复二极管及其制备方法
CN109411344A (zh) * 2017-08-18 2019-03-01 英飞凌科技股份有限公司 包括cz半导体本体的半导体器件以及制造包括cz半导体本体的半导体器件的方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
WO2020043094A1 (zh) * 2018-08-28 2020-03-05 全球能源互联网研究院有限公司 半导体器件及其制备方法、快恢复二极管及其制备方法
CN116072530B (zh) * 2022-12-01 2024-01-19 北京核力同创科技有限公司 一种fs-igbt背面电极的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3339393A1 (de) * 1983-10-29 1985-05-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung einer unterhalb einer aeusseren hochdotierten zone liegenden n-dotierten zone einer halbleiterstruktur
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
CN101170109A (zh) * 2006-10-27 2008-04-30 三菱电机株式会社 半导体装置及其制造方法
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3339393A1 (de) * 1983-10-29 1985-05-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung einer unterhalb einer aeusseren hochdotierten zone liegenden n-dotierten zone einer halbleiterstruktur
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
CN101170109A (zh) * 2006-10-27 2008-04-30 三菱电机株式会社 半导体装置及其制造方法
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157569A (zh) * 2014-08-26 2014-11-19 清华大学 快恢复二极管制造工艺方法
CN104157569B (zh) * 2014-08-26 2017-06-30 清华大学 快恢复二极管制造工艺方法
CN104637803A (zh) * 2015-01-30 2015-05-20 上海华虹宏力半导体制造有限公司 改善igbt背面金属化的工艺方法
CN107564806A (zh) * 2016-07-01 2018-01-09 英飞凌科技股份有限公司 降低半导体本体中的杂质浓度
CN109411344A (zh) * 2017-08-18 2019-03-01 英飞凌科技股份有限公司 包括cz半导体本体的半导体器件以及制造包括cz半导体本体的半导体器件的方法
CN109411344B (zh) * 2017-08-18 2024-01-02 英飞凌科技股份有限公司 包括cz半导体本体的半导体器件以及制造包括cz半导体本体的半导体器件的方法
CN108321191A (zh) * 2017-12-27 2018-07-24 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN109216472A (zh) * 2018-08-28 2019-01-15 全球能源互联网研究院有限公司 快恢复二极管及其制备方法
WO2020043094A1 (zh) * 2018-08-28 2020-03-05 全球能源互联网研究院有限公司 半导体器件及其制备方法、快恢复二极管及其制备方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
CN116072530B (zh) * 2022-12-01 2024-01-19 北京核力同创科技有限公司 一种fs-igbt背面电极的制备方法

Similar Documents

Publication Publication Date Title
CN103730356A (zh) 功率半导体器件背面制造方法
JP6512314B2 (ja) 半導体装置
US10923570B2 (en) Manufacturing method for controlling carrier lifetimes in semiconductor substrates that includes injection and annealing
US8084814B2 (en) Semiconductor device and method of producing the same
CN109075213B (zh) 半导体装置
JP5374883B2 (ja) 半導体装置およびその製造方法
JP2003318412A (ja) 半導体装置およびその製造方法
TW201432916A (zh) 半導體裝置及其製造方法
WO2016147264A1 (ja) 半導体装置及びその製造方法
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
CN104157569A (zh) 快恢复二极管制造工艺方法
CN101752415A (zh) 一种绝缘栅双极晶体管及其制造方法
Honda et al. Next generation 600V CSTBT™ with an advanced fine pattern and a thin wafer process technologies
CN104425259A (zh) 反向导通绝缘栅双极型晶体管制造方法
CN109671771B (zh) Igbt芯片的背面结构、igbt芯片结构及制备方法
CN103035693B (zh) 场截止型绝缘栅双极晶体管及其制造方法
CN107403727B (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN115458583B (zh) 一种快恢复二极管的金铂双掺杂方法
JP5359567B2 (ja) 半導体装置およびその製造方法
CN103855204B (zh) 逆导型igbt的集电极结构及其制备方法
CN111415984A (zh) 逆导型igbt器件的制造方法
CN105226089A (zh) 一种igbt芯片及其制作方法
CN103839804A (zh) 一种电场阻断型igbt结构的制备方法
CN103855203A (zh) 一种逆导型绝缘栅双极晶体管结构及其制备方法
CN112103330A (zh) 功率器件背面多峰值缓冲层结构、igbt芯片和frd芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140416

WD01 Invention patent application deemed withdrawn after publication