CN112102872A - 存储器装置和操作该存储器装置的方法 - Google Patents

存储器装置和操作该存储器装置的方法 Download PDF

Info

Publication number
CN112102872A
CN112102872A CN201911099777.7A CN201911099777A CN112102872A CN 112102872 A CN112102872 A CN 112102872A CN 201911099777 A CN201911099777 A CN 201911099777A CN 112102872 A CN112102872 A CN 112102872A
Authority
CN
China
Prior art keywords
program
voltage
memory
memory cells
verify
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911099777.7A
Other languages
English (en)
Other versions
CN112102872B (zh
Inventor
李芸相
安致昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112102872A publication Critical patent/CN112102872A/zh
Application granted granted Critical
Publication of CN112102872B publication Critical patent/CN112102872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置和操作该存储器装置的方法。一种存储器装置可以包括：存储器单元，其各自具有第一编程状态和第二编程状态中的任一个作为目标编程状态；***电路，其被配置成执行编程操作，使得每个存储器单元具有对应于目标编程状态的阈值电压；以及控制电路，其被配置为控制***电路。控制电路可以包括：编程操作控制器，其被配置成控制***电路，使得在编程操作期间，使用中间验证电压对存储器单元执行中间编程操作，如果中间验证操作通过则对各自具有第二编程状态作为目标编程状态的存储器单元执行附加编程操作，并且对存储器单元执行最终编程操作，使得每个存储器单元具有对应于目标编程状态的阈值电压。

Description

存储器装置和操作该存储器装置的方法
技术领域
本公开的各种实施方式涉及一种电子装置，更具体地，涉及一种存储器装置和操作该存储器装置的方法。
背景技术
使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)等的半导体来实现半导体存储器装置。通常，存在两种类型的存储器装置：易失性存储器装置和非易失性存储器装置。
在易失性存储器装置中，当电源中断时，存储在其中的数据丢失。易失性存储器装置的代表性示例包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。相反，非易失性存储器装置即使在电源中断时也保留存储在其中的数据。非易失性存储器装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存存储器可以是NOR型或NAND型。
发明内容
本公开的各种实施方式针对具有增强的可靠性的存储器装置和操作该存储器装置的方法。
本公开的实施方式可以提供一种操作存储器装置的方法，所述存储器装置被配置成执行将数据存储在存储器单元中的编程操作，所述存储器单元各自具有在多个编程状态当中的彼此相邻的第一编程状态和第二编程状态中的任一编程状态作为目标编程状态，所述方法包括以下步骤：使用电压电平小于对应于所述第一编程状态的验证电压的中间验证电压对所述存储器单元执行中间编程操作；执行将附加编程电压施加到所述存储器单元当中的各自具有所述第二编程状态作为目标编程状态的存储器单元的附加编程操作；以及对所述存储器单元执行最终编程操作以使所述存储器单元具有对应于目标编程状态的阈值电压，其中，对应于所述第一编程状态的存储器单元的阈值电压小于对应于所述第二编程状态的存储器单元的阈值电压。
本公开的实施方式可以提供一种操作半导体存储器装置的方法，所述半导体存储器装置被配置成执行将数据存储在存储器单元中的编程操作，所述存储器单元各自具有多个编程状态中的任一编程状态作为目标编程状态，所述方法包括以下步骤：对所述存储器单元执行中间编程操作，以使得所述存储器单元具有对应于多个对应的中间编程状态的阈值电压，所述多个对应的中间编程状态对应于所述多个编程状态当中的具有相邻阈值电压分布的每两个编程状态；执行将附加编程电压施加到各自具有所述两个编程状态中的对应于较高阈值电压分布的编程状态作为目标编程状态的存储器单元的附加编程操作；以及对所述存储器单元执行最终编程操作以使所述存储器单元具有被包括在对应的阈值电压分布中的阈值电压。
本公开的实施方式可以提供一种存储器装置，其包括：多个存储器单元，其各自具有在多个编程状态当中的彼此相邻的第一编程状态和第二编程状态中的任一个作为目标编程状态；***电路，其被配置成对所述多个存储器单元中的每一个执行编程操作以使所述多个存储器单元中的每一个具有对应于目标编程状态的阈值电压；以及控制电路，其被配置为控制所述***电路，其中，所述控制电路包括：编程操作控制器，其被配置成在所述编程操作期间控制所述***电路，以使用具有小于对应于所述第一编程状态的验证电压的电压电平的中间验证电压对所述存储器单元执行中间编程操作；如果使用所述中间验证电压的中间验证操作通过则对所述存储器单元当中的各自具有所述第二编程状态作为目标编程状态的存储器单元执行附加编程操作；并且对所述存储器单元执行最终编程操作，使得每一个所述存储器单元具有对应于目标编程状态的阈值电压。
本公开的实施方式可以提供一种存储器装置，其包括：存储器单元阵列，其包括多个存储器单元；***电路，其联接到所述存储器单元阵列；以及控制器，其适于控制所述***电路以将所述存储器单元编程为具有(n)个目标编程状态中的任一个，其中，所述控制器：将每一个所述存储器单元编程为具有(n/2)个中间编程状态，每一个所述中间编程状态对应于所述(n)个目标编程状态当中的两个相邻目标编程状态；将所述存储器单元编程为具有(n)个中间编程状态，所述(n)个中间编程状态包括成对的相邻中间编程状态，其中，每一对的中间编程状态交叠；并且将所述存储器单元编程为具有(n)个目标编程状态，所述(n)个目标编程状态中的每一个与相邻的目标编程状态区分开。
附图说明
图1是示出根据本公开的实施方式的包括存储器装置的存储装置的图。
图2是示出图1的存储器装置的结构的框图。
图3是示出图2的多个存储块BLK1至BLKz中的代表性存储块的结构的图。
图4是示出常规中间编程操作和最终编程操作的图。
图5是示出根据本公开的实施方式的编程操作的图。
图6是示出根据本公开的实施方式的在编程操作期间存储器单元的阈值电压分布的变化的图。
图7是示出根据本公开的实施方式的在编程操作期间存储器单元的阈值电压分布的变化的图。
图8是示出根据本公开的实施方式的在第一编程操作期间要施加的电压的图。
图9是示出根据本公开的实施方式的在第一编程操作期间要施加的电压的图。
图10是示出根据本公开的实施方式的在第二编程操作期间要施加的电压的图。
图11是示出根据本公开的实施方式的操作存储器装置的方法的流程图。
图12是详细示出图11的第一编程操作的流程图。
图13是详细示出图11的第二编程操作的流程图。
图14是示出图1的存储器控制器的实施方式的图。
图15是示出根据本公开的实施方式的应用了包括存储器装置的存储装置的存储器卡***的框图。
图16是示出根据本公开的实施方式的应用了包括存储器装置的存储装置的固态驱动器(SSD)***的框图。
图17是示出根据本公开的实施方式的应用了包括存储器装置的存储装置的用户***的框图。
具体实施方式
本文提供的具体的结构和功能描述针对本公开的实施方式。然而，本发明不限于本文描述的实施方式。
虽然详细描述了实施方式，但是本发明不限于任何特定细节。本公开可以以许多不同的形式实施，并且不应被解释为限于任何特定描述。相反，本发明应当被解释为不仅覆盖所公开的实施方式，而且覆盖落入本公开的精神和范围内的各种替换、变型、等同物和其它实施方式。
应当理解，尽管这里可能使用术语“第一”、“第二”等来标识各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与具有相同或相似名称的另一元件区分开来。在不脱离本公开的教导的情况下，在一个示例中的第一元件在另一示例中可以被称为第二元件。
应当理解，当一个元件被称为“联接”或“连接”到另一元件时，它可以直接联接或连接到另一元件，或者在它们之间可以存在一个或更多个中间元件。相反，应当理解，当一个元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。解释元件之间的关系的其它表达，例如“在……之间”，“直接在……之间”，“与……相邻”或“与……直接相邻”应当以相同的方式解释。
本文使用的术语仅仅是用于描述特定实施方式的目的，而非旨在进行限制。在本公开中，单数形式旨在也包括复数形式，除非上下文另有清楚地指示。还应当理解，当在本说明书中使用时，诸如“包括”、“包含”、“具有”之类的开放式术语指明存在所述及的特征、整数、步骤、操作、元件、组件和/或其组合，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应理解，除非本文明确地如此定义，否则本文使用的术语应被解释为具有与其在本说明书和相关领域的背景中的含义一致的含义，并且将不应以理想化或过于形式化的意义来解释。
为了避免混淆本公开的主题，将会省略对于本领域技术人员公知的功能和结构的详细描述。这旨在省略不必要的描述，以使本公开的主题清楚。
下面参照附图更全面地描述本公开的各种实施方式，在附图中示出了本公开的优选实施方式，使得本领域技术人员能够容易地实施和实践本公开。
图1是示出根据本公开的实施方式的包括存储器装置的存储装置50的图。
参照图1，存储装置50可以包括存储器装置100和存储器控制器200。
存储装置50可以被配置为在主机300(诸如蜂窝电话、智能电话、MP3播放器、笔记本计算机、台式计算机、游戏机、电视(TV)、平板个人计算机(PC)或车载信息娱乐***)的控制下存储数据。
存储装置50可以根据主机接口(其为主机300的通信***)而实现为各种存储装置中的任一种。例如，存储装置50可以被配置为各种存储装置中的任一种，所述各种存储装置例如为SSD、MMC、eMMC、RS-MMC或微MMC型多媒体卡、SD、miniSD、microSD型安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储器卡国际协会(PCMCIA)卡型存储装置、***组件互连(PCI)卡型存储装置、PCI-Express(PCI-e或PCIe)型存储装置、紧凑型闪存(CF)卡、智能媒体卡和/或记忆棒。
存储装置50可以以各种封装类型中的任一种的形式制造。例如，存储装置50可以被制造为层叠式封装(POP)类型、***级封装(SIP)类型、芯片上***(SOC)类型、多芯片封装(MCP)类型，板上芯片(COB)类型、晶圆级制造封装(WFP)类型和/或晶圆级层叠封装(WSP)类型。
存储器装置100可以在其中存储数据。存储器装置100可以在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括被配置成在其中存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。存储块可以是擦除被存储在存储器装置100中的数据的单位。在一个实施方式中，存储块可以包括多个页。页可以是将数据存储在存储器装置100中或从存储器装置100读取数据的单位。
在一个实施方式中，存储器装置100可以为双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双数据速率4(LPDDR4)SDRAM、图形双数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器装置、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转矩随机存取存储器(STT-RAM)。在本说明书中，以示例的方式，假设存储器装置100是NAND闪存存储器。
在一个实施方式中，存储器装置100可以实现为三维阵列结构。本公开不仅可以应用于其中电荷存储层由导电浮栅(FG)形成的闪存存储器，而且可以应用于其中电荷存储层由绝缘层形成的电荷捕获闪存(charge trap flash，CTF)存储器。
在一个实施方式中，存储器装置100中的存储器单元中的每一个可以以能够存储一位数据的单层单元(SLC)、能够存储两位数据的多层单元(MLC)、能够存储三位数据的三层单元(TLC)或者能够存储四位数据的四层单元(QLC)的形式工作。
存储器装置100可以从存储器控制器200接收命令和地址，并且访问由地址选择的存储器单元阵列的区域。换句话说，存储器装置100可以对由地址选择的区域执行对应于命令的操作。例如，存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据存储在由地址选择的存储器单元区域中。在读取操作期间，存储器装置100可以从由地址选择的存储器单元区域读取所存储的数据。在擦除操作期间，存储器装置100可以从由地址选择的存储器单元区域擦除数据。
存储器控制器200可以控制存储装置50的整体操作。当向存储装置50供电时，存储器控制器200可以执行固件(FW)。在存储器装置100是闪存存储器装置的情况下，存储器控制器200可以执行诸如闪存转换层(FTL)的固件以控制主机300与存储器装置100之间的通信。
如果从主机300接收到写入请求，则存储器控制器200可以从主机300接收要存储的数据和用于识别对应数据的逻辑地址。存储器控制器200可以将输入逻辑地址转换为物理地址，以指示在存储器装置100中的存储器单元中要存储数据的存储器单元的物理地址。存储器控制器200可以向存储器装置100提供用于存储数据的编程命令、经转换的物理地址和待存储数据。
在一个实施方式中，如果从主机300接收到读取请求，则存储器控制器200可以从主机300接收用于识别要读取的数据的逻辑地址。存储器控制器200可以获得对应于输入逻辑地址的物理地址，并且向存储器装置100提供读取命令和物理地址。
在一个实施方式中，在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理地址。
在一个实施方式中，存储器控制器200可以自主地控制存储器装置100以执行编程操作、读取操作或擦除操作，而不管来自主机300的请求如何。例如，存储器控制器200可以控制存储器装置100执行诸如损耗均衡操作、垃圾收集操作和读取回收操作(read reclaimoperation)的后台操作。
主机300可以使用各种通信方法中的至少一种与存储装置50通信，所述各种通信方法例如为通用串行总线(USB)、串行AT附件(SATA)、串行连接SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、***组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和/或减载DIMM(LRDIMM)。
图2是示出图1的存储器装置100的结构的框图。
参照图2，存储器装置100可以包括存储器单元阵列110、***电路120和控制逻辑130。***电路120可以包括地址解码器121、电压发生器122、读写(读取/写入)电路123，以及数据输入和输出(输入/输出)电路124。
存储器单元阵列110可以包括多个存储块BLK1至BLKz。存储块BLK1至BLKz通过行线RL连接到地址解码器121，并且通过位线BL1至BLm连接到读写电路123。存储块BLK1至BLKz共同联接到第一位线BL1至第m位线BLm。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。
在一个实施方式中，多个存储器单元可以是非易失性存储器单元。行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。联接到同一字线的存储器单元可以被定义为一页。因此，每个存储块可以包括多个页。
存储器单元阵列110中的每一个存储器单元中可以形成为能够存储一位数据的单层单元(SLC)、能够存储两位数据的多层单元(MLC)、能够存储三位数据的三层单元(TLC)或能够存储四位数据的四层单元(QLC)。
***电路120可以在控制逻辑130的控制下对存储器单元阵列110的选定区域执行编程操作、读取操作或擦除操作。***电路120可以驱动存储器单元阵列110。例如，在控制逻辑130的控制下，***电路120可以将各种操作电压施加到行线RL以及第一位线BL1至第m位线BLm，或者释放(discharge)所施加的电压。
地址解码器121可以通过行线RL联接到单元阵列110。地址解码器121可在控制逻辑130的控制下操作。地址解码器121可以从控制逻辑130接收地址。在一个实施方式中，地址解码器121可以对所接收到的地址中的块地址进行解码，并且根据经解码的地址选择存储块BLK1至BLKz中的至少一个。在一个实施方式中，地址解码器121可以对所接收到的地址中的行地址进行解码，并且选择选定存储块的任一字线。
地址解码器121可以选择对应于选定存储块的行线RL，并且将由电压发生器122产生的操作电压传输到所选行线RL。
在编程操作期间，地址解码器121可以将编程电压施加到选定字线，并且将电平低于编程电压的电平的编程通过电压(program pass voltage)施加到未选定字线。在编程验证操作期间，地址解码器121可以将验证电压施加到选定字线并且将高于验证电压的验证通过电压施加到未选定字线。在读取操作期间，地址解码器121可以将读取电压施加到选定字线，并且将高于读取电压的读取通过电压施加到未选定字线。
在一个实施方式中，可以基于存储块执行存储器装置100的擦除操作。在擦除操作期间，地址解码器121可以响应于经解码的地址而选择一个存储块。在擦除操作期间，地址解码器121可以将接地电压施加到与选定存储块联接的字线。
在一个实施方式中，地址解码器121可以包括地址缓冲器、块解码器和行解码器。
电压发生器122可以使用被提供给半导体存储器装置100的外部电源电压生成多个电压。电压发生器122可以在控制逻辑130的控制下操作。例如，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压可以被施加到地址解码器121、读写电路123、数据输入/输出电路124、控制逻辑130和编程操作控制器131，从而用作存储器装置100的操作电压。
例如，电压发生器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、编程通过电压、验证通过电压、读取电压和擦除电压等。
在一个实施方式中，电压发生器122可以包括多个泵送电容器(pumpingcapacitor)，以生成具有各种电压电平的多个操作电压Vop。电压发生器122可以响应于控制逻辑130的控制而选择性地使能多个泵送电容器以生成多个操作电压。所生成的操作电压可以由地址解码器121提供到存储器单元阵列110。
读写入电路123可以包括第一页缓冲器PB1至第m页缓冲器PBm，第一页缓冲器PB1至第m页缓冲器PBm可以分别通过第一位线BL1至第m位线BLm联接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm可以在控制逻辑130的控制下操作。例如，第一页缓冲器PB1至第m页缓冲器PBm可以响应于页缓冲器控制信号(未示出)而操作。
在一个实施方式中，第一页缓冲器PB1至第m页缓冲器PBm可以通过感测第一位线BL1至第m位线BLm的电压或电流来感测被存储在存储器单元阵列110中的数据。第一页缓冲器PB1至第m页缓冲器PBm可以临时存储所感测的数据。第一页缓冲器PB1至第m页缓冲器PBm可以通过数据线DL将所感测的数据提供到数据输入/输出电路124。
在一个实施方式中，第一页缓冲器PB1至第m页缓冲器PBm可以通过数据线DL从数据输入/输出电路124接收要存储在存储器单元阵列110中的数据。通过执行编程操作而被接收到第一页缓冲器PB1至第m页缓冲器PBm的数据可以存储在存储器单元阵列110中。
将数据存储在存储器单元中的编程操作可以包括编程电压施加步骤和验证步骤。在编程电压施加步骤中，在将编程电压施加到选定字线时，第一页缓冲器PB1至第m页缓冲器PBm可以向选定存储器单元传输要存储的数据。可以增加被联接到施加有编程使能电压(例如，接地电压)的位线的存储器单元的阈值电压。可以保持被联接到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压。在验证编程操作的编程验证步骤中，第一页缓冲器PB1至第m页缓冲器PBm可以通过第一位线BL1至第m位线BLm而感测来自选定存储器单元的数据。
数据输入/输出电路124可以通过数据线DL联接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124可以在控制逻辑130的控制下操作。
数据输入/输出电路124可以将从图1的存储器控制器200接收的数据DATA提供给读写电路123。
在一个实施方式中，数据输入/输出电路124可以包括用于接收数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可以从存储器控制器200接收要存储的数据DATA。在读取操作期间，数据输入/输出电路124可以将从读写电路123中的第一页缓冲器PB1至第m页缓冲器PBm接收的数据输出到存储器控制器200。
控制逻辑130可以控制存储器装置100的整体操作。控制逻辑130可以接收命令CMD和地址ADDR。
在一个实施方式中，控制逻辑130还可以包括被配置成控制编程操作的编程操作控制器131。尽管图2示出编程操作控制器131被包括在控制逻辑130中，但本公开不限于此。在各种实施方式中，可以在控制逻辑130外部设置编程操作控制器131。
编程操作可以将数据存储在由选定字线定义的选定页中。可以在多次迭代(即，多个编程循环)中执行编程操作。每个编程循环可以包括：施加编程电压并且验证编程操作的结果。在每个编程循环迭代中，要施加到选定字线的编程电压的电平可以按设定的步进电压(其可以是预先确定的)增加。该方案被称为递增步进脉冲编程(ISPP)方案。
在存储器单元存储k位数据的情况下，存储器单元的阈值电压可以属于对应于2k个编程状态中的任一个的阈值电压分布。如果k为3或更大，换句话说，如果存储器单元的阈值电压可以属于的编程状态的数量为8或更大，则可以将编程操作划分为两个子编程操作，而不是用于同时执行的2k个编程状态的单个编程操作。
例如，编程操作可以划分为中间编程操作和最终编程操作。中间编程操作可以执行编程操作，使得存储器单元的阈值电压根据要存储在对应的存储器单元中的数据而属于2k个编程状态的一半中的任一个。最终编程操作可以执行编程操作，使得对应的存储器单元的阈值电压属于对应于目标编程状态的阈值电压分布。
在一个实施方式中，编程操作控制器131可以响应于从参照图1所描述的存储器控制器200提供的编程命令而控制***电路120对被联接到选定字线的存储器单元执行第一编程操作和第二编程操作。
在一个实施方式中，第一编程操作可以包括中间编程操作和附加编程操作。第二编程操作可以是最终编程操作。
中间编程操作可以执行编程操作，使得存储器单元的阈值电压具有第一编程状态或第二编程状态作为目标编程状态，第一编程状态或第二编程状态在多个编程状态中具有相邻阈值电压分布。第一编程状态和第二编程状态中的每一个被包括在对应于中间编程状态的阈值电压分布中。这里，在中间验证操作期间要使用的验证电压可以低于第一编程状态的验证电压。中间验证操作可以验证中间编程操作是否已完成。
如果在具有第一编程状态和第二编程状态作为目标编程状态的存储器单元中，阈值电压高于中间验证电压的存储器单元的数量大于预设数量，则中间验证操作可以通过。如果在具有第一编程状态或第二编程状态作为目标编程状态的存储器单元中，阈值电压高于中间验证电压的存储器单元的数量小于或等于预设数量，则中间验证操作可以失败。
如果中间验证操作通过，则编程操作控制器131可以确定中间编程操作已完成。如果针对具有第一编程状态和第二编程状态的存储器单元的中间编程操作已完成，则编程操作控制器131可以控制***电路120以执行附加编程操作。
附加编程操作可以将附加编程电压施加到具有第一编程状态或第二编程状态作为目标编程状态的存储器单元当中的具有第二编程状态作为目标编程状态的存储器单元。
在一个实施方式中，在附加编程操作期间，验证附加编程操作是否已完成的附加验证操作可以省略。
在一个实施方式中，附加编程电压的电平可以与在完成中间编程操作之前施加的编程电压的电平相比增加步进电压。
在施加附加编程电压时，可以将编程禁止电压施加到与具有第一编程状态作为目标编程状态的存储器单元联接的位线。在一个实施方式中，编程验证电压可以具有电源电压的电平(例如，Vcc)。
如果已完成附加编程操作，则编程操作控制器131可以控制***电路120执行第二编程操作。第二编程操作可以是上述最终编程操作。第二编程操作可以增加阈值电压，使得每一个存储器单元具有对应于目标编程状态的阈值电压。
在各种实施方式中，中间编程操作和最终编程操作均可以按照双验证编程(DPGM)方案执行。根据双验证编程(DPGM)方案，可以针对每个编程状态使用两个验证电压来执行验证操作。例如，中间编程状态、第一编程状态或第二编程状态中的每一个可以具有预验证电压和主验证电压。预验证电压可以小于主验证电压。在按照DPGM方案执行中间编程操作的情况下，对应于中间编程状态的主验证电压可以等于中间验证电压。
在一个实施方式中，在将编程电压施加到选定字线时，可以将编程使能电压施加到与在验证操作期间阈值电压小于预验证电压的存储器单元联接的位线。例如，编程使能电压可以是接地电压(GND)，例如0V。在一个实施方式中，在将编程电压施加到选定字线时，可以将编程控制电压施加到与在验证操作期间阈值电压大于预验证电压并且小于主验证电压的存储器单元联接的位线。编程控制电压可以具有大于接地电压并且小于电源电压的电压。在将编程电压施加到选定字线时，可以将编程禁止电压施加到与在验证操作期间阈值电压大于主验证电压的存储器单元联接的位线。
在一个实施方式中，在执行附加编程操作时，可以将与具有第二编程状态作为目标编程状态的存储器单元联接的位线的电压维持在先前编程循环中在中间编程操作期间所施加的电压。例如，在执行附加编程操作时，可以将编程使能电压施加到与在中间编程操作期间被施加有编程使能电压的存储器单元联接的位线。在执行附加编程操作时，可以将编程控制电压施加到与在中间编程操作期间被施加有编程控制电压的存储器单元联接的位线。
在本说明书中，通过示例的方式在能够各自存储3位数据的TLC的背景下描述了各个特征。然而，本公开不限于以TLC方案编程的存储器单元。
图3是示出图2的多个存储块BLK1至BLKz的代表性存储块110的结构的图。
参照图3，在存储块110中，彼此平行布置的多条字线可以被联接在第一选择线与第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更详细地，存储块110可以包括被联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可以是图2的第一位线BL1至第m位线BLm。位线BL1至BLn可以分别联接到串ST，并且源极线SL可以共用地联接到串ST。串ST可以具有相同的配置；因此，通过示例的方式详细描述联接到第一位线BL1的串ST。
串ST可以包括在源极线SL和第一位线BL1之间彼此串联联接的源极选择晶体管SST、多个存储器单元MC1至MC16以及漏极选择晶体管DST。每个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且每个串ST中可以包括十六个以上的存储器单元，即图中所示的MC1至MC16。
源极选择晶体管SST的源极可以联接到源极线SL，并且漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储器单元MC1至MC16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中的源极选择晶体管SST的栅极可以联接到源极选择线SSL。漏极选择晶体管DST的栅极可以联接到漏极选择线DSL。存储器单元MC1至MC16的栅极可以联接到多条字线WL1至WL16。在不同串ST中的存储器单元中，联接到每条字线的一组存储器单元可以被称为物理页PG。因此，存储块110中的物理页PG的数量可以对应于字线WL1至WL16的数量。源极线SL、源极选择线SSL、字线WL1至WL16以及漏极选择线DSL可以被包括在图2的行线RL中。
在每个存储器单元是能够存储一位数据的单层单元(SLC)的情况下，每个物理页PG可以存储一个逻辑页(LPG)的数据。每个存储器单元可以存储两位或更多位数据。在这种情况下，每个物理页PG可以存储两个或更多个LPG的数据。
漏极选择线DSL、第一字线WL1至第十六字线WL16以及源极选择线SSL被包括在参照图2所描述的行线RL中。漏极选择线DSL、第一字线WL1至第十六字线WL16和源极选择线SSL由地址解码器121控制。公共源极线CSL由控制逻辑130控制。
图4是示出常规中间编程操作和最终编程操作的图。
存储器单元中的每一个可以具有擦除状态E或第一编程状态P1至第七编程状态P7中的任一个作为目标编程状态。可以根据要存储在存储器单元中的数据来确定目标编程状态。
在中间编程操作期间，可以对具有与相邻阈值电压分布相对应的编程状态作为目标编程状态的存储器单元执行编程操作，使得每个存储器单元具有单个中间编程状态。例如，如果执行中间编程操作，则具有擦除状态E或第一编程状态P1作为目标编程状态的每个存储器单元可以具有与第一中间编程状态相对应的阈值电压。具有第二编程状态P2或第三编程状态P3作为目标编程状态的每个存储器单元可以具有与第二中间编程状态相对应的阈值电压。具有第四编程状态P4或第五编程状态P5作为目标编程状态的每个存储器单元可以具有与第三中间编程状态相对应的阈值电压。具有第六编程状态P6或第七编程状态P7作为目标编程状态的每个存储器单元可以具有与第四中间编程状态P4相对应的阈值电压。
在已经完成中间编程操作之后，可以对每个存储器单元执行最终编程操作，使得存储器单元具有对应的目标编程状态的阈值电压。
在图4中，被编程为第二中间编程状态的每个存储器单元可以具有第二编程状态P2或第三编程状态P3作为目标编程状态。在最终编程操作期间，可以对被编程为第二中间编程状态的每个存储器单元执行编程操作，使得每个存储器单元具有与第二编程状态P2或第三编程状态P3相对应的阈值电压。对于在被编程为第二中间编程状态的存储器单元中的具有第二编程状态P2作为目标编程状态的每个存储器单元而言，在最终编程操作期间，要求其阈值电压增加Va。对于在被编程为第二中间编程状态的存储器单元中的具有第三编程状态P3作为目标编程状态的每个存储器单元而言，在最终编程操作期间，要求其阈值电压增加Vb。因此，尽管在已经完成中间编程操作之后存储器单元具有相同的阈值电压，但是在最终编程操作期间，存储器单元的阈值电压必须增加的电平可能根据目标编程状态而彼此不同。因此，当最终编程操作完成时，与第二编程状态P2和第三编程状态P3相对应的阈值电压分布的宽度可能彼此不同。这可能导致存储在存储装置中的数据的可靠性降低或编程操作的效率降低。
图5是示出根据本公开的实施方式的编程操作的图。
参照图5，编程操作可以包括第一编程操作和第二编程操作。
在一个实施方式中，第一编程操作可以包括中间编程操作和附加编程操作。第二编程操作可以是最终编程操作。
中间编程操作可以执行编程操作，使得存储器单元的阈值电压具有第一编程状态P(x)或第二编程状态P(x+1)作为目标编程状态。第一编程状态P(x)和第二编程状态P(x+1)在多个编程状态当中具有相邻阈值电压分布。第一编程状态P(x)和第二编程状态P(x+1)被包括在对应于中间编程状态的阈值电压分布中。这里，在中间验证操作期间要使用的中间验证电压Vfym可以小于第一编程状态P(x)的验证电压Vfy(x)。中间验证操作可以包括验证中间编程操作是否已完成的操作。
附加编程操作可以向具有第一编程状态P(x)和第二编程状态P(x+1)的存储器单元中的具有第二编程状态P(x+1)作为目标编程状态的存储器单元施加附加编程电压。在一个实施方式中，与在完成中间编程操作之前施加的编程电压的电平相比，附加编程电压的电平可以增加步进电压。
在施加附加编程电压时，可以将编程禁止电压施加到与具有第一编程状态P(x)作为目标编程状态的存储器单元联接的位线。在施加附加编程电压时，可以将编程使能电压施加到与具有第二编程状态P(x+1)作为目标编程状态的存储器单元联接的位线。由于附加编程电压的施加，可以将具有第二编程状态P(x+1)作为目标编程状态的存储器单元的阈值电压增加到大于具有第一编程状态P(x)作为目标编程状态的存储器单元的阈值电压的值。
第二编程操作可以是最终编程操作。第二编程操作可以增加阈值电压，使得每一个存储器单元具有对应于目标编程状态的阈值电压。如果执行第二编程操作，则具有第一编程状态P(x)作为目标编程状态的存储器单元的阈值电压可以具有大于第一编程状态P(x)的最终验证电压Vfy(x)的电压。具有第二编程状态P(x+1)作为目标编程状态的存储器单元的阈值电压可以具有大于第二编程状态P(x+1)的最终验证电压Vfy(x+1)的电压。
在一个实施方式中，在已经完成第一编程操作之后，具有第二编程状态P(x+1)作为目标编程状态的存储器单元可以具有大于具有第一编程状态P(x)作为目标编程状态的存储器单元的阈值电压的阈值电压。在执行第二编程操作时，具有第一编程状态P(x)作为目标编程状态的存储器单元和具有第二编程状态P(x+1)作为目标编程状态的存储器单元可以具有增加相似电压电平的阈值电压。因此，与图4的情况相比，可以进一步减小存储器单元的阈值电压分布的宽度，并且可以确保读取操作的裕量(margin)，从而可以提高存储器装置的可靠性。
图6是示出根据本公开的实施方式的编程操作期间存储器单元的阈值电压分布的变化的图。
参照图6，可以对存储器单元执行编程操作，使得每一个存储器单元具有对应于擦除状态E和第一编程状态P1至第七编程状态P7中的任一个的阈值电压。
第一编程操作可以包括中间编程操作和附加编程操作。
可以对具有第一编程状态P1和第二编程状态P2作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(1)的阈值电压。可以对具有第三编程状态P3和第四编程状态P4作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(3)的阈值电压。可以对具有第五编程状态P5和第六编程状态P6作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(5)的阈值电压。可以对具有第七编程状态P7作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(7)的阈值电压。
可以对具有对应于相邻阈值电压分布中的较高阈值电压分布的第二编程状态P2、第四编程状态P4和第六编程状态P6作为目标编程状态的存储器单元执行附加编程操作。因此，在已经执行附加编程操作之后的存储器单元的阈值电压分布可以具有与执行图6的第一编程操作的结果相同的形式。
可以执行第二编程操作，使得每一个存储器单元具有对应于目标编程状态的阈值电压。具有第一编程状态P1作为目标编程状态的存储器单元可以具有大于最终验证电压Vfy(1)的阈值电压。具有第二编程状态P2作为目标编程状态的存储器单元可以具有大于最终验证电压Vfy(2)的阈值电压。同样，具有第三编程状态P3至第七编程状态P7作为目标编程状态的存储器单元可以分别具有高于最终验证电压Vfy(3)至Vfy(7)的阈值电压。
图7是示出根据本公开的实施方式的编程操作期间存储器单元的阈值电压分布的变化的图。
参照图7，可以对存储器单元执行编程操作，使得每一个存储器单元具有对应于擦除状态E和第一编程状态P1至第七编程状态P7中的任一状态的阈值电压。
第一编程操作可以包括中间编程操作和附加编程操作。
可以对具有第一编程状态P1、第二编程状态P2和第三编程状态P3作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(1)的阈值电压。可以对具有第二编程状态P2和第三编程状态P3作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(2)的阈值电压。可以对具有第四编程状态P4和第五编程状态P5作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(4)的阈值电压。可以对具有第六编程状态P6和第七编程状态P7作为目标编程状态的存储器单元执行中间编程操作，使得每一个存储器单元具有大于中间验证电压Vfym(6)的阈值电压。
可以对具有对应于相邻阈值电压分布中的较高阈值电压分布的第三编程状态P3、第五编程状态P5和第七编程状态P7作为目标编程状态的存储器单元执行附加编程操作。因此，在已执行附加编程操作之后的存储器单元的阈值电压分布可以具有与执行图7的第一编程操作的结果相同的形式。
可以执行第二编程操作，使得每一个存储器单元中具有对应于目标编程状态的阈值电压。具有第一编程状态P1作为目标编程状态的存储器单元可以具有大于最终验证电压Vfy(1)的阈值电压。具有第二编程状态P2作为目标编程状态的存储器单元可以具有大于最终验证电压Vfy(2)的阈值电压。同样，具有第三到第七编程状态P3到P7作为目标编程状态的存储器单元可以分别具有大于最终验证电压Vfy(3)至Vfy(7)的阈值电压。
图8是示出根据本公开的实施方式的在第一编程操作期间要施加的电压的图。
在图8中，假设联接到第一位线BL1的第一存储器单元MC1具有第二编程状态P2作为目标编程状态，联接到第二位线BL2的第二存储器单元MC2具有擦除状态E作为目标编程状态，联接到第三位线BL3的第三存储器单元MC3具有第三编程状态P3作为目标编程状态，并且联接到第四位线BL4的第四存储器单元MC4具有第一编程状态P1作为目标编程状态。首先，(在P1附加编程操作期间)对具有第一编程状态P1作为目标编程状态的存储器单元执行附加编程操作。将附加编程电压Vp1施加到选定字线Sel-WL。由于联接到第四位线BL4的第四存储器单元MC4具有第一编程状态P1作为目标编程状态，所以可以将0V的编程使能电压施加到第四位线BL4。可以将编程禁止电压Vinh施加到其它位线BL1至BL3。
此后，可以将中间验证电压Vfym(1)施加到选定字线Sel-WL。存储器装置可以执行中间验证操作，该中间验证操作感测第四位线BL4的电压或电流并且确定第四存储器单元MC4的P1附加编程操作是否已完成。如果中间验证操作失败，则可以执行后续编程循环。
可以将与在先前编程循环期间施加的Vp1相比增加了步进电压Vstep的编程电压施加到选定字线Sel-WL。随后，可以将中间验证电压Vfym(1)施加到选定字线Sel-WL。存储器装置可以感测第四位线BL4的电压或电流并且确定第四存储器单元MC4的阈值电压是否已超过中间验证电压Vfym(1)。假设在第二编程循环期间已通过验证操作。
在一个实施方式中，可以在附加编程操作期间省略验证操作。
随后，(在P2和P3中间编程操作期间)可以对具有第二编程状态P2和第三编程状态P3作为目标编程状态的存储器单元执行中间编程操作。
可以将与Vp1相比增加了步进电压Vstep的编程电压Vpgm施加到选定字线Sel-WL。可以将编程使能电压0V施加到与具有第二编程状态P2和第三编程状态P3作为目标编程状态的存储器单元联接的第一位线BL1和第三位线BL3。可以将编程禁止电压Vinh施加到其它位线BL2和BL4。此后，可以将中间验证电压Vfym(2)施加到选定字线Sel-WL。存储器装置可以执行中间验证操作，该中间验证操作感测第一位线BL1和第三位线BL3的电压或电流并且确定第一存储器单元MC1和第三存储器单元MC3的中间编程操作是否已完成。如果中间验证操作失败，则可以执行后续编程循环。
可以将与在先前编程循环期间施加的编程电压相比增加了步进电压Vstep的编程电压Vpgm施加到选定字线Sel-WL。此后，将中间验证电压Vfym(2)施加到选定字线Sel-WL，并且存储器装置可以确定第一存储器单元MC1和第三存储器单元MC3的阈值电压是否已超过中间验证电压Vfym(2)。假设在第二编程循环期间已通过验证操作。
此后，(在P3附加编程操作期间)可以执行针对第三编程状态P3的附加编程操作。
将附加编程电压Vp3施加到选定字线Sel-WL。由于联接到第三位线BL3的第三存储器单元MC3具有第三编程状态P3作为目标编程状态，所以可以将0V的编程使能电压施加到第三位线BL3。可以将编程禁止电压Vinh施加到其它位线BL1、BL2和BL4。
同样地，可以执行针对第四编程状态至第七编程状态的中间编程操作和针对第五编程状态和第七编程状态的附加编程操作(未示出)。
在一个实施方式中，可以在附加编程操作期间省略验证操作。
在图8中，假设联接到第四位线BL4的第四存储器单元MC4是将对其执行附加编程操作的存储器单元，并且分别联接到第一位线BL1和第三位线BL3的第一存储器单元MC1和第三存储器单元MC3是将对其执行中间编程操作的存储器单元。然而，本发明不限于所示出的实施方式。可以对联接到第四位线BL4的第四存储器单元MC4和联接到第一位线BL1的第一存储器单元MC1两者执行中间编程操作，使得第四存储器单元MC4和第一存储器单元MC1中的每一个具有大于中间验证电压Vfym(1)的阈值电压。可以对联接到第三位线BL3的第三存储器单元MC3和联接到另一位线并且具有第四编程状态作为目标编程状态的存储器单元(未示出)两者执行中间编程操作，使得第三存储器单元MC3和具有第四编程状态作为目标编程状态的存储器单元中的每一个具有大于中间验证电压Vfym(3)的阈值电压(未示出)。另选地，在图8中，可以对分别联接到第一位线BL1、第三位线BL3和第四位线BL4的第一存储器单元MC1、第三存储器单元MC3和第四存储器单元MC4执行中间编程操作，使得第一存储器单元MC1、第三存储器单元MC3和第四存储器单元MC4中的每一个具有大于中间验证电压Vfym(1)的阈值电压。
图9是示出根据本公开的实施方式的在第一编程操作期间要施加的电压的图。
在图9的实施方式中，与图8的实施方式不同，使用两个验证电压以DPGM方案执行中间编程操作。
首先，(在P1附加编程操作期间)对具有第一编程状态P1作为目标编程状态的存储器单元执行附加编程操作。将附加编程电压Vp1施加到选定字线Sel-WL。由于联接到第四位线BL4的第四存储器单元MC4具有第一编程状态P1作为目标编程状态，所以可以将0V的编程使能电压施加到第四位线BL4。可以将编程禁止电压Vinh施加到其它位线BL1至BL3。此后，可以将预验证电压Vpre1和主验证电压Vmain1依次施加到选定字线Sel-WL。存储器装置可以确定作为对其执行P1附加编程操作的存储器单元的第四存储器单元MC4的阈值电压是小于预验证电压Vpre1，对应于预验证电压Vpre1与主验证电压Vmain1之间的范围，还是大于主验证电压Vmain1。
假设作为执行中间验证操作的结果，第四存储器单元MC4的阈值电压已被确定为小于预验证电压Vpre1。
在后续编程循环(LOOP 2)期间，可以将与在先前编程循环(LOOP 1)期间施加的编程电压相比增加了步进电压Vstep的编程电压Vpgm施加到选定字线Sel-WL。可以将0V的编程使能电压施加到与已被确定为在先前编程循环(LOOP 1)期间具有小于预验证电压Vpre1的阈值电压的第四存储器单元MC4联接的第四位线BL4。此后，可以将预验证电压Vpre1和主验证电压Vmain1依次施加到选定字线Sel-WL。存储器装置可以确定第四存储器单元MC4(即，对其执行P1附加编程操作的存储器单元)的阈值电压是小于预验证电压Vpre1，对应于预验证电压Vpre1与主验证电压Vmain1之间的范围，还是大于主验证电压Vmain1。假设在第二编程循环(LOOP 2)期间，已确定第四存储器单元MC4的阈值电压大于主验证电压Vmain1。
在一个实施方式中，可以在附加编程操作期间省略验证操作。
随后，(在P2和P3中间编程操作期间)可以对具有第二编程状态P2和第三编程状态P3作为目标编程状态的存储器单元执行中间编程操作。
可以将与Vp1相比增加了步进电压Vstep的编程电压Vpgm施加到选定字线Sel-WL。可以将编程使能电压0V施加到与具有第二编程状态P2和第三编程状态P3作为目标编程状态的存储器单元联接的第一位线BL1和第三位线BL3。可以将编程禁止电压Vinh施加到其它位线BL2和BL4。此后，可以将预验证电压Vpre2和主验证电压Vmain2依次施加到选定字线Sel-WL。存储器装置可以确定作为对其执行中间编程操作的存储器单元的第一存储器单元MC1和第三存储器单元MC3中的每一个的阈值电压是小于预验证电压Vpre2，对应于预验证电压Vpre2与主验证电压Vmain2之间的范围，还是大于主验证电压Vmain2。
假设作为执行中间验证操作的结果，第一存储器单元MC1的阈值电压被确定为小于预验证电压Vpre2，而第三存储器单元MC3的阈值电压被确定为大于预验证电压Vpre2并且小于主验证电压Vmain2。
在后续编程循环(LOOP 2)期间，可以将与在先前编程循环(LOOP 1)期间施加的编程电压相比增加了步进电压Vstep的编程电压Vpgm施加到选定字线Sel-WL。可以将0V的编程使能电压施加到与已被确定为在先前编程循环(LOOP 1)期间具有小于预验证电压Vpre2的阈值电压的第一存储器单元MC1联接的第一位线BL1。可以将编程控制电压Vcon施加到与已被确定为在先前循环期间具有大于预验证电压Vpre2并且小于主验证电压Vmain2的阈值电压的第三存储器单元MC3联接的第三位线BL3。在一个实施方式中，编程控制电压Vcon的电平可以大于编程使能电压0V并且小于编程禁止电压Vinh。
此后，将预验证电压Vpre2和主验证电压Vmain2连续施加到选定字线Sel_WL，并且存储器装置可以确定第一存储器单元MC1和第三存储器单元MC3中的每一个的阈值电压是小于预验证电压Vpre2，对应于预验证电压Vpre2与主验证电压Vmain2之间的范围，还是大于主验证电压Vmain2。假设在第二编程循环(LOOP 2)期间，已确定第一存储器单元MC1和第三存储器单元MC3中的每一个的阈值电压大于主验证电压Vmain2。
此后，(在P3附加编程操作期间)可以执行针对第三编程状态P3的附加编程操作。
将附加编程电压Vp3施加到选定字线Sel-WL。可以将在循环2期间施加的编程控制电压Vcon重新施加到与第三存储器单元MC3联接的第三位线BL3。可以将编程禁止电压Vinh施加到其它位线BL1、BL2和BL4。
同样地，可以执行针对第四编程状态至第七编程状态的中间编程操作以及针对第五编程状态和第七编程状态的附加编程操作(未示出)。
在图9的实施方式中，在执行附加编程操作时，可以以与先前编程循环中相同的方式将编程控制电压施加到与在先前编程循环期间被施加有编程控制电压的存储器单元联接的位线。因此，可以防止其中存储器单元的阈值电压通过附加编程操作而过度增加的过度编程状态(overprogrammed)。
图10是示出根据本公开的实施方式的在第二编程操作期间待施加的电压的图。
参照图10，第二编程操作可以增加存储器单元的阈值电压，使得每个存储器单元的阈值电压对应于第一编程状态P1至第七编程状态P7中的任一个。
可以从具有低阈值电压的编程状态到具有高阈值电压的编程状态依次执行第二编程操作。
在图10中，假设联接到第一位线BL1的第一存储器单元MC1具有第二编程状态P2作为目标编程状态，联接到第二位线BL2的第二存储器单元MC2具有擦除状态E作为目标编程状态，联接到第三位线BL3的第三存储器单元MC3具有第三编程状态P3作为目标编程状态，并且联接到第四位线BL4的第四存储器单元MC4具有第一编程状态P1作为目标编程状态。
首先，可以执行针对第一编程状态P1的最终编程操作。即，执行P1最终编程操作。
可以将编程电压Vpgm施加到选定字线Sel-WL。将编程使能电压(即0V)施加到与第四存储器单元MC4联接的第四位线BL4。可以将编程禁止电压Vinh施加到其它位线BL1至BL3。随后，可以将对应于第一编程状态P1的最终验证电压Vfy(1)施加到选定字线Sel-WL。存储器装置可以通过第四位线BL4根据感测结果确定验证操作是否已通过。如果验证操作失败，则可以将与先前编程循环的编程电压相比增加了步进电压Vstep的编程电压Vpgm施加到选定字线Sel-WL。在施加编程电压之后，可以执行验证操作。存储器装置可以重复执行编程电压施加操作和验证操作直到验证操作通过为止。
如果使用对应于第一编程状态P1的最终验证电压Vfy(1)的验证操作通过，则可以执行针对第二编程状态P2的最终编程操作。即，执行P2最终编程操作。
针对第二编程状态P2和第三编程状态P3中的每一个的最终编程操作可以与第一最终编程操作以相同的方式执行。
在一个实施方式中，可以与参照图8所描述的实施方式以相同的方式根据DPGM方案执行最终编程操作。
图11是示出根据本公开的实施方式的操作存储器装置的方法的流程图。
参照图11，在步骤S1110中，存储器装置可以对联接到选定字线的存储器单元执行第一编程操作。第一编程操作可以包括中间编程操作和附加编程操作。
中间编程操作可以是这样的操作：执行编程操作，使得具有在多个编程状态中的具有相邻阈值电压分布的第一编程状态和第二编程状态作为目标编程状态的存储器单元的阈值电压被包括在对应于中间编程状态的阈值电压分布中。
附加编程操作可以是向在具有第一编程状态和第二编程状态作为目标编程状态的存储器单元中的具有第二编程状态作为目标编程状态的存储器单元施加附加编程电压的操作。
在步骤S1120中，存储器装置可以对联接到选定字线的存储器单元执行第二编程操作。第二编程操作可以是增加阈值电压使得每一个存储器单元具有对应于目标编程状态的阈值电压的最终编程操作。
图12是详细示出图11的第一编程操作的流程图。
参照图12，在步骤S1210中，存储器装置可以将编程电压施加到选定字线。可以将编程使能电压施加到与要编程的存储器单元联接的位线，并且可以将编程禁止电压施加到与不被编程的存储器单元联接的位线。
在步骤S1220中，存储器装置可以使用中间验证电压来执行中间验证操作。在各种实施方式中，如果存储器装置以DPGM方案执行编程操作，则中间验证电压可以包括预验证电压和主验证电压。
例如，假设对具有在多个编程状态中的具有相邻阈值电压分布的第一编程状态和第二编程状态作为目标编程状态的存储器单元执行第一编程操作。
中间验证电压可以小于第一编程状态的最终验证电压。作为验证的结果，如果验证成功，则过程进入步骤S1240，并且如果验证失败，则过程进入步骤S1230。
在步骤S1230中，存储器装置可以增加编程电压并且将增加了的编程电压重新施加到选定字线。与先前编程电压的电平相比，编程电压的电平可以增加步进电压。在步骤S1240处，可以执行附加编程操作。存储器装置可以执行将附加编程脉冲施加到具有第二编程状态作为目标编程状态的存储器单元的附加编程操作。在一个实施方式中，可以在附加编程操作期间省略验证操作。
图13是详细示出图11的第二编程操作的流程图。
参照图13，在步骤S1310中，存储器装置可以将编程电压施加到选定字线。可以将编程使能电压施加到与要编程的存储器单元联接的位线。可以将编程禁止电压施加到与不被编程的存储器单元联接的位线。
在步骤S1320中，存储器装置可以使用最终验证电压来执行验证操作。在各种实施方式中，如果存储器装置以DPGM方案执行编程操作，则最终验证电压可以包括预验证电压和主验证电压。作为验证的结果，如果验证成功，则存储器装置可以终止编程操作。如果验证失败，则过程可以进入步骤S1330。因此，存储器装置可以增加编程电压，并且将增加了的编程电压重新施加到选定字线。
图14是示出图1的存储器控制器的实施方式的图。
存储器控制器1000联接到主机和存储器装置。响应于来自主机的请求，存储器控制器1000可以接入存储器装置。
参照图14，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以提供存储器控制器1000的组件之间的信道。
处理器1010可以控制存储器控制器1000的整体操作并且执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。此外，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过将存储器缓冲器1020用作操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。经随机化的数据可以作为要存储的数据被提供到存储器装置，并且可以被编程到存储器单元阵列。
在读取操作期间，处理器1010可以去随机化从存储器装置接收的数据。例如，处理器1010可以使用去随机化种子来去随机化从存储器装置接收的数据。经去随机化的数据可以输出到主机。
在一个实施方式中，处理器1010可以驱动软件或固件来执行随机化操作或去随机化操作。
存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储要由处理器1010执行的代码和命令。存储器缓冲器1020可以存储要由处理器1010处理的数据。存储缓器冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可以执行纠错。ECC电路1030可以基于要通过存储器接口1060被写入到存储器装置的数据执行ECC编码操作。经ECC编码的数据可以通过存储器接口1060被传输到存储器装置。ECC电路1030可以对通过存储器接口1060从存储器装置接收的数据执行ECC解码操作。例如，ECC电路1030可以作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用各种通信方法中的至少一种来执行通信，各种通信方法例如为通用串行总线(USB)、串行AT附件(SATA)、串行连接SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、***组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和/或减载DIMM(LRDIMM)。
缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可以在处理器1010的控制下与存储器装置100通信。存储器接口1060可以通过信道与存储器装置交换命令、地址和数据。
在一个实施方式中，存储控制器1000可以既不包括存储器缓冲器1020也不包括缓冲器控制电路1050。这些组件中的一个或两个均可以单独设置，或这些组件中的一个或两个的功能均可以集成到存储器控制器1000中。
例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从在存储器控制器1000中设置的非易失性存储器装置(例如，只读存储器)加载代码。另选地，处理器1010可以通过存储器接口1060从存储器装置加载代码。
例如，存储器控制器1000的总线1070可以划分为控制总线和数据总线。数据总线可以在存储器控制器1000中传输数据。控制总线可以传输存储器控制器1000中的控制信息(诸如命令和地址)。数据总线和控制总线可以彼此分离，并且既不会彼此干扰也不会彼此影响。数据总线可以联接到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图15是示出根据本公开的实施方式的应用了包括存储器装置的存储装置的存储器卡***2000的框图。
参照图15，存储器卡***2000可以包括存储控制器2100、存储装置2200和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100可以接入存储器装置2200。存储器控制器2100可以与参照图1所描述的存储器控制器200以相同的方式实现。
在一个实施方式中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元，主机接口和存储器接口以及ECC电路的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信协议与外部装置(例如，主机)通信。在一个实施方式中，存储器控制器2100可以通过各种通信协议中的至少一种与外部装置通信，各种通信协议例如为通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、PCI-Express(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和/或非易失性存储器Express(NVMe)协议。在一个实施方式中，连接器2300可以由上述各种通信协议中的至少一种来定义。
在一个实施方式中，存储器装置2200可以实施为各种非易失性存储器装置中的任一种，各种非易失性存储器装置例如为电可擦除可编程ROM(EEPROM)、NAND闪存存储器、NOR闪存存储器、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和/或自旋转矩磁性RAM(STT-MRAM)。
例如，存储器控制器2100或存储器装置2200可以按以下类型进行封装：层叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle裸片封装、晶圆裸片形式、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄小外形封装(TSOP)、薄四方扁平封装(TQFP)、***级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理层叠封装(WSP)。另选地，存储器装置2200可以包括多个非易失性存储器芯片，其可以基于上述封装方法中的任一种进行封装并且提供为单个半导体封装。
例如，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中。在一个实施方式中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以形成固态驱动器(SSD)。在另一实施方式中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以形成存储器卡，诸如个人计算机存储器卡国际协会(PCMCIA)、紧凑型闪存(CF)卡、智能媒体卡(例如，SM或SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC或MMCmicro)，安全数字(SD)卡(例如，SD、miniSD、microSD或SDHC)或通用闪存(UFS)。
例如，存储装置2200可以是参照图2所描述的存储器装置100。
图16是示出根据本公开的实施方式的应用了包括存储器装置的存储装置的固态驱动器(SSD)***3000的框图。
参照图16，SSD***3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电源连接器3002接收电力PWR。SSD 3200可以包括SSD控制器3210、多个闪存存储器3221至322n，辅助电源3230和缓冲存储器3240。
在一个实施方式中，SSD控制器3210可以执行以上参照图1所描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪存存储器3221至322n。在一个实施方式中，信号SIG可以基于主机3100和SSD 3200之间的接口。例如，信号SIG可以由各种接口中的至少一种来定义，各种接口例如为通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、PCI-Express(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi)、蓝牙和/或非易失性存储器Express(NVMe)接口。
辅助电源3230可以通过电源连接器3002联接到主机3100。辅助电源3230可以由主机3100提供电力PWR，并且可以通过电力PWR充电。当来自主机3100的电力供应没有平稳地执行时，辅助电源3230可以提供SSD 3200的电力。在一个实施方式中，辅助电源3230可以位于SSD 3200之内或之外。例如，辅助电源3230可以设置在主板中，并且可以向SSD 3200提供辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或者从多个闪存存储器3221至322n接收的数据，或者可以临时存储闪存存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
例如，非易失性存储器装置3221至322n中的每一个可以是参照图2所描述的存储器装置100。
图17是示出根据本公开的实施方式的应用了包括存储器装置的存储装置的用户***4000的框图。
参照图17，用户***4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以运行被包括在用户***4000、操作***(OS)或用户程序中的组件。在一个实施方式中，应用处理器4100可以包括用于控制被包括在用户***4000中的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上***(SOC)。
存储器模块4200可以用作用户***4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM和LPDDR3 SDRAM的易失性RAM，或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在一个实施方式中，应用处理器4100和存储器模块4200可以基于层叠式封装(POP)进行封装，并且然后可以设置为单个半导体封装。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000，时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在一个实施方式中，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以在其中存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。另选地，存储模块4400可以将存储在存储模块4400中的数据传输到应用处理器4100。在一个实施方式中，存储模块4400可以实现为非易失性半导体存储器装置，例如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存存储器、NOR闪存存储器或具有三维(3D)结构的NAND闪存存储器。在一个实施方式中，存储模块4400可以被设置为可移动存储介质(即，可移动驱动器)，诸如存储器卡或用户***4000的外部驱动器。
在一个实施方式中，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置中的每一个可以是上面参照图2所描述的存储器装置100。
用户接口4500可以包括接口，其用于向应用处理器4100输入数据或指令或向外部装置输出数据。在一个实施方式中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、照相机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500还可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电机。
本公开的各种实施方式可以提供具有增强的可靠性的存储器装置和操作该存储器装置的方法。
尽管已经公开了本公开的实施方式，但是根据本公开，本领域技术人员将理解在不脱离本公开的范围和精神的情况下，可以进行各种变型、添加和替换。
因此，本公开的范围由所附权利要求及其等同物限定，而不是由在之前的描述限定。
在上述实施方式中，根据背景，可以选择性地执行或跳过一些步骤。另外，某些步骤可能不会总是以规则的顺序执行。此外，本文公开的实施方式旨在帮助本领域普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。换句话说，本公开所属领域的普通技术人员应当能够容易地理解，基于本公开的技术范围，可以进行各种变型。
在以上描述中，所使用的特定术语或词语应当根据本公开的精神来解释，而不限制其主题。应当理解，本文所述的基本发明构思的许多更改和变型仍将落入所附权利要求及其等同物所限定的本公开的精神和范围内。
相关申请的交叉引用
本申请要求于2019年6月17日提交的韩国专利申请No.10-2019-0071793的优先权，其通过引用整体并入本文。

Claims (20)

1.一种操作存储器装置的方法，所述存储器装置被配置成执行将数据存储在存储器单元中的编程操作，所述存储器单元各自具有在多个编程状态当中的彼此相邻的第一编程状态和第二编程状态中的任一编程状态作为目标编程状态，所述方法包括以下步骤：
使用电压电平小于对应于所述第一编程状态的验证电压的中间验证电压对所述存储器单元执行中间编程操作；
执行将附加编程电压施加到所述存储器单元当中的各自具有所述第二编程状态作为目标编程状态的存储器单元的附加编程操作；以及
对所述存储器单元执行最终编程操作以使所述存储器单元具有对应于目标编程状态的阈值电压；
其中，对应于所述第一编程状态的存储器单元的阈值电压小于对应于所述第二编程状态的存储器单元的阈值电压。
2.根据权利要求1所述的方法，其中，所述附加编程电压比在中间验证操作通过之前最后被施加到所述存储器单元的编程电压大设定的步进电压。
3.根据权利要求1所述的方法，其中，执行所述附加编程操作的步骤包括以下步骤：
将所述附加编程电压施加到字线，所述存储器单元共同联接到所述字线；以及
在施加所述附加编程电压的同时，将编程禁止电压施加到与所述存储器单元当中的各自具有所述第一编程状态作为目标编程状态的存储器单元联接的位线，并且将编程使能电压施加到与所述存储器单元当中的各自具有所述第二编程状态作为目标编程状态的存储器单元联接的位线。
4.根据权利要求3所述的方法，其中，所述编程使能电压是接地电压。
5.根据权利要求3所述的方法，其中，所述编程禁止电压是电源电压。
6.根据权利要求1所述的方法，其中，所述中间验证电压包括预验证电压和大于所述预验证电压的主验证电压。
7.根据权利要求6所述的方法，其中，执行所述中间编程操作的步骤包括以下步骤：
将编程使能电压施加到与所述存储器单元当中的各自具有小于所述预验证电压的阈值电压的存储器单元联接的位线，将编程控制电压施加到与所述存储器单元当中的各自具有大于所述预验证电压并且小于所述主验证电压的阈值电压的存储器单元联接的位线，并且将编程禁止电压施加到与所述存储器单元当中的各自具有大于所述主验证电压的阈值电压的存储器单元联接的位线。
8.根据权利要求7所述的方法，其中，所述编程控制电压包括大于所述编程使能电压并且小于所述编程禁止电压的电压。
9.根据权利要求7所述的方法，其中，执行所述附加编程操作的步骤包括以下步骤：
在施加所述附加编程电压的同时，将所述编程控制电压施加到与在各自具有所述第二编程状态作为目标编程状态的存储器单元当中的在所述中间编程操作期间已经被施加所述编程控制电压的存储器单元联接的位线。
10.根据权利要求1所述的方法，其中，所述编程操作以递增步进脉冲编程ISPP的方式执行。
11.一种操作存储器装置的方法，所述存储器装置被配置成执行将数据存储在存储器单元中的编程操作，所述存储器单元各自具有多个编程状态当中的任一编程状态作为目标编程状态，所述方法包括以下步骤：
对所述存储器单元执行中间编程操作，以使得所述存储器单元的阈值电压对应于多个中间编程状态，所述多个中间编程状态各自对应于在所述多个编程状态当中的每两个具有相邻阈值电压分布的编程状态；
执行将附加编程电压施加到各自具有两个编程状态中的对应于较高阈值电压分布的编程状态的存储器单元的附加编程操作；以及
对所述存储器单元执行最终编程操作以使所述存储器单元具有被包括在对应的目标编程状态的阈值电压分布中的阈值电压。
12.根据权利要求11所述的方法，其中，对应于多个中间编程状态的每一个中间验证电压具有小于所述两个编程状态中的对应于较低阈值电压分布的编程状态的最终验证电压的电压电平。
13.根据权利要求12所述的方法，其中，每一个所述中间验证电压包括预验证电压和大于所述预验证电压的主验证电压。
14.根据权利要求11所述的方法，其中，所述附加编程电压具有与在所述中间编程操作完成之前最后所施加的编程电压相比增加了设定的步进电压的电平。
15.一种存储器装置，该存储器装置包括：
多个存储器单元，所述多个存储器单元各自具有在多个编程状态当中的彼此相邻的第一编程状态和第二编程状态中的任一个作为目标编程状态；
***电路，该***电路被配置成对所述多个存储器单元中的每一个执行编程操作，以使得所述多个存储器单元中的每一个具有对应于目标编程状态的阈值电压；以及
控制电路，该控制电路被配置成控制所述***电路，
其中，所述控制电路包括：
编程操作控制器，该编程操作控制器被配置成：在所述编程操作期间控制所述***电路，以使用具有小于对应于所述第一编程状态的验证电压的电压电平的中间验证电压对所述存储器单元执行中间编程操作；如果使用所述中间验证电压的中间验证操作通过，则对所述存储器单元当中的各自具有所述第二编程状态作为目标编程状态的存储器单元执行附加编程操作；并且对所述存储器单元执行最终编程操作，使得每一个所述存储器单元具有对应于目标编程状态的阈值电压。
16.根据权利要求15所述的存储器装置，其中，附加编程电压比在所述中间验证操作通过之前最后被施加到所述存储器单元的编程电压大设定的步进电压。
17.根据权利要求15所述的存储器装置，其中，在施加附加编程电压的同时，所述编程操作控制器控制所述***电路，以将编程禁止电压施加到与所述存储器单元当中的各自具有所述第一编程状态作为目标编程状态的存储器单元联接的位线，并且将编程使能电压施加到与所述存储器单元当中的各自具有所述第二编程状态作为目标编程状态的存储器单元联接的位线。
18.根据权利要求17所述的存储器装置，其中，所述编程使能电压是接地电压。
19.根据权利要求17所述的存储器装置，其中，所述编程禁止电压是电源电压。
20.根据权利要求15所述的存储器装置，其中，所述中间验证电压包括预验证电压和大于所述预验证电压的主验证电压。
CN201911099777.7A 2019-06-17 2019-11-12 存储器装置和操作该存储器装置的方法 Active CN112102872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0071793 2019-06-17
KR1020190071793A KR20200144000A (ko) 2019-06-17 2019-06-17 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN112102872A true CN112102872A (zh) 2020-12-18
CN112102872B CN112102872B (zh) 2024-01-05

Family

ID=73745561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911099777.7A Active CN112102872B (zh) 2019-06-17 2019-11-12 存储器装置和操作该存储器装置的方法

Country Status (3)

Country Link
US (2) US10937503B2 (zh)
KR (1) KR20200144000A (zh)
CN (1) CN112102872B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023108383A1 (en) * 2021-12-14 2023-06-22 Yangtze Memory Technologies Co., Ltd. Memory device and operation thereof
TWI839901B (zh) * 2022-10-19 2024-04-21 旺宏電子股份有限公司 記憶體裝置的資料回復方法
US11990202B2 (en) 2022-10-19 2024-05-21 Macronix International Co., Ltd. Data recovery method for memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200952B2 (en) * 2019-07-22 2021-12-14 Samsung Electronics Co., Ltd. Non-volatile memory device
KR20210011209A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN114783487A (zh) * 2022-03-03 2022-07-22 长江存储科技有限责任公司 存储器的编程方法、存储器装置及存储器***

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100074011A1 (en) * 2008-09-23 2010-03-25 Samsung Electronics Co., Ltd. Non-volatile memory device and page buffer circuit thereof
US20130039130A1 (en) * 2011-08-08 2013-02-14 Ji-Sang LEE Program method of nonvolatile memory device
CN105280235A (zh) * 2014-06-12 2016-01-27 爱思开海力士有限公司 半导体存储器件、具有其的存储***及其操作方法
US20160260484A1 (en) * 2015-03-06 2016-09-08 SK Hynix Inc. Semiconductor memory device and operating method thereof
US9543001B1 (en) * 2015-12-31 2017-01-10 Macronix International Co., Ltd. Programming memory cells
CN106373614A (zh) * 2015-07-23 2017-02-01 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106373610A (zh) * 2015-07-22 2017-02-01 爱思开海力士有限公司 半导体存储器件及其操作方法
US20180068733A1 (en) * 2016-09-08 2018-03-08 SK Hynix Inc. Semiconductor memory device and programming method thereof
US20180075909A1 (en) * 2016-09-12 2018-03-15 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN109410998A (zh) * 2017-08-17 2019-03-01 爱思开海力士有限公司 存储器装置及其操作方法
CN109427400A (zh) * 2017-08-21 2019-03-05 爱思开海力士有限公司 存储器装置及其操作方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69927967T2 (de) * 1999-08-03 2006-07-27 Stmicroelectronics S.R.L., Agrate Brianza Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US7813188B2 (en) * 2007-09-10 2010-10-12 Hynix Semiconductor Inc. Non-volatile memory device and a method of programming a multi level cell in the same
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
JP5172555B2 (ja) * 2008-09-08 2013-03-27 株式会社東芝 半導体記憶装置
US7872916B2 (en) * 2008-12-09 2011-01-18 Spansion Llc Deterministic-based programming in memory
US8773902B2 (en) * 2012-05-09 2014-07-08 Sandisk Technologies Inc. Channel boosting using secondary neighbor channel coupling in non-volatile memory
KR102096285B1 (ko) 2013-07-30 2020-04-02 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US9171616B2 (en) * 2013-08-09 2015-10-27 Macronix International Co., Ltd. Memory with multiple levels of data retention
KR20150063850A (ko) 2013-12-02 2015-06-10 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US9887009B2 (en) * 2014-10-14 2018-02-06 Macronix International Co., Ltd. Memory page buffer with simultaneous multiple bit programming capability
KR20160060917A (ko) * 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 프로그래밍 방법
US9543002B2 (en) * 2015-03-11 2017-01-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102372889B1 (ko) * 2015-10-23 2022-03-10 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치를 포함하는 메모리 시스템
KR102683414B1 (ko) * 2017-01-26 2024-07-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR102682857B1 (ko) * 2017-02-07 2024-07-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US20190006016A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Method, system, and apparatus for detecting failure of programming of a memory device
US10795607B2 (en) * 2017-08-17 2020-10-06 SK Hynix Inc. Memory device, a memory controller, a storage device including the memory device and the memory controller and operating method thereof
US10249382B2 (en) * 2017-08-22 2019-04-02 Sandisk Technologies Llc Determination of fast to program word lines in non-volatile memory
US10242734B1 (en) * 2017-09-29 2019-03-26 Intel Corporation Resuming storage die programming after power loss
US10460816B2 (en) * 2017-12-08 2019-10-29 Sandisk Technologies Llc Systems and methods for high-performance write operations
KR20190073943A (ko) * 2017-12-19 2019-06-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10269442B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh
KR102524916B1 (ko) * 2018-03-13 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10482984B2 (en) * 2018-04-13 2019-11-19 Sandisk Technologies Llc Ramp down sensing between program voltage and verify voltage in memory device
KR102442337B1 (ko) * 2018-05-14 2022-09-13 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
US10522232B2 (en) * 2018-05-18 2019-12-31 Sandisk Technologies Llc Memory device with vpass step to reduce hot carrier injection type of program disturb
KR102598735B1 (ko) * 2018-05-18 2023-11-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US10643720B2 (en) * 2018-05-23 2020-05-05 Sandisk Technologies Llc Bit line voltage control for damping memory programming
US10726922B2 (en) * 2018-06-05 2020-07-28 Sandisk Technologies Llc Memory device with connected word lines for fast programming
KR102461103B1 (ko) * 2018-07-10 2022-11-01 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US10832766B2 (en) * 2018-09-28 2020-11-10 Intel Corporation Program verification time reduction in non-volatile memory devices
US10811109B2 (en) * 2018-12-27 2020-10-20 Sandisk Technologies Llc Multi-pass programming process for memory device which omits verify test in first program pass
US10741253B1 (en) * 2019-02-20 2020-08-11 Sandisk Technologies Llc Memory device with compensation for erase speed variations due to blocking oxide layer thinning
KR20200118713A (ko) * 2019-04-08 2020-10-16 에스케이하이닉스 주식회사 페이지 버퍼, 이를 포함하는 메모리 장치 및 그 동작 방법
US11158358B2 (en) * 2019-07-22 2021-10-26 Micron Technology, Inc. Adaptive write operations for a memory device
JP7239719B2 (ja) * 2019-08-28 2023-03-14 長江存儲科技有限責任公司 フラッシュメモリデバイス
US11069412B2 (en) * 2019-12-13 2021-07-20 Micron Technology, Inc. Managing pre-programming of a memory device for a reflow process
KR20210076726A (ko) * 2019-12-16 2021-06-24 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20210081641A (ko) * 2019-12-24 2021-07-02 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20210105728A (ko) * 2020-02-19 2021-08-27 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210106753A (ko) * 2020-02-21 2021-08-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20210111051A (ko) * 2020-03-02 2021-09-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2021150564A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置
US11200029B2 (en) * 2020-04-16 2021-12-14 Flashsilicon Incorporation Extendable multiple-digit base-2n in-memory adder device
KR20210128231A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210128791A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거방법
KR20210129364A (ko) * 2020-04-20 2021-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20210146656A (ko) * 2020-05-27 2021-12-06 에스케이하이닉스 주식회사 캘리브레이션 회로 및 그 동작 방법
US11139031B1 (en) * 2020-06-17 2021-10-05 Sandisk Technologies Llc Neighbor word line compensation full sequence program scheme

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100074011A1 (en) * 2008-09-23 2010-03-25 Samsung Electronics Co., Ltd. Non-volatile memory device and page buffer circuit thereof
US20130039130A1 (en) * 2011-08-08 2013-02-14 Ji-Sang LEE Program method of nonvolatile memory device
CN105280235A (zh) * 2014-06-12 2016-01-27 爱思开海力士有限公司 半导体存储器件、具有其的存储***及其操作方法
US20160260484A1 (en) * 2015-03-06 2016-09-08 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN106373610A (zh) * 2015-07-22 2017-02-01 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106373614A (zh) * 2015-07-23 2017-02-01 爱思开海力士有限公司 半导体存储器件及其操作方法
US9543001B1 (en) * 2015-12-31 2017-01-10 Macronix International Co., Ltd. Programming memory cells
CN106935270A (zh) * 2015-12-31 2017-07-07 旺宏电子股份有限公司 存储单元写入方法及其应用
US20180068733A1 (en) * 2016-09-08 2018-03-08 SK Hynix Inc. Semiconductor memory device and programming method thereof
US20180075909A1 (en) * 2016-09-12 2018-03-15 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN109410998A (zh) * 2017-08-17 2019-03-01 爱思开海力士有限公司 存储器装置及其操作方法
CN109427400A (zh) * 2017-08-21 2019-03-05 爱思开海力士有限公司 存储器装置及其操作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023108383A1 (en) * 2021-12-14 2023-06-22 Yangtze Memory Technologies Co., Ltd. Memory device and operation thereof
US11961562B2 (en) 2021-12-14 2024-04-16 Yangtze Memory Technologies Co., Ltd. Memory device and operation thereof
TWI839901B (zh) * 2022-10-19 2024-04-21 旺宏電子股份有限公司 記憶體裝置的資料回復方法
US11990202B2 (en) 2022-10-19 2024-05-21 Macronix International Co., Ltd. Data recovery method for memory device

Also Published As

Publication number Publication date
CN112102872B (zh) 2024-01-05
US20210158875A1 (en) 2021-05-27
US10937503B2 (en) 2021-03-02
US20200395077A1 (en) 2020-12-17
US11289165B2 (en) 2022-03-29
KR20200144000A (ko) 2020-12-28

Similar Documents

Publication Publication Date Title
CN110390970B (zh) 存储器装置及其操作方法
CN112102872B (zh) 存储器装置和操作该存储器装置的方法
CN111258919B (zh) 储存设备及其操作方法
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US20240004565A1 (en) Storage device and method for foggy and fine programming
US20210065815A1 (en) Storage device and operating method thereof
KR102535110B1 (ko) 저장 장치 및 그 동작 방법
US12027209B2 (en) Memory device and method of operating the same
US11887673B2 (en) Memory device for performing read operation and method of operating the same
US11468956B2 (en) Memory device and method of operating the same
CN111445939B (zh) 存储装置及其操作方法
CN111192617B (zh) 存储装置及其操作方法
US10854263B2 (en) Storage device and method of operating the same
US11688472B2 (en) Memory device for passing verify operation and operating method of the same
CN115705899A (zh) 存储器装置
US11693771B2 (en) Storage device for storing randomized data and operating method of the same
KR20230167533A (ko) 메모리 장치 및 그것의 동작 방법
CN116631480A (zh) 存储器设备和操作该存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant