CN112086487A - 一种显示面板及显示设备 - Google Patents

Abstract

本申请公开了一种显示面板及显示设备，显示面板包括阵列基板、第一电极、像素定义层、发光单元、第二电极和虚拟电极，第一电极设置在阵列基板一侧；像素定义层设置在第一电极背离阵列基板的一侧，包括多个像素定义结构和位于像素定义结构之间的像素开口，发光单元设置于像素开口，发光单元包括发光层和载流子功能层；第二电极设置在发光单元背离第一电极的一侧；虚拟电极与载流子功能层相连接，并与低电位的电压端电连接。通过上述方式，本申请能够减小串扰，使显示更均匀。

Description

一种显示面板及显示设备

技术领域

本申请涉及显示技术领域，特别是涉及一种显示面板及显示设备。

背景技术

近年来，随着发达的信息社会发展，显示器的应用也快速增长，因此各种外形薄、重量轻、功耗低、性能优秀的平板显示设备快速开发，其中，有源矩阵有机发光二极体(Active-Matrix Organic Light-emitting Diode，AMOLED)已经逐步实验应用于终端产品，但由于AMOLED的自发光特性，随着像素密度(Pixels Per Inch，PPI)的提高，像素间距逐渐减小，像素间的串扰问题逐渐显现，极大影响产品显示效果，降低客户体验。

发明内容

本申请主要解决的技术问题是提供一种显示面板及显示设备，能够减小串扰，使显示更均匀。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种显示面板，该显示面板包括阵列基板、第一电极、像素定义层，发光单元、第二电极和虚拟电极，第一电极设置在阵列基板一侧；像素定义层设置在第一电极背离阵列基板的一侧，像素定义层包括多个像素定义结构和位于所述像素定义结构之间的像素开口；发光单元设置于像素开口，发光单元包括发光层和载流子功能层；第二电极设置在发光单元远离第一电极的一侧；虚拟电极与载流子功能层相连接，并与低电位的电压端电连接。

其中，像素开口包括对应第一电极的第一像素开口和对应虚拟电极的第二像素开口，虚拟电极在阵列基板上的正投影与第二像素开口在阵列基板上的正投影至少部分重合。

其中，虚拟电极设置在第二像素开口内时，虚拟电极设置在第二像素开口的底部，和/或虚拟电极设置在像素定义结构朝向第二像素开口的侧壁上。

其中，虚拟电极设置在第二像素开口的底部，虚拟电极与第一电极不同层且绝缘设置。

其中，虚拟电极设置在第二像素开口底部与阵列基板之间时，虚拟电极与第一电极同层且绝缘设置。

其中，第二像素开口在阵列基板上的正投影面积小于或等于第一像素开口在阵列基板上的正投影面积。

其中，虚拟电极在阵列基板上的正投影与至少部分像素定义结构在阵列基板上的正投影至少部分重合。

其中，虚拟电极设置在像素定义结构远离阵列基板的一侧表面。

其中，像素定义结构上设置有第一开口，虚拟电极设置在第一开口内。

其中，虚拟电极设置在第一开口的底部，和/或虚拟电极设置在像素定义结构朝向第一开口的侧壁上。

其中，第一开口为自像素定义结构远离阵列基板的一侧表面朝向阵列基板延伸的开口，第一开口的深度小于或等于像素定义结构的深度。

其中，第二电极为阴极，低电位的电压端为阴极端。

其中，低电位的电压端为公共电压端，阵列基板上设置有信号引线，信号引线用于连接虚拟电极和公共电压端。

其中，虚拟电极为多个，多个虚拟电极形成虚拟电极层，虚拟电极之间独立间隔设置或相互连接设置。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示设备，该显示设备包括驱动电路及与驱动电路连接的上述的显示面板，其中，驱动电路用于驱动第一电极和第二电极产生电压差以使得发光层发光，进而使显示面板显示图像。

本申请的有益效果是：区别于现有技术的情况，本申请通过增设与低电位电压端电连接的虚拟电极，该虚拟电极能够将像素间横向漏电的电流引流至低电位电压端，减小串扰，使显示更均匀。

附图说明

图1是本申请显示面板第一实施方式的剖面结构示意图；

图2是本申请显示面板第二实施方式的剖面结构示意图；

图3是本申请显示面板实施方式中一虚拟电极层的俯视结构示意图；

图4是本申请显示面板实施方式中另一虚拟电极层的俯视结构示意图；

图5是本申请显示面板第三实施方式的剖面结构示意图；

图6是本申请显示面板第四实施方式的剖面结构示意图；

图7是本申请显示面板第五实施方式的剖面结构示意图；

图8是本申请显示面板第六实施方式的剖面结构示意图；

图9是本申请显示面板第七实施方式的剖面结构示意图；

图10是本申请显示面板第八实施方式的剖面结构示意图；

图11是本申请显示设备第一实施方式的结构示意图。

具体实施方式

为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。

现有技术中由于不同颜色发光单元之间的启亮电压大小不同，常规蓝光启亮电压大于绿光启亮电压大于红光启亮电压，当驱动蓝光发光单元发光时，由于发光单元中的载流子功能层为公共功能层，当启亮电压大时会引起横向电流漏电，引起其他两个颜色发光单元发光，引起横向串扰。

本申请为了解决现有技术中横向漏电引起的串扰问题，提供了一种显示面板，其包括：阵列基板10、第一电极301、像素定义层、发光单元303、第二电极302和虚拟电极40；第一电极301设置在阵列基板10一侧；像素定义层设置在第一电极301背离阵列基板10的一侧，像素定义层包括多个像素定义结构20和位于像素定义结构20之间的像素开口(201，202)；发光单元303设置于像素开口201，发光单元303包括发光层3031和载流子功能层3032；第二电极302设置在发光单元303背离第一电极301的一侧；虚拟电极40与载流子功能层3032相连接，并与低电位的电压端电连接。

本申请所提供的显示面板，通过在显示面板上增设与低电位电压端电连接的虚拟电极，该虚拟电极能够将像素间横向漏电的电流引流至低电位电压端，减小串扰，使显示更均匀。本申请公开的显示面板可用于多种显示方式，例如OLED显示、量子点显示，Micro-LED显示等。这里以OLED显示为例进行说明，但不限于该显示方式。

本发明只要能够将虚拟电极与载流子功能层相连接，再与低电位的电压端电连接，即可实现本发明的目的。不管虚拟电极是与载流子功能层直接接触还是间接接触，只要能够实现两者相连接即可。

本发明具体的实现方式可通过如下几个实施例并结合图1-11进行具体描述，且不限定为下述实施例，只要能够实现虚拟电极与载流子功能层相连接即可，并不限定虚拟电极具体的位置关系。

请参阅图1，图1是本申请显示面板第一实施方式的剖面结构示意图。在该实施方式中，显示面板包括阵列基板10、第一电极301、像素定义层、发光单元303和第二电极302。

其中，阵列基板10包括衬底层和阵列层，衬底可以是柔性衬底、也可以是刚性衬底，柔性衬底的材料可以但不限于为聚酰亚胺(PI)、聚醚酰亚胺(PEI)、聚苯硫醚(PPS)及聚芳酯(PAR)或PET中的一种或多种的组合，或者是可弯折钢片。阵列层内设置有阵列驱动电路用于控制发光器件发光，阵列层一般由缓冲层、薄膜晶体管层(例如低温多晶硅/非晶硅/氧化物/有机薄膜晶体管)形成的CMOS/NMOS/PMOS的顶栅/底栅等结构，及其所延伸出来的其他结构。薄膜晶体管层包括半导体层(有源层)、栅极、源极、漏极、绝缘层等。通过对这些薄膜晶体管层进行构图，可以形成控制发光器件发光的控制电路，其具体电路结构有多种实现方式，在此不再赘述。

像素定义层(Pixel Definition Layer，PDL)设置在第一电极301背离阵列基板的一侧，包括像素定义结构20和位于像素定义结构20之间的像素开口。像素定义结构20可界定出多个像素区域，每个像素区域内可排布不同颜色的发光单元303。

发光单元303包括发光层3031和载流子功能层3032，发光层3031是空穴和电子在电场作用下复合产生激子并发光的区域，一般包括红色发光层、绿色发光层和蓝色发光层；发光层包括发光材料，发光材料可以是小分子材料也可以是高分子材料，具体材料成分可以选用现有的发光材料，如可以是荧光材料、磷光材料，在此不做限定。发光层具有一定的厚度，其厚度取决于器件的整体性能所需，一般可以是10nm～200nm。载流子功能层302位于第一电极层301与发光层3031之间，和/或位于发光层3031与第二电极层302之间，载流子功能层3032是用于实现载流子(空穴或电子)的注入、传输、阻挡等功能的载流子相关膜层。在一些实施例中，第一电极层,301与发光层3031之间的载流子功能层3032可以包括空穴注入层(Hole Inject Layer，HIL)、空穴传输层(Hole Transport Layer，HTL)、电子阻挡层(Electron Blocking Layer，EBL)中的至少之一。在一些实施例中，发光层3031与第二电极层302之间的载流子功能层3032可以包括电子注入层(Electron Inject Layer，EIL)、电子传输层(Electron Transport Layer，ETL)、空穴阻挡层(Hole Blocking Layer，HBL)中的至少之一。

第一电极301设置在阵列基板10一侧，发光单元303设置在第一电极301背离阵列基板10的一侧，第二电极302设置在发光单元303背离第一电极301的一侧。第一电极301、发光单元303和第二电极302可形成发光器件，具体地，第一电极301和第二电极302可产生电压差以使得发光单元303发光，在第一电极301和第二电极302通电时，电子和空穴分别由电子传输层和空穴传输层迁移到发光材料层，并在发光材料层中相遇，形成激子使发光分子激发，从而产生可见光，以达到显示的目的。其中可以是第一电极301为阳极、第二电极302为阴极；也可以是第一电极301为阴极、第二电极302为阳极。

第一电极层301设置在阵列基板10一侧，可以被配置为透光层，也可以被配置为非透光层，本实施例中，第一电极层301被配置为非透光层。第一电极层301进一步可以包括第一透光导电层、位于第一透光导电层上的反射层以及位于反射层上的第二透光导电层。其中第一透光导电层、第二透光导电层可以是氧化铟锡(Indium Tin Oxide，ITO)层或氧化铟锌(Indium Zinc Oxide，IZO)层等，反射层可以是金属层，例如是银材质制成。第二电极层302可以被配置为透光层。在一些实施例中，第二电极302可以是镁银合金层。

其中，随着PPI的提高，像素间距逐渐减小，像素间的串扰问题逐渐显现，为了解决串扰问题，本申请所提供的方案中在显示面板上增设了虚拟电极，并将虚拟电极与载流子功能层3032和低电位的电压端电连接，可利用虚拟电极将像素间横向漏电的电流引流至低电位电压端，减小串扰，使显示更均匀。

请继续参阅图1，在一实施方式中，可将虚拟电极40设置在部分像素开口区域，具体地，像素开口包括第一像素开口201和第二像素开口202，可使第一像素开口201对应第一电极301，第二像素开口202对应虚拟电极40，各第一电极301间相互绝缘，各虚拟电极40之间相互绝缘，且第一电极301与虚拟电极40绝缘。通过这种设置，可以利用像素定义结构20同时界定像素区和虚拟电极区，将虚拟电极40与其他元件绝缘，不用特意设置绝缘层。该实施方式中，通过将虚拟电极与低电位的电压端电连接，可直接将像素间横向漏电的电流引流至低电位电压端，相对现有通过设置辅助电容来解决串扰的方案，本方案结构简单，能够简化显示面板结构和制备工艺。

在一实施方式中，可以是保持原有像素开口排布不变，选择部分像素开口做虚拟电极，也可以是设计布局像素开口，使得显示面板具有较高的PPI，且不会有串扰。

请参阅图2，图2是本申请显示面板第二实施方式的剖面结构示意图。在该实施方式中，可设置第一像素开口201的开口面积大于第二像素开口202的开口面积，即第二像素开口202在阵列基板10上的正投影面积小于或等于第一像素开口201在阵列基板10上的正投影面积。通过这种设置，既可以起到减小串扰的作用，还尽量不占用像素区，提高PPI。

在一实施方式中，可以是在图形化像素定义层时，设计改变原像素开口布局，调整像素定义结构20的位置，进而调整部分像素开口的开口面积，使第一像素开口201的开口面积大于第二像素开口202的开口面积，这种方式下，可不改变原像素定义结构20的结构。

在另一实施方式中，也可以是不改变原像素开口的布局，在像素定义结构区域开设贯穿像素定义结构20的开口，形成第二像素开口202，如图2所示，此时等同于缩小原像素定义结构20的面积，通过这种方式，可不改变原像素开口布局，提高PPI。

其中，第二像素开口202的形状可以是与第一像素开口201形状相同(如图1所示)，也可以是矩形，弧形等方式，对于开口形状和大小不做限定。其中，为了更大程度的减小串扰，可以是尽量多的设置第二像素开口202，但是第二像素开口202过多会影响PPI，可以是设置多个较小的第二像素开口202，进而对应设置更多的虚拟电极40，等同于将虚拟电极40分割成多个小块，设置在不同第一像素开口201之间，便于调控应对不同程度的串扰。

在一实施方式中，可以在任意两相邻的第一像素开口201之间设置第二像素开口202，并在第二像素开口202区域设置虚拟电极40。也可以是在相间隔的几个第一像素开口201间设置第二像素开口202，并设置虚拟电极40。例如，将多个像素看成一个像素单元，每个像素单元间设置虚拟电极40，但是像素单元内的像素开口间不设置虚拟电极40。每个像素单元中可以是同一颜色的子像素，也可以是不同颜色的子像素。通过这种方式，既能够减少虚拟电极的使用，还能够解决串扰的问题。

在一实施方式中，可将虚拟电极40设置在第二像素开口202底部与阵列基板10之间，使所增设的虚拟电极40与第一电极301同层且绝缘设置(如图1所示)，两电极可通过像素定义结构材料绝缘。通过将所增设的虚拟电极40与第一电极301同层设置，可以通过一道工序同时制备出两种电极，以降低工艺制作成本。例如，可以是在阵列基板10上形成金属层，图形化金属层得到第一电极301和虚拟电极40，再在金属层上形成像素定义层，像素定义层可以是氮化硅、氧化硅等无机材料。再对像素定义层进行图形化处理，形成像素定义结构20和像素开口，暴露出第一电极301和虚拟电极40。

虚拟电极40与第一电极301的材质可以相同，也可以不同。如虚拟电极40与第一电极301可以是透明氧化铟锡(Indium tin oxide，ITO)、银(Ag)等。虚拟电极40的形状可以是梯形、矩形、菱形、三角形等规则性图形，也可以是不规则形状。

请参阅图3，图3是本申请显示面板实施方式中一虚拟电极层的俯视结构示意图。该实施方式中，可设置多个虚拟电极40，多个虚拟电极40形成虚拟电极层，虚拟电极层中的多个虚拟电极40可相互独立间隔设置，以使任意两个虚拟电极40之间绝缘。此时，虚拟电极40可分别通过过孔与距离其最近的电源电压走线电连接，或分别通过过孔与第二电极电连接。

请参阅图4，图4是本申请显示面板实施方式中另一虚拟电极层的俯视结构示意图。该实施方式中，可设置多个虚拟电极40，多个虚拟电极40形成虚拟电极层，虚拟电极层中的多个虚拟电极40可相互连接设置。该实施方式中，因为虚拟电极之间是相连接的，通过一个过孔就可以将所有虚拟电极与电源电压线或第二电极电连接。当将多个虚拟电极40连接时，相邻两个虚拟电极之间设有预定间隔，如图4所示，可以是虚拟电极层上设置有空缺区域，将同层的第一电极301设置在空缺区域内。

请参阅图5，图5是本申请显示面板第三实施方式的剖面结构示意图。在该实施方式中，虚拟电极40与第一电极301不同层设置，如可以将虚拟电极40设置在第二像素开口201底部。具体地，可以是先形成第一电极301，然后形成像素定义层，图形化像素定义层，得到多个像素定义结构20和多个第一像素开口201和第二像素开口202，第一像素开口201贯穿像素定义结构20并暴露出第一电极301；第二像素开口202未完全贯穿像素定义结构20；随后在第二像素开口202内形成虚拟电极40。通过这种设置，虚拟电极可不影响原金属层的布线设计，不需要改变原布线结构。当虚拟电极设置在第二像素开口底部时，可设置各虚拟电极相互独立间隔，不同虚拟电极间被像素定义结构间隔。

请参阅图6，图6是本申请显示面板第四实施方式的剖面结构示意图。在该实施方式中，虚拟电极40与第一电极301不同层设置，如可以将虚拟电极40设置在像素定义结构20朝向第二像素开口202的侧壁上。具体地，可以是先形成第一电极301，然后形成像素定义层，图形化像素定义层，得到多个像素定义结构20和多个第一像素开口201和第二像素开口202，第一像素开口201贯穿像素定义结构20并暴露出第一电极301；第二像素开口202完全贯穿像素定义结构20暴露出阵列基板10；再在第二像素开口202内形成虚拟电极40。其中，可将虚拟电极40设置在像素定义结构20朝向第二像素开口202的侧壁上，通过这种设置，虚拟电极不占用像素开口的平面面积，因此可减小第二像素开口202的面积，更多的设置第一像素开口201，提高PPI。

在一实施方式中，将虚拟电极40设置在像素定义结构20侧壁上时，第二像素开口202底部区域可以设置虚拟电极40，增大虚拟电极40面积，提供防串扰能力。

在另一实施方式中，将虚拟电极40设置在像素定义结构20侧壁上时，第二像素开口202底部区域可以设置第一电极301，同时在第二像素开口内设置发光单元303，使第二像素区域正常显示，提高PPI。

在一实施方式中，可设置虚拟电极40在阵列基板10上的正投影与第二像素开口202在阵列基板10上的正投影至少部分重合。即，设置虚拟电极时，可使虚拟电极仅在第二像素开口区域内(如图5所示)，也可以是虚拟电极部分超出第二像素开口区域，被像素定义结构覆盖(如图5所示)。

请参阅图7，图7是本申请显示面板第五实施方式的剖面结构示意图。在该实施方式中，可将虚拟电极40设置在像素定义结构区域，具体地，可设置虚拟电极40在像素定义结构20远离阵列基板10的一侧表面，同时载流子功能层3032覆盖虚拟电极40。通过这种设置，可省去第二像素开口202，更多的设置第一像素开口201，提高PPI。当然也可以同时设置第二像素开口202，将虚拟电极40同时设置在像素定义结构区域和第二像素开口区域。当虚拟电极设置在像素定义结构20远离阵列基板10的一侧表面时，可设置各虚拟电极相互独立间隔，不同虚拟电极间被像素定义结构间隔。

当所述虚拟电极层位于所述像素定义结构20背离所述阵列基板10的一侧表面时，在该实施方式中，可设置多个虚拟电极40，多个虚拟电极40形成虚拟电极层，虚拟电极层中的多个虚拟电极40可相互连接设置。该实施方式中，因为虚拟电极之间是相连接的，通过一个过孔就可以将所有虚拟电极与电源电压线或第二电极电连接。当将多个虚拟电极40连接时，相邻两个虚拟电极之间设有预定间隔，如图4所示，可以是虚拟电极层上设置有空缺区域，将同层的第一电极301设置在空缺区域内。上述实施例只需要在像素定义结构20的表面涂布或蒸镀虚拟电极，再通过图形化所述虚拟电极以暴露出所述像素开口即可，工艺简单。

请参阅图8，图8是本申请显示面板第六实施方式的剖面结构示意图。在该实施方式中，像素定义层还包括设置在像素定义结构20上的第一开口203，可以将虚拟电极40设置在第一开口203内，虚拟电极40可以设置在第一开口203底部，也可以设置在在第一开口203的侧壁上。通过这种设置，可省去第二像素开口，更多的设置第一像素开口，提高PPI。当然也可以同时设置第二像素开口，虚拟电极同时设置在像素定义结构区域和第二像素开口区域。

其中，第一开口203为自像素定义结构20远离阵列基板10的一侧表面朝向阵列基板10延伸的开口，第一开口203的深度小于或等于像素定义结构的深度。

在一实施方式中，第一开口203的深度小于像素定义结构20的深度，如图8所示，第一开口203未贯穿像素定义结构20，不会对原面板结构的其他区域带来影响，不会影响原像素开口布局，且开口内的虚拟电极位于两像素之间，当漏电电流横向流动时更容易被溜走，提高解决串扰的能力。

在一实施方式中，第一开口203的深度等于像素定义结构20的深度，即第一开口203可贯穿像素定义结构，暴露阵列基板10，将虚拟电极设置在阵列基板上，通过这种设置，便于将虚拟电极与阵列基板的信号引线连接。

请参阅图9，图9是本申请显示面板第七实施方式的剖面结构示意图。该实施方式中，可同时在像素开口区域和像素定义结构区域设置虚拟电极。如图9所示，像素定义结构20界定出多个像素开口，像素开口包括第一像素开口201和第二像素开口202，第一像素开口201底部与阵列基板10之间设置有第一电极301，第一像素开口201内设置有发光单元303，第二像素开口202底部或底部与阵列基板10之间设置有虚拟电极40；同时在部分像素定义结构20上设置有第一开口203，第一开口203内设置有虚拟电极40。通过这种方式，可更多的设置虚拟电极，提高防串扰的能力。

以上实施方式中，在形成像素定义层和虚拟电极40后，可在像素开口内形成发光单元303。其中，在制作载流子功能层3032时可依然使用通用mask，以使在像素开口(第一像素开口和第二像素开口)区域、像素定义结构20区域、第一开口201区域都形成了载流子功能层3032，即虚拟电极40上会覆盖一层载流子功能层3032，通过设置载流子功能层3032能够利于漏电电流通过虚拟电极流向低电位的辅助电压端。在制作发光层3031时依然使用精密mask，仅在第一像素开口201内形成发光层3031，而其他区域不形成发光层3031，如第二像素开口202和第一开口203区域不会形成发光材料层，也即第二像素开口202区域不会显示。在其他实施方式中，制作载流子功能层3032时也可以使用精密mask，使除第一像素开口201和虚拟电极40所在区域外均不形成载流子功能层3032不形成在开口201区域。

在一实施方式中，低电位辅助电压端可以是电源电压信号线端或第二电极端，通过这种方式，不再需要制作专门的信号引线来连接公共电压端，能够减少额外布线，节约空间，第二电极端可以是低电平电源电压(ELVSS)。在其他实施方式中，低电位辅助电压端也可以是公共电压端，可以通过信号引线或来连接虚拟电极和公共电压端。

请参阅图10，图10是本申请显示面板第八实施方式的剖面结构示意图。在该实施方式中，低电位辅助电压端是公共电压端，阵列基板10包括衬底层101和阵列层102，可以在阵列层102上制作信号引线50，该信号引线50的一端与上述虚拟电极40电连接，另一端可以延伸至显示面板的边缘，以与设置于该显示面板边缘的公共电压端电连接。

其中，信号引线50可以是与阵列层102上的薄膜晶体管(Thin Film Transistor，TFT)的源极(或漏极)同层同材料；或者也可以与该TFT的栅极同层同材料。通过这种方式，可以通过一次构图工艺，在制作上述TFT的源极或栅极的同时，完成上述信号引线50的制备。进一步的，为了优化布线空间，使得该显示面板的显示区域内的布线整齐，可选的，在上述显示面板具有栅线和数据线的情况下，上述信号引线50可以与栅线平行，或者与数据线平行。本申请实施例对此不做限定。

其中，每个虚拟电极40是独立的，可以是每个虚拟电极40都设置有对应的信号引线50，但为了节约布线可以是多个虚拟电极40共用一个信号引线50，各虚拟电极40串联后连接至公共电压端。也可以是多个虚拟电极40相连接形成虚拟电极层，虚拟电极层通过一根吸纳好引线就可以连接公共电压端。

当每个虚拟电极40是独立的时，可以是先在虚拟电极40所在金属层上通过排线的方式将信号引线50汇聚至显示面板边缘后再通过过孔60引出至阵列层的总信号引线，利用总信号引线连接公共电压端；也可以是每个虚拟电极40通过对应的过孔60与对应的信号引线50电连接后，再在阵列层102上通过排线的方式设置信号引线50，汇聚后与公共电压端连接，对汇聚方式，根据金属层走线布局而选择，在此不做限定。通过这种方式，能够合理利用金属层空间，同时能够减小过孔量，提高阵列基板的强度。

在另一实施方式中，低电位辅助电压端也可以是第二电极端，第二电极端为阴极端，虚拟电极40与第二电极302端电连接。当虚拟电极40上设置载流子功能层3032时，第二电极302通过过孔与虚拟电极40电连接。

在一实施方式中，还可以设置虚拟电极40在阵列基板10上的正投影与信号引线50在阵列基板10上的正投影有重叠区域，或虚拟电极40在阵列基板10上的正投影与第二电极302在阵列基板10上的正投影有重叠区域，以使虚拟电极能够与信号引线50或第二电极302之间形成电容，利用辅助电容分散信号间耦合产生的寄生电容，进而解决串扰的问题，提高显示均匀性。当需要虚拟电极40与信号引线50或第二电极302之间形成电容时，需要在虚拟电极40与信号引线50或第二电极302之间设置绝缘层。

其中，可以设置部分虚拟电极40是独立的，直接与公共电压端电连接，将漏电电流转移至公共电压端，设置部分虚拟电极与信号引线50或第二电极302形成辅助电容，利用辅助电容分散信号间耦合产生的寄生电容。如可以将多个像素看成一个像素单元，每个像素单元间的像素定义层20上设置虚拟电极40，该虚拟电极40与信号引线50或第二电极302形成辅助电容，但是像素单元内的像素定义层20上仅设置虚拟电极40，且该虚拟电极40不与其他电极板形成电容。通过这种方式能够好的解决串扰，特别是当漏电电流大较大时，距离公共电极端较远时，使用独立虚拟电极与辅助电容配合的方式，能够提高解决串扰的效果。

以上方案，通过增设与低电位电压端电连接的虚拟电极，该虚拟电极能够将像素间横向漏电的电流引流至低电位电压端，减小串扰，使显示更均匀。

基于此，本申请还提供一种显示设备，请参阅图11，图11是本申请显示设备第一实施方式的结构示意图，在该实施方式中，显示设备80包括驱动电路801和显示面板802，驱动电路801连接显示面板802，用于向显示面板802提供驱动信号，驱动第一电极和第二电极产生电压差以使得发光层发光，进而使显示面板802显示图像。其中，该显示设备在显示时，不易有串扰，均匀性好。该显示设备可以是手机、电视、MP3、VR眼镜的显示屏等。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种显示面板，其特征在于，包括：

阵列基板；

第一电极，设置在所述阵列基板一侧；

像素定义层，设置在所述第一电极背离所述阵列基板的一侧，包括多个像素定义结构和位于所述像素定义结构之间的像素开口；

发光单元，设置于所述像素开口，所述发光单元包括发光层和载流子功能层；

第二电极，设置在所述发光单元背离所述第一电极的一侧；

虚拟电极，与所述载流子功能层相连接，并与低电位的电压端电连接。

2.根据权利要求1所述的显示面板，其特征在于，所述像素开口包括对应所述第一电极的第一像素开口和对应所述虚拟电极的第二像素开口，

所述虚拟电极在所述阵列基板上的正投影与所述第二像素开口在所述阵列基板上的正投影至少部分重合。

3.根据权利要求2所述的显示面板，其特征在于，

所述虚拟电极设置在所述第二像素开口内时，所述虚拟电极设置在所述第二像素开口的底部，和/或所述虚拟电极设置在所述像素定义结构朝向所述第二像素开口的侧壁上；

优选地，所述虚拟电极设置在所述第二像素开口的底部，所述虚拟电极与所述第一电极不同层且绝缘设置；

优选地，所述虚拟电极设置在所述第二像素开口底部与所述阵列基板之间时，所述虚拟电极与所述第一电极同层且绝缘设置。

4.根据权利要求2所述的显示面板，其特征在于，所述第二像素开口在所述阵列基板上的正投影面积小于或等于所述第一像素开口在所述阵列基板上的正投影面积。

5.根据权利要求1或2所述的显示面板，其特征在于，

所述虚拟电极在所述阵列基板上的正投影与至少部分所述像素定义结构在所述阵列基板上的正投影至少部分重合。

6.根据权利要求5所述的显示面板，其特征在于，

所述虚拟电极设置在所述像素定义结构远离所述阵列基板的一侧表面。

7.根据权利要求5所述的显示面板，其特征在于，

所述像素定义结构上设置有第一开口，所述虚拟电极设置在所述第一开口内；

优选地，所述虚拟电极设置在第一开口的底部，和/或所述第一开口的侧壁上；

优选地，所述第一开口为自所述像素定义结构远离所述阵列基板的一侧表面朝向所述阵列基板延伸的开口，所述第一开口的深度小于或等于所述像素定义结构的深度。

8.根据权利要求1-7任一项所述的显示面板，其特征在于，

所述第二电极为阴极，所述低电位的电压端为阴极端；或者，

所述低电位的电压端为公共电压端，所述阵列基板上设置有信号引线，所述信号引线用于连接所述虚拟电极和所述公共电压端。

9.根据权利要求1-7任一项所述的显示面板，其特征在于，

所述虚拟电极为多个，多个所述虚拟电极形成虚拟电极层，所述虚拟电极之间相互独立间隔设置或相互连接设置。

10.一种显示设备，其特征在于，所述显示设备包括驱动电路及与所述驱动电路电连接的权利要求1-9任一项所述的显示面板。

Images