CN112037837B - 存储器***、存储器控制器和存储器设备 - Google Patents

存储器***、存储器控制器和存储器设备 Download PDF

Info

Publication number
CN112037837B
CN112037837B CN201911226444.6A CN201911226444A CN112037837B CN 112037837 B CN112037837 B CN 112037837B CN 201911226444 A CN201911226444 A CN 201911226444A CN 112037837 B CN112037837 B CN 112037837B
Authority
CN
China
Prior art keywords
word line
memory
erase
pass voltage
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911226444.6A
Other languages
English (en)
Other versions
CN112037837A (zh
Inventor
郑容日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112037837A publication Critical patent/CN112037837A/zh
Application granted granted Critical
Publication of CN112037837B publication Critical patent/CN112037837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器***、存储器控制器和存储器设备。在置位操作中，通过向多个字线中排除所选择的目标字线的至少一个第一字线和至少一个第二字线施加不同的通过电压，可以防止存储器设备的操作错误。

Description

存储器***、存储器控制器和存储器设备
相关申请的交叉引用
本申请要求于2019年6月3日提交的韩国专利申请10-2019-0065198的优先权，其全部内容通过引用合并于此。
技术领域
各个实施例总体上涉及存储器***、存储器控制器和存储器设备。
背景技术
存储器***基于诸如计算机等主机、诸如智能电话和平板电脑等移动终端、或各种其他电子设备中的任何一种的请求来存储数据。存储器***可以是将数据存储在磁盘中的类型，诸如硬盘驱动器(HDD)，也可以是将数据存储在非易失性存储器中的类型，诸如固态驱动器(SDD)、通用闪存(UFS)设备和嵌入式MMC(eMMC)设备。
存储器***中包括的非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻RAM)和FRAM(铁电RAM)中的任何一种。
存储器***还可以包括用于控制存储器设备的存储器控制器。存储器控制器可以从主机接收命令，并且可以基于所接收的命令执行或控制用于关于存储器***中的存储器读取、写入或擦除数据的操作。
存储器设备的主要操作可以包括读取、编程和擦除操作。在存储器设备的这种操作期间，由于各种原因而可能会发生操作错误。
发明内容
各个实施例涉及能够防止在存储器设备的数据相关操作期间的操作错误的存储器***、存储器控制器和存储器设备。
另外，各个实施例涉及即使在存储器设备中的存储器单元的阈值电压及其分布发生改变时也能够进行正常操作的存储器***、存储器控制器和存储器设备。
另外，各种实施例涉及能够根据存储器设备中的存储器单元的状态(编程状态或擦除状态)来差异化地供给要在对应操作中供给的通过电压的存储器***、存储器控制器和存储器设备。
在一个方面，本公开的实施例可以提供一种存储器***，其包括：存储器设备，该存储器设备具有设置在其中的多个字线和多个位线，并且被配置为在置位操作中向多个字线中除了所选择的目标字线之外的至少一个第一字线和至少一个第二字线施加不同的通过电压；以及被配置为控制存储器设备的操作的存储器控制器。
存储器设备可以向至少一个第一字线施加第一通过电压，并且可以向至少一个第二字线施加低于第一通过电压的第二通过电压。
存储器设备可以根据与至少一个第一字线相对应的页面和与至少一个第二字线相对应的页面中的每个页面是否存储数据，向至少一个第一字线和至少一个第二字线施加不同的通过电压。
至少一个第一字线可以对应于包括至少一个编程存储器单元的页面，并且至少一个第二字线可以对应于包括至少一个擦除存储器单元的页面。
置位操作可以是读取操作。视情况而定，置位操作可以是编程操作。
存储器控制器可以向存储器设备传输通过电压控制信息，并且存储器设备可以接收通过电压控制信息，并且可以基于此向至少一个第一字线和至少一个第二字线施加不同的通过电压。
例如，存储器控制器可以向存储器设备传输最新编程位置信息，最新编程位置信息指示在执行存储器设备的置位操作之前的最新编程页面或与最新编程页面相对应的最新编程字线。
存储器设备可以基于最新编程位置信息，向至少一个第一字线和至少一个第二字线施加不同的通过电压。
又例如，存储器控制器向存储器设备传输通过电压控制信息，通过电压控制信息包括指示与在执行存储器设备的置位操作之前的最新编程页面相邻的擦除页面或与该擦除页面相对应的擦除字线的边界擦除位置信息通过电压。
存储器设备可以基于边界擦除位置信息，向至少一个第一字线和至少一个第二字线施加不同的通过电压。
在另一方面，本公开的实施例可以提供一种存储器控制器，其包括：被配置为与存储器设备通信的存储器接口，该存储器设备具有设置在其中的多个字线和多个位线；以及控制电路，被配置为在存储器设备的置位操作中，控制不同的通过电压被施加到多个字线中排除所选择的目标字线的至少一个第一字线和至少一个第二字线。
控制电路可以根据与至少一个第一字线相对应的页面和与至少一个第二字线相对应的页面中的每个页面是否存储数据，控制不同的通过电压被施加到至少一个第一字线和至少一个第二字线。
控制电路可以控制第一通过电压被施加到至少一个第一字线，并且可以控制低于第一通过电压的第二通过电压被施加到至少一个第二字线。
至少一个第一字线可以对应于包括至少一个编程存储器单元的页面，并且至少一个第二字线可以对应于包括至少一个擦除存储器单元的页面。
控制电路可以通过存储器接口向存储器设备传输通过电压控制信息。
例如，控制电路可以通过存储器接口向存储器设备传输包括在执行存储器设备的预定操作之前的最新编程位置信息或边界擦除位置信息的通过电压控制信息。
根据最新编程位置信息或边界擦除位置信息，施加到至少一个第一字线的第一通过电压和施加到至少一个第二字线的第二通过电压可以变得不同。
根据最新编程位置信息或边界擦除位置信息，第一通过电压可以被施加到至少一个第一字线，并且不同于第一通过电压的第二通过电压可以被施加到至少一个第二字线。
存储器控制器的控制电路可以在存储器设备的每个预定操作中向存储设备传输包括最新编程位置信息或边界擦除位置信息的通过电压控制信息。
又例如，存储器控制器的控制电路在存储器设备的每个预定操作中可以不传输通过电压控制信息，并且仅在存储器设备中的最新编程位置信息或边界擦除位置信息改变的情况下，才可以传输包括改变后的最新编程位置信息或改变后的边界擦除位置信息的通过电压控制信息。
在另一方面，本公开的实施例可以提供一种存储器设备，其包括：具有设置在其中的多个字线和多个位线的存储器单元阵列；以及被配置为针对置位操作向多个字线中排除目标字线的至少一个第一字线和至少一个第二字线输出不同的通过电压。
电压输出电路可以根据与至少一个第一字线相对应的页面和与至少一个第二字线相对应的页面中的每个页面是否存储数据，向至少一个第一字线和至少一个第二字线输出不同的通过电压。
电压输出电路可以向至少一个第一字线输出第一通过电压，并且可以向至少一个第二字线输出低于第一通过电压的第二通过电压。
至少一个第一字线可以对应于与编程存储器单元相对应的编程字线，并且至少一个第二字线可以对应于与擦除存储器单元相对应的擦除字线。
存储器设备还可以包括：被配置为在执行预定操作之前从存储器控制器接收最新编程位置信息或第一擦除位置信息的控制逻辑。
根据包括最新编程位置信息或第一擦除位置信息的通过电压控制信息，电压输出电路可以向至少一个第一字线输出第一通过电压，并且可以向至少一个第二字线输出不同于第一通过电压的第二通过电压。
在另一方面，本公开的实施例可以提供一种存储器***，其包括存储器设备，该存储器设备包括多个页面，并且被配置为对页面中的目标页面执行目标操作。
存储器***可以包括存储器控制器，该存储器控制器被配置为将多个页面分类为编程页面组和擦除页面组，并且被配置为控制存储器设备在目标操作期间向排除目标页面的编程页面组和擦除页面组分别施加第一通过电压和第二通过电压。
存储器设备可以基于编程页面组和擦除页面组的阈值电压状态独立地设置第一通过电压和第二通过电压。
根据本公开的实施例，可以提供一种能够防止在存储器设备的数据相关操作期间的操作错误的存储器***、存储器控制器和存储器设备。
此外，根据本公开的实施例，可以提供一种即使在存储器设备中的存储器单元的阈值电压及其分布发生改变时也能够进行正常操作的存储器***、存储器控制器和存储器设备。
此外，根据本公开的实施例，可以提供一种能够根据存储器设备中的存储器单元的状态(编程状态或擦除状态)来差异化地供给要在相应操作中供给的通过电压的存储器***、存储器控制器和存储器设备。
附图说明
图1是示意性地示出根据本公开的实施例的存储器***的配置的图；
图2是示意性地示出根据本公开的实施例的存储器设备的图；
图3是示意性地示出根据本公开的实施例的存储器设备的存储器块的结构的图；
图4是示出根据本公开的实施例的存储器设备的存储器块中的一个串的结构的图；
图5是示出根据本公开的实施例的用于存储器设备的读取操作的电压的供给的图；
图6是示出根据本公开的实施例的用于存储器设备中的未选择的存储器单元(编程存储器单元和擦除存储器单元)的通过电压的图；
图7是根据本公开的实施例的用于帮助说明存储器***中的通过电压控制的图；
图8是根据本公开的实施例的用于帮助说明在具有多级单元(MLC)的存储器设备的情况下发生的分布移位现象的图；
图9是根据本公开的实施例的用于帮助说明当在具有MLC的存储器设备中发生分布移位现象时正常读取操作的移位读取操作的图；
图10是根据本公开的实施例的用于帮助说明用于向存储器设备中的其余字线(排除目标字线)供给相同的公共通过电压的公共通过电压供给方案的图；
图11是根据本公开的实施例的用于帮助说明用于向其余字线(排除目标字线)供给差异化通过电压以校正存储器设备的诸如读取干扰等操作错误的差异化通过电压供给方案的图；
图12是根据本公开的实施例的用于帮助说明在差异化通过电压供给方案中在施加到编程存储器单元的第一通过电压与施加到擦除存储器单元的第二通过电压彼此存在差异的情况下对差异化通过电压的控制的图；
图13是根据本公开的实施例的用于帮助说明在差异化通过电压供给方案中当发生分布移位现象时对第二通过电压的控制的图；
图14是根据本公开的实施例的用于帮助说明基于最新编程位置信息来从电压生成电路供给差异化通过电压的图；
图15是根据本公开的实施例的用于帮助说明基于边界擦除位置信息来从电压生成电路供给差异化通过电压的图；
图16是示出根据本公开的实施例的存储器***中的差异化通过电压提供***的配置的图；
图17是根据本公开的实施例的用于帮助说明用于在存储器***中供给差异化通过电压的操作方法的流程图；以及
图18是示意性地示出根据本公开的实施例的计算***的框图。
具体实施方式
下面参考附图详细描述本公开的各方面。在以下描述中，在所有附图中，相同的元素由相同的附图标记表示。此外，可以省略公知的技术信息，以免模糊本发明的特征和方面。而且，除非另外特别说明，否则说明书和权利要求书中使用的开放式术语(诸如“包括(comprising)”、“具有(having)”、“包括(including)”等)不应当被解释为限于下文中列出的元件或操作。除非另外特别说明，否则如果在提到单数名词时使用不定冠词或定冠词(例如，“一个(a)”、“一个(an)”、“该(the)”)，则可以包括该名词的复数形式。
此外，在描述本公开的组件时，可以使用诸如第一、第二、A、B、(a)和(b)等术语。这些仅是为了将一个组件与另一组件区别开，而不是暗示或表示组件的物质、顺序、序列或数目。
关于组件的位置关系，在描述至少两个组件“连接”、“耦合”或“链接”的情况下，应当理解，至少两个组件可以直接“连接”、“耦合”或“链接”，或者可以与介于这两个组件之间的另一组件间接“连接”、“耦合”或“链接”。在此，另一组件可以被包括在彼此“连接”、“耦合”或“链接”的至少两个组件中的至少一个中。
在描述组件、操作方法或制造方法的时间流关系时，在例如通过“之后”、“跟随”、“下一”或“之前”来描述关于时间或流的前后关系的情况下，除非使用“立即”或“直接”，否则可以包括非连续的情况。
在提到组件的数值或其对应信息(例如，级别等)的情况下，即使没有单独的明确描述，该数值或其相应信息也可以解释为包括由各种因素(例如，过程变量、内部或外部冲击、噪声等)引起的错误范围。
下面通过本公开的各种实施例参考附图详细描述存储器***、存储器控制器和存储器设备。在整个说明书中，对“实施例”等的引用不一定仅是一个实施例，并且对任何这样的短语的不同引用不一定是相同的实施例。
图1是示意性地示出根据本公开的实施例的存储器***100的示例的表示的配置图。
参考图1，存储器***100可以包括存储数据的存储器设备110和控制存储器设备110的存储器控制器120。
存储器设备110包括多个存储器块，并且响应于存储器控制器120的控制而操作。存储器设备110的操作可以包括例如读取操作、编程操作(也称为写入操作)和擦除操作。
存储器设备110可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元(也简称为“单元”)。这样的存储器单元阵列可以存在于存储器块中。
例如，存储器设备110可以实现为各种类型中的任何一种，诸如DDR SDRAM(双倍数据速率同步动态随机存取存储器)、LPDDR4(低功率双倍数据速率4)SDRAM、GDDR(图形双倍数据速率)SDRAM、LPDDR(低功耗DDR)、RDRAM(Rambus动态随机存取存储器)、NAND闪存、3DNAND闪存、NOR闪存、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)和自旋转移矩随机存取存储器(STT-RAM)。
存储器设备110可以被实现为三维阵列结构。本公开的实施例不仅可以应用于其中电荷存储层由导电浮栅构成的闪存设备，而且可以应用于其中电荷存储层由介电层构成的电荷陷阱闪存(CTF)。
存储器设备110被配置为从存储器控制器120接收命令、地址等，并且访问存储器单元阵列中由该地址选择的区域。换言之，存储器设备110可以针对由该地址选择的区域执行与命令相对应的操作。
例如，存储器设备110可以执行编程操作、读取操作和擦除操作。在这种连接中，在编程操作中，存储器设备110可以将数据编程在由地址选择的区域。在读取操作中，存储器设备110可以从由地址选择的区域中读取数据。在擦除操作中，存储器设备110可以擦除存储在由地址选择的区域中的数据。
存储器控制器120可以控制对存储器设备110的写入(编程)、读取、擦除和后台操作。例如，后台操作可以包括垃圾收集(GC)操作、损耗均衡(WL)操作、坏块管理(BBM)操作等中的至少一种。
存储器控制器120可以根据主机的请求来控制存储器设备110的操作。存储器控制器120还可以与主机的请求无关地控制存储器设备110的操作。
存储器控制器120和主机可以是单独的设备。备选地，存储器控制器120和主机可以被集成到一个设备中。在下面的描述中，作为示例，存储器控制器120和主机是单独的设备。
参考图1，存储器控制器120可以包括存储器接口122、控制电路123、主机接口121以及其他组件。
主机接口121提供用于与主机通信的接口。
当从主机接收命令时，控制电路123可以通过主机接口121接收命令，并且然后可以执行处理所接收的命令的操作。
存储器接口122与存储器设备110耦合，并且从而提供用于与存储器设备110通信的接口。也就是说，存储器接口122可以被配置为响应于控制电路123的控制而在存储器设备110与存储器控制器120之间提供接口。
控制电路123执行存储器控制器120的一般控制操作，从而控制存储器设备110的操作。为此，例如，控制电路123可以包括处理器124和工作存储器125中的至少一项，并且视情况而定还可以包括错误检测和校正电路(ECC电路)126。
处理器124可以控制存储器控制器120的一般操作，并且可以执行逻辑计算。处理器124可以通过主机接口121与主机通信，并且可以通过存储器接口122与存储器设备110通信。
处理器124可以执行闪存转换层(FTL)的功能。处理器124可以通过闪存转换层(FTL)，将由主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。闪存转换层(FTL)可以接收逻辑块地址(LBA)，并且通过使用映射表将所接收的逻辑块地址(LBA)转换为物理块地址(PBA)。
根据映射单元，闪存转换层有多种地址映射方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器124被配置为随机化从主机接收的数据。例如，处理器124可以通过使用随机化种子来随机化从主机接收的数据。作为要存储的数据的随机化数据被提供给存储器设备110并且被编程到存储器单元阵列。
处理器124被配置为在读取操作中对从存储器设备110接收的数据进行去随机化。例如，处理器124可以通过使用去随机化种子来对从存储器设备110接收的数据进行去随机化。去随机化的数据可以被输出到主机。
处理器124可以通过执行固件来控制存储器控制器120的操作。换言之，为了控制存储器控制器120的一般操作并且执行逻辑计算，处理器124可以在引导时执行(驱动)被加载到工作存储器125的固件。
作为要在存储器***100中执行的程序的固件可以包括各种功能层。
例如，固件可以包括以下中的至少一项：执行从主机向存储器***100请求的逻辑地址与存储器设备110的物理地址之间的转换功能的闪存转换层(FTL)、用于分析从主机请求去往作为存储器设备的存储器***100的命令并且将该命令传输到闪存转换层(FTL)的主机接口层(HIL)、以及将从闪存转换层(FTL)指示的命令传输到存储器设备110的闪存接口层(FIL)。
例如，这样的固件可以被存储在存储器设备110中，并且然后被加载到工作存储器125。
工作存储器125可以存储用于驱动存储器控制器120的固件、程序代码、命令和数据。例如，作为易失性存储器的工作存储器125可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)中的至少一项。
错误检测和校正电路126可以被配置为通过使用纠错码来检测数据中的(多个)错误并且校正检测到的(多个)错误。这里，数据可以存储在工作存储器125、从存储器设备110读取的数据等中。
错误检测和校正电路126可以被实现为通过使用纠错码来解码数据。错误检测和校正电路126可以通过各种代码解码器中的任何一种来实现。例如，可以使用执行非***代码解码的解码器或执行***代码解码的解码器。
例如，错误检测和校正电路126可以以扇区为单位检测每个读取数据的(多个)错误位。即，每个读取数据可以由多个扇区构成。扇区可以表示小于作为闪存的读取单元的页面的数据单元。构成每个读取数据的扇区可以通过地址的介质彼此匹配。
错误检测和校正电路126可以以扇区为单位计算误码率(BER)，并且可以确定错误是否可校正。例如，在误码率(BER)高于参考值的情况下，错误检测和校正电路126可以确定对应扇区不可校正或未通过。另一方面，在误码率(BER)低于参考值的情况下，错误检测和校正电路126可以确定对应扇区可校正或通过。
错误检测和校正电路126可以对所有读取数据顺序地执行错误检测和校正操作。在读取数据中包括的扇区可校正的情况下，错误检测和校正电路126可以省略对下一读取数据的对应扇区的错误检测和校正操作。如果以这种方式结束了对所有读取数据的错误检测和校正操作，则错误检测和校正电路126可以检测到最后被确定为不可校正的扇区。可以存在一个或多个扇区被确定为不可校正。错误检测和校正电路126可以向处理器124传输关于被确定为不可校正的扇区的信息(例如，地址信息)。
总线127可以被配置为在存储器控制器120的组件121、122、124、125和126之间提供通道。总线127可以包括例如用于传输各种控制信号、命令等的控制总线、用于传输各种数据的数据总线。
存储器控制器120的上述组件121、122、124、125和126表示示例性配置。在一些情况下，存储器控制器120的这些组件121、122、124、125和126中的一个或多个可以被省略，或者可以集成为单个组件。视情况而定，除了存储器控制器120的上述组件121、122、124、125和126，还可以添加至少一个其他组件。
参考图2更详细地描述存储器设备110。
图2是示意性地示出根据本公开的实施例的存储器设备110的示例的表示的框图。
参考图2，存储器设备110可以包括存储器单元阵列210、地址解码器220、读取和写入电路230、控制逻辑240和电压生成电路250。
存储器单元阵列210可以包括多个存储器块BLK1至BLKz(z是等于或大于2的自然数)。
在多个存储器块BLK1至BLKz中，可以以交叉布置设置有多个字线WL和多个位线BL，并且可以在相应交叉点处布置有多个存储器单元(MC)。
多个存储器块BLK1至BLKz可以通过多个字线WL与地址解码器220耦合。多个存储器块BLK1至BLKz可以通过多个位线BL与读取和写入电路230耦合。
多个存储器块BLK1至BLKz中的每个可以包括多个存储器单元。例如，多个存储器单元可以是非易失性存储器单元，并且可以由具有垂直沟道结构的非易失性存储器单元构成。
存储器单元阵列210可以被配置为二维结构或三维结构。
存储器单元阵列210中包括的多个存储器单元中的每个可以存储至少1位数据。例如，每个这样的存储器单元可以是存储1位数据的单级单元(SLC)、存储2位数据的多级单元(MLC)、存储3位数据的三级单元(TLC)、或存储4位数据的四级单元(QLC)。又例如，存储器单元阵列210可以包括多个存储器单元，每个存储器单元存储5位或更多位数据。
参考图2，地址解码器220、读取和写入电路230、控制逻辑240和电压生成电路250可以共同用作驱动存储器单元阵列210的***电路。
地址解码器220可以通过多个字线WL耦合到存储器单元阵列210。
地址解码器220可以被配置为响应于控制逻辑240的控制而操作。
地址解码器220可以通过存储器设备110中的输入/输出缓冲器来接收地址。地址解码器220可以被配置为解码所接收的地址中的块地址。地址解码器220可以根据解码的块地址选择至少一个存储器块。
地址解码器220可以从电压生成电路250接收读取电压Vread和通过电压Vpass。
地址解码器220可以在读取操作期间的读取电压施加操作中，将读取电压Vread施加到所选择的存储器块中的所选择的字线WL，并且可以将通过电压Vpass施加到其余的未选择的字线WL。
地址解码器220可以在编程验证操作中将在电压生成电路250中生成的验证电压施加到所选择的存储器块中的所选择的字线WL，并且可以将通过电压Vpass施加到其余的未选择的字线WL。
地址解码器220可以被配置为解码所接收的地址中的列地址。地址解码器220可以将解码的列地址传输到读取和写入电路230。
存储器设备110的读取操作和编程操作可以以页面为单位来执行。当读取操作或编程操作被请求时，接收的地址可以包括块地址、行地址和列地址中的至少一项。
地址解码器220可以根据块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器220解码，并且被提供给读取和写入电路230。
地址解码器220可以包括块解码器、行解码器、列解码器和地址缓冲器中的至少一项。
读取和写入电路230可以包括多个页面缓冲器PB。读取和写入电路230可以在存储器单元阵列210的读取操作中用作读取电路，并且可以在存储器单元阵列210的写入操作中用作写入电路。
上述的读取和写入电路230也可以被称为页缓冲器电路或包括多个页缓冲器PB的数据寄存器电路。读取和写入电路230可以包括负责数据处理功能的数据缓冲器，并且视情况而定，还可以包括负责高速缓存功能的高速缓冲缓冲器。
多个页面缓冲器PB可以通过多个位线BL耦合到存储器单元阵列210。多个页面缓冲器PB可以在读取操作和编程验证操作中向与存储器单元耦合的位线BL连续地供给感测电流，以感测存储器单元的阈值电压(Vth)，并且可以通过由感测节点感测根据对应存储器单元的编程状态的电流量已经改变来锁存感测数据。
读取和写入电路230可以响应于从控制逻辑240输出的页面缓冲器控制信号而操作。
在读取操作中，读取和写入电路230通过感测存储器单元的数据来临时存储读取数据，并且然后将数据DATA输出到存储器设备110的输入/输出缓冲器。在一个实施例中，除了页面缓冲器PB或页面寄存器，写入电路230还可以包括列选择电路。
控制逻辑240可以与地址解码器220、读取和写入电路230和电压生成电路250耦合。控制逻辑240可以通过存储器设备110的输入/输出缓冲器接收命令CMD和控制信号CTRL。
控制逻辑240可以被配置为响应于控制信号CTRL而控制存储器设备110的一般操作。控制逻辑240可以输出用于调节多个页面缓冲器PB的感测节点的预充电电位电平的控制信号。
控制逻辑240可以控制读取和写入电路230执行存储器单元阵列210的读取操作。电压生成电路250可以响应于从控制逻辑240输出的电压生成电路控制信号，生成在读取操作中使用的读取电压Vread和通过电压Vpass。
图3是示意性地示出根据本公开的实施例的存储器设备110的代表性存储器块BLK的图。
参考图3，存储器块BLK可以被配置为例如多个页面PG，并且在彼此相交的方向上设置有多个串STR。
多个页面PG对应于多个字线WL，并且多个串STR对应于多个位线BL。
在存储器块BLK中，多个字线WL和多个位线BL可以被设置为彼此相交。例如，多个字线WL中的每个可以沿行方向设置，并且多个位线BL中的每个可以沿列方向设置。又例如，多个字线WL中的每个可以沿列方向设置，并且多个位线BL中的每个可以沿行方向设置。
当多个字线WL和多个位线BL彼此相交时，可以定义多个存储器单元MC。晶体管TR可以设置在每个存储器单元MC中。
例如，设置在每个存储器单元MC中的晶体管TR可以包括漏极、源极和栅极。晶体管TR的漏极(或源极)可以直接或经由另一晶体管TR与对应的位线BL耦合。晶体管TR的源极(或漏极)可以直接或经由另一晶体管TR与源极线(可以是地)耦合。晶体管TR的栅极可以包括被电介质包围的浮置栅极FG和从字线WL被施加栅极电压的控制栅极CG。
在多个存储器块BLK1至BLKz的每个中，第一选择线(也称为源极选择线或漏极选择线)可以附加地设置在与读取和写入电路230更相邻的第一最外字线的外部，并且第二选择线(也称为漏极选择线或源极选择线)可以附加地设置在第二最外字线的外部。
至少一个伪字线可以附加地设置在第一最外字线与第一选择线之间。至少一个伪字线还可以附加地设置在第二最外字线与第二选择线之间。
当存储器设备110具有如图3所示的存储器块结构时，可以以页面为单位执行读取操作和编程操作(写入操作)，并且可以以存储器块为单位执行擦除操作。
图4是示出根据本公开的实施例的存储器设备110的字线WL和位线BL的结构的图。
参考图4，在存储器设备110中，存在其中存储有存储器单元MC的核心区域和支持存储器单元阵列210的操作的其余辅助区域。
核心区域可以由页面PG和串STR配置。在这样的核心区域中，多个字线WL1至WL9和多个位线BL被布置为彼此相交。
多个字线WL1至WL9可以与行解码器410耦合，并且多个位线BL可以与列解码器420耦合。在多个位线BL与列解码器420之间可以存在与读取和写入电路230相对应的数据寄存器430。
多个字线WL1至WL9对应于多个页面PG。
例如，如图4所示，多个字线WL1至WL9中的每个字线可以对应于一个页面PG。然而，在多个字线WL1至WL9中的每个的大小较大的情况下，多个字线WL1至WL9中的每个可以对应于至少两个(例如，两个或四个)页面PG。页面PG是执行编程操作和读取操作的最小单位。在编程操作和读取操作中，同一页面PG中的所有存储器单元MC可以同时执行对应操作。
多个位线BL可以与列解码器420耦合，同时被标识为奇数编号位线BL和偶数编号位线BL。
为了访问存储器单元MC，首先，可以经由输入/输出端子通过行解码器410和列解码器420将地址输入到核心区域中，并且该地址可以指定目标存储器单元。指定目标存储器单元是指访问位于与行解码器410耦合的字线WL1至WL9和与列解码器420耦合的位线BL彼此相交的位置处的存储器单元MC，以对数据编程或者读出编程数据。
在第一方向(例如，X轴方向)上的页面PG的存储器单元MC通过被共同使用的被称为字线WL的线捆束(耦合)，并且在第二方向(例如，Y轴方向)上的串STR的存储器单元MC通过被共同使用的被称为位线BL的线捆束。捆束在一起是指对应的存储器单元MC在结构上通过相同的材料彼此耦合，并且当向其施加电压时，同时向存储器单元MC施加相同的电压。当然，由于串联耦合到第一存储器单元MC并且位于中间位置或最后位置的存储器单元MC受到前一存储器单元MC中的电压降的影响，所以施加到第一存储器单元MC和最后的存储器单元MC的电压可以略有不同。
由于在存储器设备110的所有数据处理操作中，数据是经由数据寄存器430进行编程和读取的，因此数据寄存器430起着关键的作用。如果数据寄存器430的数据处理延迟，则所有其他区域需要等待，直到数据寄存器430完成数据处理。另外，如果数据寄存器430的性能降低，则存储器设备110的整体性能可能降低。
参考图4的图示，在一个串STR中，可以存在与多个字线WL1至WL9耦合的多个晶体管TR1至TR9。存在多个晶体管TR1至TR9的区域对应于存储器单元MC。如上所述，多个晶体管TR1至TR9中的每个包括控制栅极CG和浮置栅极FG。
多个字线WL1至WL9包括两个最外字线WL1和WL9。第一选择线DSL可以附加地设置在第一最外字线WL1外部，该第一最外字线WL1就两个最外字线WL1和WL9之间的信号路径而言更邻近数据寄存器430，并且第二选择线SSL可以附加地设置在另一第二最外字线WL9外部。
由第一选择线DSL进行开关控制的第一选择晶体管D-TR仅具有与第一选择线DSL耦合的栅电极，并且不包括浮置栅极FG。由第二选择线SSL进行开关控制的第二选择晶体管S-TR仅具有与第二选择线SSL耦合的栅电极，并且不包括浮置栅极FG。
第一选择晶体管D-TR用作导通或关断对应串STR与数据寄存器430之间的耦合的开关。第二选择晶体管S-TR用作导通或关断对应串STR与源极线SL之间的耦合的开关。也就是说，第一选择晶体管D-TR和第二选择晶体管S-TR位于对应串STR的相对端，并且用作耦合和去耦合信号的网守。
在编程操作中，因为有必要将电子填充在要编程的位线BL的目标存储器单元MC中，所以存储器***100通过向第一选择晶体管D-TR的栅电极施加导通电压Vcc来导通第一选择晶体管D-TR，并且通过向第二选择晶体管S-TR的栅电极施加关断电压(例如，0V)来关断第二选择晶体管S-TR。导通和关断电压可以是预定的。
在读取操作或验证操作中，存储器***100导通第一选择晶体管D-TR和第二选择晶体管S-TR两者。因此，由于可以通过对应串STR将电流放电到与地相对应的源极线SL，所以可以测量位线BL的电压电平。然而，在读取操作中，在第一选择晶体管D-TR与第二选择晶体管S-TR的导通关断定时之间可能存在时间差。
在擦除操作中，存储器***100可以通过源极线SL向衬底供给设定电压(例如，+20V)。在擦除操作中，存储器***100使第一选择晶体管D-TR和第二选择晶体管S-TR两者浮置，从而提供无限电阻。因此，存储器***100被构造为使得第一选择晶体管D-TR和第二选择晶体管S-TR不工作，并且仅由于浮置栅极FG与衬底之间的电势差，电子可以工作。
图5是示出根据本公开的实施例的用于存储器设备110的读取操作的电压的供给的图。在下文中，假定在一个串STR中存在九个字线WL1至WL9，并且九个字线WL1至WL9中的第三字线WL3是目标字线。
参考图5，在存储器设备110的读取操作中，第一选择晶体管D-TR和第二选择晶体管S-TR均导通。根据上述假定，与要被执行读取操作的目标页面TPG相对应的第三字线WL3与目标字线相对应。
当执行这种读取操作时，读取电压Vread被施加到与目标字线相对应的第三字线WL3。根据分布级别的数目，读取电压Vread可以包括各种电压值。
通过电压Vpass被施加到其余的字线WL1、WL2和WL4至WL9。
在下文中，被施加读取电压Vread的晶体管TR3也被称为目标晶体管，并且被施加通过电压Vpass的晶体管TR1、TR2和TR4至TR9被称为通过晶体管。
被施加读取电压Vread的存储器单元MC也被称为选择的存储器单元、目标存储器单元或读取存储器单元。被施加通过电压Vpass的存储器单元MC也被称为未选择的存储器单元或通过存储器单元。这些未选择的存储器单元(通过存储器单元)可以包括编程存储器单元，并且可以包括擦除存储器单元。
被施加读取电压Vread的字线WL也被称为选择的字线、目标字线或读取字线。被施加通过电压Vpass的字线WL也被称为未选择的字线或通过字线。这些未选择的字线(通过字线)可以包括与编程存储器单元相对应的字线(编程字线)，并且可以包括与擦除存储器单元相对应的字线(擦除字线)。
在读取操作中，位于同一串STR中的所有通过晶体管TR1、TR2和TR4至TR9应当始终处于电流可以流过的状态。以这种方式，允许所有通过晶体管TR1、TR2以及TR4至TR9导通的栅极电压被称为通过电压Vpass。换言之，允许所有通过存储器单元导通的栅极电压被称为通过电压Vpass。
图6是示出根据本公开的实施例的用于通过存储器设备110中的未选择的存储器单元(编程存储器单元PGM_MC和擦除存储器单元ERASE_MC)的通过电压Vpass的示例的表示的图。
图6示出了用于编程存储器单元PGM_MC的每个阈值电压的单元频率和用于擦除存储器单元ERASE_MC的每个阈值电压的单元频率。
参考图6，编程存储器单元PGM_MC的阈值电压分布具有的电压分布总体上高于擦除存储器单元ERASE_MC的阈值电压分布的电压分布。
再次参考图6来描述通过电压Vpass，不管所有未选择的存储器单元(即，通过存储器单元)是被编程了数据的编程存储器单元PGM_MC，还是被擦除了数据的擦除存储器单元ERASE_MC，耦合到位线BL的串STR的所有未选择的存储器单元(即，通过存储器单元)应当处于电流可以流过的状态。
为此，应当将具有足够高的电压值的通过电压Vpass施加到耦合到位线BL的串STR的所有未选择的存储器单元(即，通过存储器单元)的晶体管TR1、TR2和TR4至TR9的栅极。
由于以页面PG为单位执行读取操作，因此，除了所访问的目标页面TPG之外，应当向与未访问的页面PG相对应的存储器单元MC(即，通过存储器单元)施加高通过电压Vpass，因此，所有未选择的存储器单元(即，通过存储器单元)的晶体管TR1、TR2和TR4至TR9不应当被关断。
图7是根据本公开的实施例的用于帮助说明存储器***100中的通过电压控制的图。
通过电压Vpass应当保持至少设定电压值，以导通耦合到目标串的所有未选择的存储器单元，并且同时应当被施加到存储器块BLK中的多个字线WL1至WL9中除了目标字线WL3之外的所有字线WL1、WL2和WL4至WL9。
存储器***100将通过电压Vpass保持在足够高的电压电平的原因是因为无法知道通过晶体管TR1、TR2和TR4至TR9具有哪个阈值电压(Vth)分布。
即使当存储器***100知道阈值电压分布时，通过电压Vpass也应当被设置为等于或高于阈值电压分布中的最大阈值电压。
根据图7的说明，第二分布级别“级别2”的阈值电压对应于高于第一分布级别“级别1”的阈值电压的电压范围。因此，可以用于导通具有第一分布级别“级别1”的阈值电压的存储器单元MC的第一电压电平的通过电压Vpass_L1可以小于可以用于导通具有第二分布级别“级别2”的阈值电压的存储器单元MC的第二电压电平的通过电压Vpass_L2。
这样，在根据存储器单元MC的分布级别来个体地且不同地设置通过电压Vpass的情况下，电压生成和供给操作可能变得复杂，并且用于个体地设置通过电压的附加电路配置可能是必要的。
因此，考虑到所有存储器单元MC的分布级别(阈值电压分布级别)，存储器***100可以通过将公共通过电压Vpass均匀地设置为高于所有存储器单元MC具有的阈值电压来执行读取操作。
图8是用于帮助说明在根据本公开的实施例的存储器设备110的存储器单元MC是多级单元(MLC)的情况下发生的分布移位现象的图。图9是根据本公开的实施例的用于帮助说明当在存储器设备110的存储器单元MC是MLC的情况下发生分布移位现象时用于正常读取操作的移位读取操作的图。
参考图8的说明，在存储器设备110的存储器单元MC是多级单元(MLC)的情况下，存在具有第一分布级别“级别1”的阈值电压的存储器单元MC、具有第二分布级别“级别2”的阈值电压的存储器单元MC和具有第三分布级别“级别3”的阈值电压的存储器单元MC。
参考图8的图示，在读取操作中，在多级单元(MLC)的情况下，存储器***100通过采用使用三个分布级别“级别1”、“级别2”和“级别3”之间的可选电压(主要是中间值Vread1和Vread2)读取多级单元(MLC)的结果来确定分布的类型和位置。此外，在读取操作中，可以将公共通过电压Vpass施加到未选择的存储器单元MC。
然而，参考图8的图示，在存储器***100中，即使分布已经向右移位(RightShift)，在移位之前使用电压Vread1和Vread2执行读取操作的情况下，也会发生位故障。
因此，如图9所示，在分布已经向右移位的情况下，存储器***100可以通过向右移位电压Vread1和Vread2，即通过执行上移读取来正常地执行读取操作。在这方面，为了进行正常读取操作，如图9所示，公共通过电压Vpass也可能需要上移。
图10是根据本公开的实施例的用于帮助说明用于向存储器设备110中的其他字线WL1、WL2和WL4至WL9(除了目标字线Target WL之外)供给相同的公共通过电压Vpass的公共通过电压供给方案的图。
在图10的图示中，九个页面PG1至PG9中的第一页面PG1至第五页面PG5是编程页面PGM_PG，并且九个页面PG1至PG9中的第六页面PG6至第九页面PG9是擦除页面ERASE_PG。
在图10的图示中，第三页面PG3是被选择用于读取操作的目标页面TPG。也就是说，与第三页面PG3相对应的第三字线WL3对应于目标字线Target WL。
参考图10的图示，在读取操作中，读取电压Vread被施加到与目标字线Target WL相对应的第三字线WL3。通过电压Vpass被施加到其余的字线WL1、WL2和WL4至WL9。
如上所述，施加到其余字线WL1、WL2以及WL4至WL9的所有通过电压Vpass是相同的公共通过电压。
这样，在读取操作中使用公共的通过电压的情况下，具有可以容易地生成和供给通过电压并且可以简化电路配置的优点。
通过电压Vpass具有被设置为等于或高于未选择的存储器单元(通过存储器单元)的最大阈值电压的高电压值。由于这个事实，设置在施加有相当高的通过电压Vpass的存储器单元中的晶体管TR的阈值电压可能会增加。
因此，可以出现如图8和9中的分布移位现象，并且由于这个事实，可能会发生读取失败，因此可能无法正确执行读取操作。这种现象称为读取干扰。
和与编程存储器单元PGM_MC相对应的编程字线相比，与擦除存储器单元ERASE_MC相对应的擦除字线可以以更高的频率被频繁地施加高通过电压Vpass。
由于这个事实，与第二(擦除)字线WL6至WL9相对应的擦除页面ERASE_PG中的擦除存储器单元ERASE_MC的阈值电压的变化可以大于与第一(编程)字线WL1、WL2、WL4和WL5相对应的编程页面PGM_PG中的编程存储器单元PGM_MC的阈值电压的变化。
因此，在擦除存储器单元ERASE_MC中，由于发生的通过电压Vpass引起的高电压偏置导致的分布移位现象和读取干扰现象可能更加严重。
考虑到这些事实，本公开的实施例可以提供不同于公共通过电压供给方案的差异化通过电压供给方案。
尽管以上解释了由于通过电压Vpass的高电压值导致的故障和所导致的异常操作现象在读取操作中发生，但是它们也可能在使用通过电压Vpass或类似用途的电压(晶体管TR的导通电压)的其他操作(例如，编程操作、擦除操作等)中发生。
因此，以下在读取操作方面描述的差异化通过电压供给方案可以应用于其他不同类型的操作(例如，编程操作)。
图11是根据本公开的实施例的用于帮助说明差异化通过电压供给方案的图，该方案用于向除了目标字线Target WL之外的其他字线WL1、WL2以及WL4至WL9供给差异化通过电压Vpass_P和Vpass_E，以校正存储器设备110的诸如读取干扰等操作错误通过电压。
图11是用于例示图10所示的存储器状态下的差异化通过电压供给方案的图。
也就是说，九个页面PG1至PG9中的第一页面PG1至第五页面PG5是编程页面PGM_PG，并且九个页面PG1至PG9中的第六页面PG6至第九PG9是擦除页面ERASE_PG。
第三页面PG3是为预定操作(例如，读取操作或编程操作)选择的目标页面TPG。也就是说，与第三页面PG3相对应的第三字线WL3对应于目标字线Target WL。
例如，在读取操作中，读取电压Vread被施加到目标第三字线WL3。通过电压Vpass被施加到其余的字线WL1、WL2和WL4至WL9。
然而，在差异化通过电压供给方案的情况下，如在图10的公共通过电压供给方案中的公共通过电压Vpass未被施加到其余的字线WL1、WL2和WL4至WL9。
在差异化通过电压供给方案的情况下，可以将差异化通过电压Vpass_P和Vpass_E施加到其余的字线WL1、WL2和WL4至WL9。
然而，没有将分别不同的通过电压个体地施加到其余的字线WL1、WL2以及WL4至WL9。替代地，针对其余字线WL1、WL2和WL4至WL9的相应状态(即，与编程页面PGM_PG相对应的编程字线组和与擦除页面ERASE_PG相对应的擦除字线组)，不同的通过电压Vpass_P和Vpass_E可以被施加。
根据本公开的实施例的存储器***100的存储器设备110，可以在置位操作(例如，读取操作)中将不同的通过电压Vpass_P和Vpass_E施加到其他字线WL1、WL2和WL4至WL9中的一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
存储器设备110可以包括其中布置有多个字线WL1至WL9和多个位线BL的存储器单元阵列210、以及输出通过电压Vpass作为不同的电压值Vpass_P和Vpass_E的电压生成电路250，通过电压Vpass要被施加到用于置位操作的其他字线WL1、WL2和WL4至WL9中的一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
存储器控制器120可以包括：用于与被供给有差异化通过电压Vpass_P和Vpass_E的存储器设备110通信的存储器接口122；以及控制电路123，控制电路123控制在存储器设备110的置位操作中要施加到其他字线WL1、WL2和WL4至WL9中的一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9的不同通过电压Vpass_P和Vpass_E。
例如，存储器设备110可以根据与一个或多个第一字线WL1、WL2、WL4和WL5相对应的页面以及与一个或多个第二字线WL6至WL9相对应的页面中的每个页面是否存储数据，将不同的通过电压值Vpass_P和Vpass_E施加到一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
在存储器设备110的置位操作是读取操作的情况下，读取电压Vread可以被施加到被选择为目标字线Target WL的第三字线WL3，并且不同的通过电压Vpass_P和Vpass_E可以被施加到其他字线WL1、WL2和WL4至WL9中的一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
上述的一个或多个第一字线WL1、WL2、WL4和WL5对应于被施加相同的第一通过电压Vpass_P的第一字线组。一个或多个第二字线WL6至WL9对应于被施加相同的第二通过电压Vpass_E的第二字线组。第二通过电压Vpass_E具有与第一通过电压Vpass_P不同的电压值。
例如，第一字线组中的一个或多个第一字线WL1、WL2、WL4和WL5可以对应于每个包括存储有数据的至少一个编程存储器单元PGM_MC的编程页面。第二字线组中包括的一个或多个第二字线WL6至WL9可以对应于每个包括不存储数据的至少一个擦除存储器单元ERASE_MC的擦除页面。
在第一字线组中包括至少两个第一字线WL1、WL2、WL4和WL5的情况下，至少两个第一字线WL1、WL2、WL4和WL5可以彼此相邻地布置。与编程字线相对应的至少两个第一字线WL1、WL2、WL4和WL5中的一些可以通过与其余字线间隔开来布置。也就是说，在与编程字线相对应的至少两个第一字线WL1、WL2、WL4和WL5之间可以存在擦除字线。
在第二字线组中包括至少两个第二字线WL6至WL9的情况下，至少两个第二字线WL6至WL9可以彼此相邻地布置。与擦除字线相对应的至少两个第二字线WL6至WL9中的一些可以通过与其余字线间隔开来布置。也就是说，在与擦除字线相对应的至少两个第二字线WL6至WL9之间可以存在编程字线。
图12是根据本公开的实施例的用于帮助说明对差异化通过电压的控制的图，该控制是在差异化通过电压供给方案在施加到编程存储器单元MC的第一通过电压Vpass_P与施加到擦除存储器单元MC的第二通过电压Vpass_E彼此存在差异的情况下进行的通过电压。
当对其余字线WL1、WL2和WL4至WL9施加高通过电压Vpass时，与其余字线WL1、WL2和WL4至WL9相对应并且未被选择的存储器单元的阈值电压可能由于高通过电压Vpass而增加。特别地，未选择的存储器单元中的擦除存储器单元ERASE_MC的阈值电压的增加可能更大。
和与编程存储器单元PGM_MC相对应的编程字线相比，与擦除存储器单元ERASE_MC相对应的擦除字线可以以更高的频率被频繁地施加高通过电压Vpass。
由于这个事实，擦除存储器单元ERASE_MC的阈值电压的变化可以大于编程存储器单元PGM_MC的阈值电压的变化，擦除存储器单元ERASE_MC被包括在与对应于擦除字线的第二字线WL6至WL9相对应的擦除页面ERASE_PG中，并且编程存储器单元PGM_MC被包括在与对应英语编程字线的第一字线WL1、WL2、WL4和WL5相对应的编程页面PGM_PG中。
因此，在擦除存储器单元ERASE_MC中，由于发生的通过电压Vpass引起的高电压偏置导致的分布移位现象和读取干扰现象可能更加严重。
由于这个事实，如图12所示，存储器设备110可以将第一通过电压Vpass_P施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5，并且可以将低于第一通过电压Vpass_P的第二通过电压Vpass_E施加到与擦除字线相对应的一个或多个第二字线WL6至WL9。
存储器控制器120的控制电路123可以控制第一通过电压Vpass_P被施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5，并且可以控制低于第一通过电压Vpass_P的第二通过电压Vpass_E被施加到与擦除字线相对应的一个或多个第二字线WL6至WL9。
在存储器控制器120的控制下，存储器设备110中的电压生成电路250可以生成和输出要被施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5的第一通过电压Vpass_P、以及要被施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E，作为不同的电压值。第二通过电压Vpass_E具有低于第一通过电压Vpass_P的电压值。
关于上述通过电压差异化，因为在未选择的存储器单元中，擦除存储器单元ERASE_MC具有的阈值电压电平低于编程存储器单元PGM_MC(参见图6)的阈值电压电平，因此可能导致施加到与擦除存储器单元ERASE_MC相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E低于施加到与编程存储器单元PGM_MC相对应的一个或多个第一字线WL1、WL2、WL4和WL5的第一通过电压Vpass_P。
通过利用这一事实，将施加到与擦除存储器单元ERASE_MC相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E设置为低于施加到与编程存储器单元PGM_MC相对应的一个或多个第一字线WL1、WL2、WL4和WL5的第一通过电压Vpass_P。
因此，可以显著抑制擦除存储器单元ERASE_MC的阈值电压的升高。由于这个事实，此后，在通过数据的写入而使擦除存储器单元ERASE_MC成为编程存储器单元PGM_MC的情况下，用于对应的编程存储器单元PGM_MC的预定操作(例如，读取操作或编程操作)可以更稳定地执行而没有错误，这是因为阈值电压在数据写入之前的一段时间内变化(增加)不大。
在差异化通过电压供给环境中，关于可以比编程存储器单元PGM_MC接收更大的电压应力的擦除存储器单元ERASE_MC，通过进一步降低施加到与擦除存储器单元ERASE_MC相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E，擦除存储器单元ERASE_MC中的阈值电压上升值可以保持在一定电压电平以下。因此，可以防止或减轻诸如读取操作等操作中可能发生的操作错误(例如，读取干扰)。
在未选择的存储器单元中，擦除存储器单元ERASE_MC的增大的阈值电压的值可以保持在某个电压电平以下，该擦除存储器单元ERASE_MC可以具有大于编程存储器单元PGM_MC的阈值电压增加量。因此，可以防止或减轻诸如读取操作等操作中可能发生的操作错误(例如，读取干扰)。
参考图12，施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E的电压值可以在控制范围CON_RANGE内，该控制范围CON_RANGE等于或高于与一个或多个第二字线WL6至WL9相对应的至少一个存储器单元MC的最大阈值电压Von、并且低于第一通过电压Vpass_P。
关于最大阈值电压Von，在存在至少两个第二字线WL6至WL9的情况下，与至少两个第二字线WL6至WL9相对应的至少两个存储器单元MC分别拥有的阈值电压的最大值可以对应于作为控制范围CON_RANGE的下限的最大阈值电压Von。
如上所述，由于施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E被设置为在上述控制范围CON_RANGE内，因此由于第二通过电压Vpass_E而增加的阈值电压在导通与一个或多个第二字线WL6至WL9相对应的存储器单元时，可以保持在一定电平以下。
施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E的电压值可以在控制范围CON_RANGE内，并且该电压值可以是不变的固定值。
这样，通过使用施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E作为固定值，存储器***100可以更有效且容易地实现差异化通过电压供给。
与上述配置/布置相反，施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E的电压值可以在控制范围CON_RANGE内，但是该电压值可以根据时间或情况而改变。
这样，通过根据时间或情况改变施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E，存储器***100可以适应性地实现与操作情况相符的电压设置，并且由此，可以更灵敏地对操作错误进行预处理或后处理。
图13是根据本公开的实施例的用于帮助说明在差异化通过电压供给方案中当发生分布移位现象时对第二通过电压Vpass_E的控制的图。
即使根据上述差异化通过电压供给方案，将施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E设置为低于施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5的第一通过电压Vpass_P，并且然后执行读取操作等，第二通过电压Vpass_E仍然是高于与对应于擦除字线的一个或多个第二字线WL6至WL9相对应的擦除存储器单元ERASE_MC的阈值电压的电压。
因此，与对应于擦除字线的一个或多个第二字线WL6至WL9相对应的擦除存储器单元ERASE_MC的阈值电压不得不提高。
考虑到这一事实，根据本公开的实施例的存储器***100可以根据阈值电压的变化或其分布来执行自适应差异化通过电压控制。
根据自适应差异化通过电压控制，当与一个或多个第二字线WL6至WL9相对应的至少一个存储器单元ERASE_MC的最大阈值电压Von改变时，可以改变施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E。
例如，参考图13，如果第二通过电压Vpass_E变得低于可变最大阈值电压Von'，可变最大阈值电压Von'作为与一个或多个第二字线WL6至WL9相对应的至少一个存储器单元ERASE_MC的最大阈值电压Von，则第二通过电压Vpass_E被重置为等于或高于可变最大阈值电压Von'的第二通过电压Vpass_E'。重置的第二通过电压Vpass_E’应当低于第一通过电压Vpass_P。
以相同的方式，随着与对应于擦除字线的一个或多个第二字线WL6至WL9相对应的擦除存储器单元ERASE_MC的阈值电压如上所述升高，与对应于编程字线的一个或多个第一字线WL1、WL2、WL4和WL5相对应的编程存储器单元PGM_MC的阈值电压也不得不上升。也就是说，根据存储器设备110的置位操作，在施加有第一通过电压Vpass_P和第二通过电压Vpass_E的存储器单元PGM_MC和ERASE_MC中的至少一个存储器单元MC中布置的晶体管TR的阈值电压(Vth)可以有所不同。
因此，根据自适应差异化通过电压控制，以与重置施加到与擦除字线相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E相同的方式，可以重置施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5的的第一通过电压Vpass_P。
通过上述自适应差异化通过电压控制，存储器***100可以响应于存储器单元MC的阈值电压的变化或其分布来控制差异化通过电压Vpass_P和Vpass_E，从而即使在阈值电压或其分布发生改变时也能够防止读取失败等并且从而实现正常读取操作。
在下文中，将描述存储器设备110区分擦除字线和编程字线以用于差异化通过电压供给和控制的方法作为示例。
存储器控制器120可以向存储器设备110传输通过电压控制信息，并且存储器设备110可以接收通过电压控制信息并且，基于此可以将不同的通过电压Vpass_P和Vpass_E施加到一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
例如，通过电压控制信息可以包括最新编程位置信息。最新编程位置信息可以包括指示在执行存储器设备110的置位操作之前的最新编程页面或与最新编程页面相对应的字线(最新编程字线)的信息。
编程页面可以是指其中多个存储器单元中的至少一个存储器单元被编程的页面。存储器单元被编程的事实可以表示数据被存储在存储器单元中。
如果在对应的存储器块BLK中的多个页面中仅存在一个编程页面，则一个编程页面是最新编程页面。如果在对应的存储器块BLK中的多个页面中存在至少两个编程页面，则在至少两个编程页面中在位置上位于最后的编程页面可以是最新编程页面。也就是说，最新编程页面可以是与擦除页面相邻的编程页面。
又例如，通过电压控制信息可以包括边界擦除位置信息。边界擦除位置信息可以包括指示与在执行存储器设备110的置位操作之前的最新编程页面相邻的擦除页面、或与该相邻的擦除页面相对应的字线(擦除字线)的信息。
图14是根据本公开的实施例的用于帮助说明在存储器单元110中基于最新编程位置信息LAST_PGM_INFO来从电压生成电路250供给差异化通过电压的图。
参考图14，存储器设备110可以基于在执行读取操作之前的最新编程位置信息LAST_PGM_INFO，将不同的通过电压Vpass_P和Vpass_E施加到一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
例如，在执行读取操作之前的最新编程位置信息LAST_PGM_INFO可以是诸如地址信息等标识信息，可以是指示最新编程页面PG5的信息(其表示在执行读取操作之前最新被编程的页面)，可以是指示与最新编程页面PG5相对应的最新编程字线WL5的信息，或者可以是指示在最新编程页面PG5中最新被编程的编程存储器单元PGM_MC的信息。
最新编程位置信息LAST_PGM_INFO可以被输入到存储器设备110中包括的电压生成电路250和行解码器410之一。
存储器设备110中的电压生成电路250和行解码器410可以输出要施加到目标字线的读取电压Vread，并且通过基于最新编程位置信息LAST_PGM_INFO识别在当前读取操作之前的最新编程位置，可以将第一通过电压Vpass_P输出到与编程页面PGM_PG相对应的第一字线WL1、WL2、WL4和WL5，并且将低于第一通过电压Vpass_P的第二通过电压Vpass_E输出到与擦除页面ERASE_PG相对应的第二字线WL6至WL9。
读取电压Vread被施加到目标字线WL3，第一通过电压Vpass_P被施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5，并且第二通过电压Vpass_E被施加到与擦除字线相对应的一个或多个第二字线WL6至WL9。
如上所述，存储器设备110可以通过基于最新编程位置信息LAST_PGM_INFO识别在当前读取操作之前的最新编程位置，容易地区分和识别编程页面PGM_PG和擦除页面ERASE_PG。
换言之，存储器设备110可以基于最新编程位置信息LAST_PGM_INFO，容易地识别与要被施加第一通过电压Vpass_P的编程字线相对应的第一字线WL1、WL2、WL4和WL5以及与要被施加第二通过电压Vpass_E的擦除字线相对应的第二字线WL6至WL9。
图15是根据本公开的实施例的用于帮助说明在存储器设备110中基于边界擦除位置信息FIRST_ERASE_INFO来从电压生成电路250供给差异化通过电压的图。
参考图15，存储器设备110可以基于在执行置位操作之前的边界擦除位置信息FIRST_ERASE_INFO，将不同的通过电压Vpass_P和Vpass_E施加到一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
例如，在执行置位操作之前的边界擦除位置信息FIRST_ERASE_INFO可以是诸如地址信息等识别信息，可以是指示与在执行置位操作之前的最新编程页面PG5相邻的第一擦除页面PG6的信息，可以是指示与第一擦除页面PG6相对应的第一擦除字线WL6的信息，或者可以是指示与第一擦除字线WL6相对应的擦除存储器单元ERASE_MC的信息。
边界擦除位置信息FIRST_ERASE_INFO可以被输入到存储器设备110中包括的电压生成电路250和行解码器410之一。
存储器设备110中的电压生成电路250和行解码器410可以输出要施加到目标字线的读取电压Vread，并且通过基于边界擦除位置信息FIRST_ERASE_INFO识别与在当前读取操作之前的最新编程位置相邻的第一擦除状态页面位置PG6，可以将第一通过电压Vpass_P输出到与编程页面PGM_PG相对应的第一字线WL1、WL2、WL4和WL5，并且将低于第一通过电压Vpass_P的第二编程电压Vpass_E输出到与擦除页面ERASE_PG相对应的第二字线WL6至WL9。
读取电压Vread被施加到目标字线WL3，第一通过电压Vpass_P被施加到与编程字线相对应的一个或多个第一字线WL1、WL2、WL4和WL5，并且第二通过电压Vpass_E被施加到与擦除字线相对应的一个或多个第二字线WL6至WL9。
如上所述，存储器设备110可以通过基于边界擦除位置信息FIRST_ERASE_INFO识别在当前读取操作之前处于擦除状态的页面PG6至PG9，容易地区分和识别编程页面PGM_PG和擦除页面ERASE_PG。
换言之，存储器设备110可以基于边界擦除位置信息FIRST_ERASE_INFO，容易地识别与要被施加第一通过电压Vpass_P的编程字线相对应的第一字线WL1、WL2、WL4和WL5以及与要被施加第二通过电压Vpass_E的擦除字线相对应的第二字线WL6至WL9。
图16是示出根据本公开的实施例的存储器***100中的差异化通过电压供给***的配置的图。
参考图16，存储器***100可以包括用于差异化通过电压供给的存储器设备110和存储器控制器120。
存储器设备110可以包括：存储器单元阵列210，其中布置有多个字线WL1至WL9和多个位线BL；以及电压输出电路1600，电压输出电路1600将不同的通过电压Vpass_P和Vpass_E输出到多个字线WL1至WL9中的用于置位操作的其他字线WL1、WL2以及WL4至WL9中的一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
电压输出电路1600可以包括：电压生成电路250，其生成和输出读取电压Vread以及差异化通过电压Vpass_P和Vpass_E；以及行解码器410，其将读取电压Vread输出到所选择的目标字线WL3以用于读取操作，并且将差异化通过电压Vpass_P和Vpass_E输出到与编程字线PGM_WL相对应的一个或多个第一字线WL1、WL2、WL4和WL5以及与擦除字线ERASE_WL相对应的一个或多个第二字线WL6至WL9。
电压输出电路1600可以将第一通过电压Vpass_P输出到与编程字线PGM_WL相对应的一个或多个第一字线WL1、WL2、WL4和WL5。
电压输出电路1600可以将低于第一通过电压Vpass_P的第二通过电压Vpass_E输出到与擦除字线ERASE_WL相对应的一个或多个第二字线WL6至WL9。
如上所述，一个或多个第一字线WL1、WL2、WL4和WL5可以对应于与编程存储器单元PGM_MC相对应的编程字线PGM_WL。一个或多个第二字线WL6至WL9可以对应于与擦除存储器单元ERASE_MC相对应的擦除字线ERASE_WL。
存储器设备110可以通过从存储器控制器120接收包括最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息，来执行差异化通过电压供给。
为此，例如，存储器控制器120可以向存储器设备110传输通过电压控制信息，通过电压控制信息包括指示在执置位操作之前的最新编程页面PG5或与最新编程页面PG5相对应的最新编程字线WL5的最新编程位置信息LAST_PGM_INFO通过电压。存储器设备110可以基于最新编程位置信息LAST_PGM_INFO，将不同的通过电压Vpass_P和Vpass_E施加到一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
备选地，存储器控制器120可以向存储器设备110传输通过电压控制信息，通过电压控制信息包括指示与在执行置位操作之前的最新编程页面PG5相邻的第一擦除页面PG6、或与第一擦除页面PG6相对应的第一擦除字线WL6的边界擦除位置信息FIRST_ERASE_INFO通过电压。存储器设备110可以基于边界擦除位置信息FIRST_ERASE_INFO，将不同的通过电压Vpass_P和Vpass_E施加到一个或多个第一字线WL1、WL2、WL4和WL5以及一个或多个第二字线WL6至WL9。
存储器控制器120可以在存储器设备110的每个置位操作中向存储器设备110传输包括最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息。
在一个实施例中，在存储器设备110的每个置位操作中，存储器控制器120可以不传输包括最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息。相反，存储器控制器120仅在事件发生时(即，当最新编程位置改变或与其相邻的擦除位置改变时)向存储器设备110传输包括最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息。
也就是说，当最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO被改变时，存储器控制器120可以存储改变后的最新编程位置信息LAST_PGM_INFO或改变后的边界擦除位置信息FIRST_ERASE_INFO，并且在存储器设备110的置位操作中，在存在包括改变后的最新编程位置信息LAST_PGM_INFO或改变后的边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息已经被传输的历史的情况下，可以省略包括改变后的最新编程位置信息LAST_PGM_INFO或改变后的边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息的传输。在不存在包括改变后的最新编程位置信息LAST_PGM_INFO或改变后的边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息已经被传输的历史的情况下，存储器控制器120可以传输包括改变后的最新编程位置信息LAST_PGM_INFO或改变后的边界擦除位置信息FIRST_ERASE_INFO的通过电压控制信息。
存储器控制器120的控制电路123可以通过存储器接口122，向存储器设备110传输在执行置位操作之前的最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO。
根据传输到存储器设备110的最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO，第一通过电压Vpass_P可以被施加到一个或多个第一字线WL1、WL2、WL4和WL5，并且第二通过电压Vpass_E可以被施加到一个或多个第二字线WL6至WL9。
由于存储器设备110中的存储器单元MC的阈值电压的变化，施加到与编程字线PGM_W相对应的一个或多个第一字线WL1、WL2、WL4和WL5的第一通过电压Vpass_P、和施加到与擦除字线ERASE_W相对应的一个或多个第二字线WL6至WL9的第二通过电压Vpass_E中的至少一个可以改变。
参考图16，存储器设备110还可以包括从存储器控制器120接收最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO的控制逻辑240。
根据控制逻辑240从存储器控制器120接收的最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO，电压输出电路1600可以将第一通过电压Vpass_P输出到一个或多个第一字线WL1、WL2、WL4和WL5，并且可以将不同于第一通过电压Vpass_P的第二通过电压Vpass_E输出到一个或多个第二字线WL6至WL9。
控制逻辑240可以将最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO传输到电压输出电路1600中的行解码器410。
备选地，控制逻辑240可以基于最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO，向行解码器410传输关于编程字线PGM_W和擦除字线ERASE_W的标识信息(例如，地址信息)。
控制逻辑240还可以根据关于存储器单元MC的阈值电压的改变的信息，向电压输出电路1600中的电压生成电路250提供关于第一通过电压Vpass_P和/或第二通过电压Vpass_E的改变量的信息。
控制逻辑240可以直接从存储器控制器120获取关于存储器单元MC的阈值电压的改变的信息，或者可以从存储器控制器120接收关于存储器单元MC的阈值电压的改变的信息。存储器单元MC的阈值电压的改变可以以任何合适的方式来检测。
如上所述，由于当存储器控制器120将最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO传输到存储器设备110时，在存储器设备110中实现了差异化通过电压供给，因此差异化通过电压供给可以得到更有效的控制。
图17是根据本公开的实施例的用于帮助说明用于在存储器***100中供给差异化通过电压的操作方法的流程图。
参考图17，用于操作存储器***100的方法可以包括：识别最新编程位置或与其相邻的边界擦除位置的步骤S1710，以及根据最新编程位置或边界擦除位置使用差异化通过电压执行读取操作的步骤S1720。
在步骤S1710中，存储器设备110可以识别多个字线WL1至WL9中与最新编程页面PG5相对应的最新编程字线WL5，或者识别表示最靠近最新编程字线WL5的擦除字线WL6的第一擦除字线WL6。
在步骤S1720中，在读取操作中，存储器设备110可以将读取电压Vread施加到多个字线WL1至WL9中的目标字线Target WL，并且基于识别最新编程字线WL5的结果，可以将不同的通过电压Vpass_P和Vpass_E施加到多个字线WL1至WL9中除了目标字线WL3之外的其他字线WL1、WL2以及WL4至WL9中的、与一个或多个编程存储器单元PGM_MC相对应的一个或多个第一字线WL1、WL2、WL4和WL5以及与一个或多个擦除存储器单元ERASE_MC相对应的一个或多个第二字线WL6至WL9。
在步骤S1720中，存储器设备110可以将第一通过电压Vpass_P施加到被识别为编程字线PGM_WL的一个或多个第一字线WL1、WL2、WL4和WL5，并且可以将低于第一通过电压Vpass_P的第二通过电压Vpass_E施加到被识别为擦除字线EREASE_WL的一个或多个第二字线WL6至WL9。
在步骤S1720中，存储器控制器120可以将最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO传输到存储器设备110。存储器设备110可以基于最新编程位置信息LAST_PGM_INFO或边界擦除位置信息FIRST_ERASE_INFO，识别最新编程字线WL5或第一擦除字线WL6，并且可以将不同的通过电压Vpass_P和Vpass_E施加到被识别为编程字线PGM_WL的一个或多个第一字线WL1、WL2、WL4和WL5以及被识别为擦除字线EREASE_WL的一个或多个第二字线WL6至WL9。
图18是示意性地示出根据本公开的实施例的计算***1800的框图。
参考图18，计算***1800可以包括存储器***100、用于控制计算***1800的一般操作的中央处理单元(CPU)1810、用于存储与计算***1800的操作有关的数据和信息的RAM1820、用于向用户提供使用环境的UI/UX(用户界面/用户体验)模块1830、用于以有线和/或无线方式与外部设备通信的通信模块1840、以及用于管理由计算***1800使用的电力的电源管理模块1850。组件100、1810、1820、1830、1840和1850电耦合到***总线1860。
计算***1800可以包括PC(个人计算机)、诸如智能电话和平板电脑等移动终端、或各种电子设备。
计算***1800还可以包括用于供给工作电压的电池，并且还可以包括应用芯片组、图形相关模块、相机图像处理器(CIS)、DRAM等。如本领域技术人员理解的，计算***1800可以包括图18中未示出的其他组件。
存储器***100不仅可以包括将数据存储在磁盘中的设备(诸如硬盘驱动器(HDD))，还可以包括将数据存储器在非易失性存储器中的设备(诸如固态驱动器(SDD)、通用闪存(UFS)设备和嵌入式MMC(eMMC)设备)。非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻RAM)和/或FRAM(铁电RAM)。另外，存储器***100可以被实现为各种类型的存储器设备中的任何一种，并且可以被安装在各种电子设备中的任何一种中。
存储器***100可以执行上述的差异化通过电压的供给及其控制。
从以上描述很清楚的是，根据本公开的实施例，可以提供能够防止在存储器设备110的数据相关操作期间的操作错误的存储器***100、存储器控制器120和存储器设备110。
此外，根据本公开的实施例，可以提供即使在存储器设备110中的存储器单元MC的阈值电压及其分布发生改变时也能够进行正常读取操作的存储器***100、存储器控制器120和存储器设备110。
此外，根据本公开的实施例，可以提供能够根据存储器设备110中的存储器单元MC的状态(“编程状态”或“擦除状态”)来在读取操作中差异化地供给通过电压Vpass的存储器***100、存储器控制器120和存储器设备110。
尽管已经示出和描述了本公开的各种实施例，但是根据本公开，本领域技术人员将理解，在不脱离本发明的范围和精神的情况下，可以进行各种修改、增加和替换。因此，所公开的实施例应当仅在描述性意义上考虑，而不是为了限制技术范围。本发明不受所公开的实施例的限制。而是，本发明涵盖落入所附权利要求及其等同物的范围内的所有配置和操作。

Claims (17)

1.一种存储器***，包括：
存储器设备，具有设置在所述存储器设备中的多个字线和多个位线，并且被配置为：在置位操作中，根据与所述多个字线中排除所选择的目标字线的至少一个第一字线相对应的页面以及与所述多个字线中排除所选择的所述目标字线的至少一个第二字线相对应的页面中的每个页面是否为编程页面或擦除页面，向所述至少一个第一字线和所述至少一个第二字线施加不同的通过电压；以及
存储器控制器，被配置为控制所述存储器设备的操作，
其中所述至少一个第一字线与包括至少一个编程存储单元的所述编程页面相对应，以及
其中所述至少一个第二字线与包括至少一个擦除存储单元的所述擦除页面相对应。
2.根据权利要求1所述的存储器***，其中所述置位操作是读取操作。
3.根据权利要求1所述的存储器***，其中所述存储器设备向所述至少一个第一字线施加第一通过电压，并且向所述至少一个第二字线施加低于所述第一通过电压的第二通过电压。
4.根据权利要求3所述的存储器***，其中所述第二通过电压大于或等于与所述至少一个第二字线相对应的至少一个存储器单元的最大阈值电压，并且小于所述第一通过电压。
5.根据权利要求4所述的存储器***，其中当所述最大阈值电压改变时，所述第二通过电压是可变的。
6.根据权利要求1所述的存储器***，
其中所述存储器控制器向所述存储器设备传输最新编程位置信息，所述最新编程位置信息指示在执行所述存储器设备的所述置位操作之前的最新编程页面或与所述最新编程页面相对应的最新编程字线，并且
其中所述存储器设备基于所述最新编程位置信息，向所述至少一个第一字线和所述至少一个第二字线施加所述不同的通过电压。
7.根据权利要求6所述的存储器***，其中所述存储器控制器在所述存储器设备的每个置位操作中向所述存储器设备传输所述最新编程位置信息。
8.根据权利要求6所述的存储器***，
其中当所述最新编程位置信息被改变时，所述存储器控制器存储改变后的最新编程位置信息，并且
其中在所述存储器设备的所述置位操作中，当存在所述改变后的最新编程位置信息已经被传输的历史时，则所述存储器控制器省略对所述改变后的最新编程位置信息的传输，并且当不存在所述改变后的最新编程位置信息已经被传输的历史时，则所述存储器控制器传输所述改变后的最新编程位置信息。
9.根据权利要求1所述的存储器***，
其中所述存储器控制器向所述存储器设备传输边界擦除位置信息，所述边界擦除位置信息指示与在执行所述存储器设备的所述置位操作之前的最新编程页面相邻的擦除页面或与所述相邻的擦除页面相对应的擦除字线，并且
其中所述存储器设备基于所述边界擦除位置信息，向所述至少一个第一字线和所述至少一个第二字线施加所述不同的通过电压。
10.一种存储器控制器，包括：
存储器接口，被配置为与存储器设备通信，所述存储器设备具有设置在所述存储器设备中的多个字线和多个位线；以及
控制电路，被配置为：在所述存储器设备的置位操作中，根据与所述多个字线中排除所选择的目标字线的至少一个第一字线相对应的页面以及与所述多个字线中排除所选择的所述目标字线的至少一个第二字线相对应的页面中的每个页面是否为编程页面或擦除页面，控制不同的通过电压被施加到所述至少一个第一字线和所述至少一个第二字线，
其中所述至少一个第一字线与包括至少一个编程存储单元的所述编程页面相对应，以及
其中所述至少一个第二字线与包括至少一个擦除存储单元的所述擦除页面相对应。
11.根据权利要求10所述的存储器控制器，其中所述控制电路控制第一通过电压被施加到所述至少一个第一字线，并且控制低于所述第一通过电压的第二通过电压被施加到所述至少一个第二字线。
12.根据权利要求10所述的存储器控制器，
其中所述控制电路通过所述存储器接口向所述存储器设备传输通过电压控制信息，以及
其中根据所述通过电压控制信息，所述控制电路控制施加到所述至少一个第一字线的第一通过电压和施加到所述至少一个第二字线的第二通过电压，其中所述第二通过电压不同于所述第一通过电压。
13.根据权利要求12所述的存储器控制器，其中所述通过电压控制信息包括最新编程位置信息，所述最新编程位置信息指示在执行所述存储器设备的所述置位操作之前的最新编程页面或与所述最新编程页面相对应的最新编程字线。
14.根据权利要求12所述的存储器控制器，其中所述通过电压控制信息包括边界擦除位置信息，所述边界擦除位置信息指示与在执行所述存储器设备的所述置位操作之前的最新编程页面相邻的擦除页面或与所述相邻的擦除页面相对应的擦除字线。
15.一种存储器设备，包括：
存储器单元阵列，具有设置在所述存储器单元阵列中的多个字线和多个位线；以及
电压输出电路，被配置为：对于置位操作，根据与所述多个字线中排除目标字线的至少一个第一字线相对应的页面以及与所述多个字线中排除所述目标字线的至少一个第二字线相对应的页面中的每个页面是否为编程页面或擦除页面，向所述至少一个第一字线和所述至少一个第二字线输出不同的通过电压，
其中所述至少一个第一字线与包括至少一个编程存储单元的所述编程页面相对应，以及
其中所述至少一个第二字线与包括至少一个擦除存储单元的所述擦除页面相对应。
16.根据权利要求15所述的存储器设备，其中所述电压输出电路向所述至少一个第一字线输出第一通过电压，并且向所述至少一个第二字线输出低于所述第一通过电压的第二通过电压。
17.根据权利要求15所述的存储器设备，还包括：
控制逻辑，被配置为从存储器控制器接收通过电压控制信息，
其中所述电压输出电路根据所述通过电压控制信息，向所述至少一个第一字线输出第一通过电压，并且向所述至少一个第二字线输出不同于所述第一通过电压的第二通过电压。
CN201911226444.6A 2019-06-03 2019-12-04 存储器***、存储器控制器和存储器设备 Active CN112037837B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190065198A KR20200138894A (ko) 2019-06-03 2019-06-03 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
KR10-2019-0065198 2019-06-03

Publications (2)

Publication Number Publication Date
CN112037837A CN112037837A (zh) 2020-12-04
CN112037837B true CN112037837B (zh) 2024-01-30

Family

ID=73549312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911226444.6A Active CN112037837B (zh) 2019-06-03 2019-12-04 存储器***、存储器控制器和存储器设备

Country Status (3)

Country Link
US (1) US10978161B2 (zh)
KR (1) KR20200138894A (zh)
CN (1) CN112037837B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614530B (zh) * 2021-01-04 2022-04-01 长江存储科技有限责任公司 三维存储器及其控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162609A (zh) * 2006-10-12 2008-04-16 三星电子株式会社 非易失性存储器件以及对其编程的方法
CN101819819A (zh) * 2009-02-26 2010-09-01 三星电子株式会社 闪存设备、对其编程的方法及包含该设备的存储***
CN101847438A (zh) * 2009-03-25 2010-09-29 三星电子株式会社 闪存器件、编程方法和存储器***
KR101034917B1 (ko) * 2009-12-30 2011-05-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
CN106169306A (zh) * 2015-05-20 2016-11-30 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106328200A (zh) * 2015-07-03 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
US9607711B1 (en) * 2015-12-31 2017-03-28 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN107025944A (zh) * 2016-01-13 2017-08-08 三星电子株式会社 检测非易失性存储器设备中的擦除失败字线的方法
CN107665721A (zh) * 2016-07-28 2018-02-06 爱思开海力士有限公司 存储器装置及其操作方法
CN109753376A (zh) * 2017-11-07 2019-05-14 爱思开海力士有限公司 存储器***及其操作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761470B1 (ko) * 2006-07-31 2007-09-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR20090055314A (ko) 2007-11-28 2009-06-02 삼성전자주식회사 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치
KR100922977B1 (ko) * 2007-12-27 2009-10-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR20100043935A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101678907B1 (ko) 2010-06-01 2016-11-23 삼성전자주식회사 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20120119322A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20130042780A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR20160008875A (ko) * 2014-07-15 2016-01-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102292642B1 (ko) * 2015-03-13 2021-08-23 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US9761313B2 (en) * 2015-04-09 2017-09-12 SK Hynix Inc. Non-volatile semiconductor memory device with multiple pass voltage and improved verification and programming operating method thereof
KR20200076403A (ko) 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러, 이들을 포함하는 저장 장치 및 그들의 동작 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162609A (zh) * 2006-10-12 2008-04-16 三星电子株式会社 非易失性存储器件以及对其编程的方法
CN101819819A (zh) * 2009-02-26 2010-09-01 三星电子株式会社 闪存设备、对其编程的方法及包含该设备的存储***
CN101847438A (zh) * 2009-03-25 2010-09-29 三星电子株式会社 闪存器件、编程方法和存储器***
KR101034917B1 (ko) * 2009-12-30 2011-05-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
CN106169306A (zh) * 2015-05-20 2016-11-30 爱思开海力士有限公司 半导体存储器件及其操作方法
CN106328200A (zh) * 2015-07-03 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
US9607711B1 (en) * 2015-12-31 2017-03-28 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN107025944A (zh) * 2016-01-13 2017-08-08 三星电子株式会社 检测非易失性存储器设备中的擦除失败字线的方法
CN107665721A (zh) * 2016-07-28 2018-02-06 爱思开海力士有限公司 存储器装置及其操作方法
CN109753376A (zh) * 2017-11-07 2019-05-14 爱思开海力士有限公司 存储器***及其操作方法

Also Published As

Publication number Publication date
CN112037837A (zh) 2020-12-04
US10978161B2 (en) 2021-04-13
KR20200138894A (ko) 2020-12-11
US20200381061A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN111258793B (zh) 存储器控制器及其操作方法
CN112650442B (zh) 存储器***、存储器控制器及操作方法
CN113010459A (zh) 存储器***、存储器控制器以及操作存储器***的方法
CN111949204A (zh) 存储器***、存储器控制器和存储器装置
CN113806254B (zh) 存储器***、存储器控制器及存储器***的操作方法
CN112349315B (zh) 存储器***、存储器控制器和操作方法
CN113010093B (zh) 存储器***以及存储器控制器
CN112037837B (zh) 存储器***、存储器控制器和存储器设备
CN115963981A (zh) 存储器***及存储器***的操作方法
US11474726B2 (en) Memory system, memory controller, and operation method thereof
US11237767B2 (en) Memory system, memory controller and method for operating memory controller
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
CN115206393A (zh) 存储器装置及存储器装置的操作方法
CN111798913A (zh) 存储器***、存储器控制器及其操作方法
CN112445726A (zh) 存储器***、存储器控制器及操作方法
US11709610B2 (en) Memory system, memory controller and operating method
US11500771B2 (en) Memory system, memory controller, and method of operating memory system
US11386000B2 (en) Memory system, memory controller and method for operating memory system in which different processors search for mapping information using different map search engines
CN112083874B (zh) 存储器***、存储器控制器和操作存储器控制器的方法
KR20230161676A (ko) 이퓨즈 메모리를 제어하는 컨트롤러 및 그 동작 방법
KR20220101264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230048747A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220144102A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN114968078A (zh) 存储器装置及其操作方法
CN114077385A (zh) 存储器***、存储器控制器以及操作存储器***的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant