CN112020739B - 显示装置的制造方法以及显示装置 - Google Patents

显示装置的制造方法以及显示装置 Download PDF

Info

Publication number
CN112020739B
CN112020739B CN201880092490.9A CN201880092490A CN112020739B CN 112020739 B CN112020739 B CN 112020739B CN 201880092490 A CN201880092490 A CN 201880092490A CN 112020739 B CN112020739 B CN 112020739B
Authority
CN
China
Prior art keywords
insulating film
power supply
line
potential
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880092490.9A
Other languages
English (en)
Other versions
CN112020739A (zh
Inventor
古川智朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN112020739A publication Critical patent/CN112020739A/zh
Application granted granted Critical
Publication of CN112020739B publication Critical patent/CN112020739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

提供一种能够通过容易且可靠地使像素电路黑点化而进行修复的显示装置的制造方法以及显示装置。形成为在被双栅极结构的第一补偿晶体管(T21)和第二补偿晶体管(T22)夹持的半导体层(SI)的杂质区域(DSI)重叠供给使驱动晶体管(T4)处于截止状态的截止电位的修复布线(REP)，并向杂质区域(DSI)照射激光以连接杂质区域(DSI)和修复布线(REP)。接着，通过使第二补偿晶体管(T22)处于导通状态，使节点(N)的电位成为与截止电位相同的电位，使驱动晶体管(T4)始终处于截止状态。由此，对像素电路(11)进行黑点化以进行修复。

Description

显示装置的制造方法以及显示装置
技术领域
以下的公开涉及显示装置的制造方法以及显示装置，更详细而言，涉及有机EL显示装置等具备通过电流驱动的电光元件的显示装置的制造方法以及显示装置。
背景技术
作为具备薄型、高画质、低功耗等特征的显示装置，有机EL(ElectroLuminescence，电致发光)显示装置受到瞩目，目前其开发正在积极进行。在有机EL显示装置中显示图像的显示面板包括：配置有多个像素电路的显示部；和以包围该显示部的方式设置的、配置有驱动各像素电路的驱动电路的边框。
各像素电路包括多个晶体管，如果这些晶体管都正常动作，则像素电路以与数据信号对应的亮度发光。但是，由于任一个晶体管始终处于导通状态，或始终处于截止状态，有时会无法正常动作。包括不能正常工作的晶体管在内的像素电路，例如由于总是熄灭而成为黑点，或由于总是点亮而成为亮点。另外，有时在连续的多个像素电路中也会发生灰度异常，在显示部上显示线缺陷。
通过对具有这样的缺陷的像素电路进行修复而始终处于熄灭状态而黑点化的显示面板，如果其缺陷的个数少，则在实际上没有问题的情况也很多。在这种情况下，如果对具有缺陷的像素电路进行修复，则可以提高显示面板的制造成品率，并降低制造成本。
在专利文献1中，将各像素电路分别分割为多个区域，针对每个区域分别设置一个有机EL元件。在这样构成的像素电路不能再正常点亮的情况下，检查像素电路中包含的有机EL元件是否依次处于导通状态而点亮。结果，公开了如下修复：如果有未点亮的有机EL元件，则照射激光将与该有机EL元件连接的布线熔断，并从像素电路切断该有机EL元件。
现有技术文献
专利文献
专利文献1：日本特开2009-134246号公报
发明内容
本发明所要解决的技术问题
但是，将各像素电路分别分割为多个区域，针对每个分割的区域设置有机EL元件，难以以不影响正常发光的有机EL元件的方式，仅将不发光的有机EL元件可靠地熔断。另外，在利用激光熔断金属布线层的情况下，需要照射大的输出的激光，此时被熔断的布线层的一部分附着在其他地方，有时会引起短路。
因此，目的在于提供一种能够通过容易且可靠地使像素电路黑点化而进行修复的显示装置的制造方法以及显示装置。
用于解决问题的方案
第一方面涉及的显示装置的制造方法是通过分别向配置于显示面板的多个像素电路供给数据信号来显示图像的显示装置的制造方法，
所述显示装置包括：
多条数据线，供给有所述数据信号；
多条扫描线，依次供给用于选择像素电路的扫描信号；
所述多个像素电路，对应于所述多条数据线和所述多条扫描线的交叉点而设置；以及
扫描线驱动电路，依次选择所述多条扫描线，
所述像素电路包括：
电光元件；
保持电容，其用于保持控制所述电光元件的驱动电流的电压；
驱动晶体管，其用于向所述电光元件供给与所述保持电容所保持的电压对应的驱动电流；
补偿晶体管，其用于将从数据线施加的所述数据信号写入连接有所述驱动晶体管的控制端子和所述保持电容的节点，并且补偿所述驱动晶体管的阈值电压；
第一电源布线，其供给用于将驱动电流供给至所述电光元件以使所述电光元件发光所需的电源电位；以及
截止电位供给布线，其供给从所述第一电源布线施加的所述电源电位作为使所述驱动晶体管成为截止状态的截止电位，
所述补偿晶体管是双控制端子结构的晶体管，所述双控制端子结构的晶体管形成在连接所述节点和所述驱动晶体管的第二导通端子的半导体层上且由第一补偿晶体管和第二补偿晶体管构成，
所述第一补偿晶体管的第二导通端子和所述第二补偿晶体管的第一导通端子连接到杂质区域，所述杂质区域包括在夹在所述第一补偿晶体管和所述第二补偿晶体管之间的所述半导体层上形成的杂质，而且，所述第一补偿晶体管的第一导通端子连接到所述驱动晶体管的第二导通端子，所述第二补偿晶体管的第二导通端子连接到所述节点，所述第一补偿晶体管和所述第一补偿晶体管的控制端子均与扫描线连接，
所述截止电位供给布线的一部分夹着无机绝缘膜与所述半导体层的所述杂质区域重叠地形成，另一部分与施加所述截止电位的电源布线连接，
所述制造方法包括：
通过从所述显示面板的背面侧向重叠所述截止电位供给布线和所述杂质区域而形成的区域照射激光，将所述截止电位供给布线和所述杂质区域电连接的工序。
发明效果
根据第一方面，形成为在被夹在双控制端子结构的第一补偿晶体管与第二补偿晶体管之间的半导体层的杂质区域，重叠供给使驱动晶体管处于截止状态的截止电位的截止电位供给布线。接着，通过对夹在它们之间的无机绝缘膜照射激光，使无机绝缘膜蒸发，并且使杂质区域和截止电位供给布线融化而连接。进而，通过使第二补偿晶体管处于导通状态，使节点的电位成为与截止电位相同的电位。由此，由于截止电位被施加到驱动晶体管的控制端子，因此驱动晶体管始终处于截止状态。其结果，驱动电流不被供给至电光元件，因此电光元件总是处于熄灭状态，且像素电路被黑点化。
附图说明
图1是表示第一实施方式所涉及的有机EL显示装置的整体构成的框图。
图2是示出形成在有机EL显示装置的显示部中的像素电路的构成的电路图。
图3是示出驱动图2所示的像素电路的方法的时序图。
图4是示出图3所示的初始化期间的像素电路的动作的图。
图5是示出图3所示的数据写入期间中的像素电路的动作的图。
图6是示出图3所示的发光期间中的像素电路的动作的图。
图7是示出图2所示的像素电路的写入晶体管始终处于导通状态时的问题点的图。
图8是示出为了改善图7所示的第二初始化晶体管的动作不良而进行的修复的最初步骤的图。
图9是示出为了改善图7所示的第二初始化晶体管的动作不良，接着图8所示的步骤而进行的修复的步骤的图。
图10是示出为了改善图7所示的第二初始化晶体管的动作不良，接着图9所示的步骤而进行的修复的步骤的图。
图11是示出为了改善图7所示的第二初始化晶体管的动作不良，接着图10所示的步骤而进行的修复的步骤的图。
图12是示出用于进行修复的第一布线布局的图，更详细而言，(a)是布线布局的一部分的俯视图，(b)是沿箭头线的修复前的布线布局的剖面图，(c)是沿箭头线的修复后的布线布局的剖面图。是表示第一实施方式的变形例的显示面板的一部分的图。
图13是示出用于进行修复的第二布线布局的图，更详细而言，(a)是布线布局的一部分的俯视图，(b)是沿箭头线的修复前的布线布局的剖面图，(c)是沿箭头线的修复后的布线布局的剖面图。
图14是示出用于进行修复的第三布线布局的图，更详细而言，(a)是布线布局的一部分的俯视图，(b)是沿箭头线的修复前的布线布局的剖面图，(c)是沿箭头线的修复后的布线布局的剖面图。
图15是示出用于进行修复的第四布线布局的图，更详细而言，(a)是布线布局的一部分的俯视图，(b)是沿箭头线的修复前的布线布局的剖面图，(c)是沿箭头线的修复后的布线布局的剖面图。
图16是示出用于进行修复的第五布线布局的图，更详细而言，(a)是布线布局的一部分的俯视图，(b)是沿箭头线的修复前的布线布局的剖面图，(c)是沿箭头线的修复后的布线布局的剖面图。
图17是示出用于进行修复的第六布线布局的图，更详细而言，(a)是布线布局的一部分的俯视图，(b)是沿箭头线的修复前的布线布局的剖面图，(c)是沿箭头线的修复后的布线布局的剖面图。
图18是示出第二实施方式所涉及的有机EL显示装置的像素电路中包含的写入晶体管始终处于导通状态时的问题点的图。
图19是示出为了改善图18所示的写入晶体管的动作不良而进行的修复的最初步骤的图。
图20是示出为了改善图18所示的写入晶体管的动作不良，接着图19所示的步骤而进行的修复的步骤的图。
图21是示出为了改善图18所示的写入晶体管的动作不良，接着图20所示的步骤而进行的修复的步骤的图。
图22是示出为了改善图18所示的写入晶体管的动作不良，接着图21所示的步骤而进行的修复的步骤的图。
图23是示出在进行了图22所示的修复之后进一步以不显示线缺陷的方式进行的修复的图。
具体实施方式
以下，参照附图，对第一以及第二实施方式进行说明。此外，本说明书中的“连接”只要没有特别说明，则意味着“电连接”，在不脱离本发明的主旨的范围内，不仅意味着直接连接，也包括借助其他元件的间接连接的情况。
＜1.第一实施方式＞
＜1.1有机EL显示装置的构成＞
图1是示出第一实施方式所涉及的有机EL显示装置的整体构成的框图。如图1所示，有机EL显示装置(以下，仅称为“显示装置”)具备显示部10、显示控制电路20、数据线驱动器30、扫描线驱动器50以及发射线驱动器60。图1所示的有机EL显示装置从数据线驱动器30直接向各数据线供给数据信号。在本实施方式中，通过数据线驱动器30实现数据线驱动电路，通过扫描线驱动器50实现扫描线驱动电路，通过发射线驱动器60实现发光控制线驱动电路。
在显示面板10配置有m(m为2以上的整数)条数据线D1～Dm，和n(n为2以上的整数)条扫描线S1～Sn。另外，显示部10在各数据线与各扫描线的每个交叉点设置有像素电路11。更详细而言，与m条数据线D1～Dm和n条扫描线S1～Sn的交叉点分别对应，设置有m×n个像素电路11。
在显示部10中，还与n条扫描线S1～Sn平行地配置有作为n条发光控制线的发射线E1～En。m条数据线D1～Dm连接到数据线驱动器30。n条扫描线S1～Sn连接到扫描线驱动器50。n条发射线E1～En连接到发射线驱动器60。
另外，在显示部配置有在各像素电路11中共用的电源线(未图示)。更详细地说，配置有：供给用于驱动后述的有机EL元件(也称为“电光元件”)的高电平电位ELVDD的电源线(以下称为“高电平电源线”，并与高电平电位同样用附图标记ELVDD来表示)；以及供给用于驱动有机EL元件的低电平电位ELVSS的电源线(以下称为“低电平电源线”，并与低电平电位同样用附图标记ELVSS来表示)。进而，配置有供给用于后述的初始化动作的初始化电位Vini的初始化线(与初始化电位同样用附图标记Vini来表示)。这些电位从电源电路(未图示)供给。
显示控制电路20向数据线驱动器30、扫描线驱动器50以及发射线驱动器60输出各种控制信号。更具体地，显示控制电路20向数据线驱动器30输出数据起始脉冲DSP、数据时钟DCK、显示数据DA和锁存脉冲LP。显示控制电路20还向扫描线驱动器50输出扫描起始脉冲SSP和扫描时钟SCK。显示控制电路20还向发射线驱动器60输出发射起始脉冲ESP和发射时钟ECK。
数据线驱动器30包括未图示的m位的移位寄存器、采样电路、锁存电路和m个D/A转换器等。移位寄存器具有相互级联连接的m个双稳定电路，与数据时钟DCK同步地传输供给至第一级的数据起始脉冲DSP，并从各级输出采样脉冲。根据采样脉冲的输出定时，将显示数据DA供给至采样电路。采样电路根据采样脉冲存储显示数据DA。当在采样电路中存储一行的显示数据DA时，显示控制电路20向锁存电路输出锁存脉冲LP。当接收到锁存脉冲LP时，锁存电路保持存储在采样电路中的显示数据DA。D/A转换器对应于分别连接到数据线驱动器30的m个输出端子(未图示)的m条数据线D1～Dm而设置，将保持在锁存电路中的显示数据DA转换为作为模拟电压信号的数据信号，并且将所得到的数据信号号分别输出到数据线D1～Dm。
扫描线驱动器50驱动n条扫描线S1～Sn。更具体地，扫描线驱动器50包括未图示的移位寄存器和缓冲器等。移位寄存器与扫描时钟SCK同步地依次传输扫描起始脉冲SSP。从移位寄存器的各级输出的扫描信号经由缓冲器依次供给至对应的扫描线S1～Sn。通过有效的(在本实施方式中为低电平的)扫描信号，一并选择由连接到扫描线Sj的m个像素电路11构成的像素。
发射线驱动器60驱动n条发射线E1～En。更具体地，发射线驱动器60包括未图示的移位寄存器和缓冲器等。移位寄存器与发射时钟ECK同步地依次传输发射起始脉冲ESP。从移位寄存器的各级输出的发射信号经由缓冲器被供给至对应的发射线Ej(j＝1～n)。
作为一个示例，图1示出了将扫描线驱动器50配置在显示部10的一端侧(图1中的显示部10的左侧)并且将发射线驱动器60配置在显示部10的另一端侧(图1中的显示部10的右侧)的有机EL显示装置，但并不限于此。例如，也可以是将扫描线驱动器50和发射线驱动器60均配置在两侧的两侧输入结构。另外，为了减少数据线驱动器30的输出端子数，也可以在数据线驱动器30与各像素电路之间设置解复用器部。在这种情况下，数据线驱动器30以被称为SSD(Source Shared Driving，源共享驱动)的驱动方式驱动所输出的数据信号，所述SSD经由解复用器单元供给至各数据线。
＜1.2像素电路的构成＞
对像素驱动电路11的构成进行说明。图2是示出形成在显示部中的像素电路11的构成的电路图。如图2所示，像素电路11包括一个有机EL元件OLED、七个p沟道型晶体管T1～T7以及一个存储电容器Cst(也称为“保持电容”)。更具体地，像素电路11包括第一初始化晶体管T1、补偿晶体管T2、写入晶体管T3、驱动晶体管T4、电源供给晶体管T5、发光控制晶体管T6和第二初始化晶体管T7。
驱动晶体管T4具有栅极端子、第一导通端子和第二导通端子。驱动晶体管T4的第一导通端子是经由电源供给晶体管T5连接到高电平电源线ELVDD的导通端子，第二导通端子是经由发光控制晶体管T6连接到有机EL元件OLED的导通端子。在驱动晶体管T4中，根据载流子的流动，第一导通端子和第二导通端子分别成为源极端子和漏极端子，或成为漏极端子和源极端子。具体地，在作为载流子的空穴从第一导通端子流向第二导通端子的情况下，第一导通端子成为源极端子，第二导通端子成为漏极端子。相反，在空穴从第二导通端子流向第一导通端子的情况下，第二导通端子成为源极端子，第一导通端子成为漏极端子。
在像素电路11中配置有扫描线Sj(1≤j≤n的整数)、前扫描线Sj-1(也称为“放电线”)、发射线Ej、数据线Di(1≤i≤m的整数)、高电平电源线ELVDD、低电平电源线ELVSS以及初始化线Vini。写入晶体管T3的栅极端子与扫描线Sj连接，源极端子与数据线Di连接，根据扫描线Sj的选择将供给至数据线Di的数据信号供给至驱动晶体管T4的第一导通端子。
驱动晶体管T4的第一导通端子与写入晶体管T3的第二导通端子连接，栅极端子与节点N连接。节点N是连接有后述的补偿晶体管T2的第二导通端子和存储电容器Cst的第一端子的连接点，向驱动晶体管T4的栅极端子施加的数据信号的电压(数据电压)被充电。驱动晶体管T4将根据向节点N充电的数据电压决定的驱动电流供给至有机EL元件OLED。
补偿晶体管T2设置在驱动晶体管T4的栅极端子与第二导通端子之间，且采用双栅极结构以减少漏电流。在需要区别说明构成该双栅极结构的两个晶体管的情况下，将第一导通端子连接到驱动晶体管T4的第二导通端子的晶体管被称为第一补偿晶体管T21、将第二导通端子连接到节点N的晶体管称为第二补偿晶体管T22。在第一补偿晶体管T21的第二导通端子和第二补偿晶体管T22的第一导通端子的连接点的上方，配置有被施加有高电平电位ELVDD的电极。当激光照射到上述连接点时，绝缘膜蒸发，连接点和电极熔化而连接(有时称之为“激光熔体”)。由此，从高电平电源线向第一补偿晶体管T21的第二导通端子和第二补偿晶体管T22的第一导通端子的连接点供给高电平电位ELVDD。因此，在本说明书所示的像素电路的电路图中，如图2所示，为了方便起见,将连接点和电极通过激光熔体融化而连接,表示为开关SW被打开的状态。
在以下说明中，在不需要区分第一补偿晶体管T21和第二补偿晶体管T22的情况下，将它们一起作为补偿晶体管T2进行说明。补偿晶体管T2的栅极端子与扫描线Sj连接。对于补偿晶体管T2而言，若扫描线Sj为有效(低电平)时则导通，并且二极管连接驱动晶体管T4。由此，节点N的电位Vn成为如下式(1)所表示的、比数据电压Vdata低了驱动晶体管T4的阈值电压Vth的电压。该节点N的电位Vn作为栅极电压Vg被施加到驱动晶体管T4的栅极端子。
Vn＝Vdata-Vth...(1)
此处，Vdata是数据电压，Vth是驱动晶体管T4的阈值电压。
第一初始化晶体管T1的栅极端子与前扫描线Sj-1连接，并且设置在驱动晶体管T4的栅极端子与初始化线Vini之间。第一初始化晶体管T1也与补偿晶体管T2相同，是双栅极结构的晶体管。第一初始化晶体管T1在前扫描线Sj-1的电位变为活跃时导通，通过对节点N施加初始化电位Vini，来初始化节点N的电位。由此，驱动晶体管T4的栅极端子被施加有初始化电位Vini。
电源供给晶体管T5的栅极端子与发射线Ej连接，并且设置在高电平电源线ELVDD与驱动晶体管之间。电源供给晶体管T5根据发射线Ej的选择将高电平电位ELVDD供给至驱动晶体管T4的第一导通端子。
发光控制晶体管T6的栅极端子连接到发射线Ej，并且设置在驱动晶体管T4与有机EL元件OLED之间。发光控制晶体管T6根据发射线Ej的选择，使驱动晶体管T4的第二导通端子和有机EL元件OLED导通。由此，由驱动晶体管T4控制电流值的驱动电流从高电平电源线ELVDD通过驱动晶体管T4流向有机EL元件OLED。
第二初始化晶体管T7的栅极端子连接到扫描线Sj，并且设置在有机EL元件OLED的阳极与初始化线Vini之间。第二初始化晶体管T7在选择了扫描线Sj时将初始化电位Vini施加给有机EL元件OLED的阳极，并初始化阳极的电位。
存储电容器Cst的第一端子连接到节点N，而第二端子连接到高电平电源线ELVDD。存储电容器Cst在补偿晶体管T2和第一初始化晶体管T1处于截止状态时保持节点N的电位。
有机EL元件OLED的阳极(有机EL元件OLED的一端)连接到发光控制晶体管T6的第二导通端子，阴极(有机EL元件OLED的另一端)连接到低电平电源线ELVSS，并且从驱动晶体管T4供给的驱动电流流动时，以与其电流值对应的亮度发光。另外，在有机EL元件OLED的阳极与阴极之间，设置有电容器Coled，其保持施加到有机EL元件OLED的电压。
此外，如上所述，补偿晶体管T2和第一初始化晶体管T1均是双栅极结构的晶体管。双栅极结构(有时称为“双控制端子结构”)的晶体管是指,栅极端子上被输入有共通的控制端子,第一补偿晶体管的导通端子与第二补偿晶体管的导通端子电连接,且沟道层通过相同的半导体层连续形成的结构的晶体管。
＜1.3像素电路的通常动作＞
接下来，对像素电路11中包括的七个晶体管都正常动作的通常动作进行说明。图3是示出驱动图2所示的像素电路11的方法的时序图。另外，图4是示出图3所示的初始化期间中的像素电路11的动作的图，图5是示出图3所示的数据写入期间中的像素电路11的动作的图，图6是示出图3所示的发光期间中的像素电路11的动作的图。
如图3所示，在时刻t1，发射线Ej的电位从高电平变化为低电平。进而，在时刻t2，前扫描线Sj-1的电位从高电平变化为低电平。由此，如图4所示，第一初始化晶体管T1成为导通状态，初始化电位Vini从初始化线Vini经由第一初始化晶体管T1被供给至存储电容器Cst以及节点N，并被施加到驱动晶体管T4的栅极端子。因此，驱动晶体管T4的栅极端子的电位被初始化，像素电路11的节点N的电位从在前一级的扫描期间充电的数据电压下降到比低电平更低的初始化电位Vini。此外，此时供给至前扫描线Sj-1的低电平的电位与在前一级的像素的扫描期间施加到扫描线的低电平的电位为相同电平。
在时刻t3，前扫描线Sj-1的电位从低电平变化为高电平，第一初始化晶体管T1变为截止状态。另外，开始从数据线驱动器30向数据线Di供给数据信号。这样，从时刻t2到时刻t3为止的期间是进行存储电容器Cst和节点N的初始化的初始化期间。
在时刻t4，扫描线Sj的电位从高电平变化为低电平。另外，数据线Di的电位成为数据信号的电位。由此，如图5所示，写入晶体管T3和补偿晶体管T2成为导通状态，数据信号经由写入晶体管T3、驱动晶体管T4和补偿晶体管T2被写入节点N。另外，进行驱动晶体管T4的阈值电压的补偿。此时，对存储电容器Cst充电比数据信号的电位低驱动晶体管T4的阈值电压的量的电位。低电平的电位也被施加于连接到扫描线Sj的第二初始化晶体管T7的栅极端子，因此第二初始化晶体管T7也处于导通状态。由此，为了使有机EL元件OLED发光而被充电至电容器Coled的电压经由第二初始化晶体管T7被放电至初始化线Vini。
在时刻t5，扫描线Sj的电位从低电平变化为高电平。由此，写入晶体管T3和补偿晶体管T2成为截止状态，数据信号向节点N的写入停止。这样，从时刻t4到时刻t5为止的期间是向节点N写入充电到数据线的数据信号的数据写入期间。
在时刻t6，发射信号从高电平变化为低电平。由此，如图6所示，发光控制晶体管T6成为导通状态，由驱动晶体管T4控制电流值的电流从高电平电源线ELVDD通过电源供给晶体管T5、驱动晶体管T4及发光控制晶体管T6而流向有机EL元件OLED。由此，有机EL元件以与数据信号对应的亮度发光。
＜1.4修复＞
如果图2所示的像素电路11中包含的七个晶体管正常动作，则如上所述，各像素电路11以与数据信号对应的亮度发光。但是，由于7个晶体管中的任一个始终处于导通状态，或始终处于截止状态，有时像素电路11会无法再正常动作。包括不能正常工作的晶体管在内的像素电路，例如由于总是熄灭而成为黑点，或由于总是点亮而成为亮点。另外，由于像素电路11的特定晶体管变得不能正常动作，因此有时由于与该像素电路11相同的高电平电源线ELVDD连接的其它像素电路11同时成为动作不良而产生线缺陷。
在具有这样的缺陷的像素电路11少的显示面板的情况下，如果进行使变得不能正常地动作的像素电路11始终作为黑点显示的修复,则缺陷变得不易显眼。即使是进行了这样的修复的显示面板，如果修复后的像素电路的个数少，则大多在实用上没有问题。这样，与不修复具有缺陷的显示面板而丢弃的情况相比，显示面板的制造成品率提高，能够抑制显示面板的制造成本。因此，为了有效地利用具有缺陷的显示面板而进行修复。
＜1.4.1显示面板的检查＞
对形成在显示面板上的各像素电路的检查，在显示面板上形成像素电路之后进行。通过像素电路的检查，在检测出存在黑点、亮点、线缺陷等显示不良的像素电路的情况下，确定构成像素电路的晶体管中动作不良的晶体管及其不良模式。接着，通过对包含确定了不良模式的晶体管的电路进行修复，来研究该像素电路是否能够黑点化，在判断为能够黑点化的情况下进行该电路的修复。再次检查修复后的像素电路，确认已被黑点化。这样进行了修复的显示面板包括正常动作的像素电路，还并且还包括被黑点化的像素电路。
＜1.4.2高电平电位的供给＞
在本实施方式中说明的修复是通过将高电平电源线ELVDD连接到被第一补偿晶体管T21和第二补偿晶体管T22夹持的区域而进行的修复。因此，在说明修复的方法之前，在本实施方式中，说明将高电平电源线ELVDD连接到被第一补偿晶体管T21和第二补偿晶体管T22夹持的区域的理由。
首先，对将高电平电源线ELVDD连接到第二补偿晶体管T22的第二导通端子的情况进行说明。在这种情况下，通过前扫描线Sj-1的电位从高电平变化为低电平，因此当第一初始化晶体管T1成为导通状态时，存在高电平电源线ELVDD和初始化线Vini短路的问题。
接着，说明将高电平电源线ELVDD连接到第一补偿晶体管T21的第一导通端子的情况。在这种情况下，通过发射线Ej从高电平变化为低电平，因此当发光控制晶体管T6成为导通状态时,高电平电位ELVDD被施加于有机EL元件OLED的阳极。由此，电流从有机EL元件OLED的阳极流向阴极，因此产生了应该被黑点化的有机EL元件发光的问题点。
因此，在本实施方式中，为了不产生上述问题，将高电平电源线ELVDD连接到夹在第一补偿晶体管T21与第二补偿晶体管T22之间的半导体层上的区域。此外，半导体层的区域是以高电平电源线ELVDD被欧姆连接的方式掺杂有杂质的杂质区域。更详细地说，由于构成像素电路11的晶体管是p沟道型，因此杂质区域是p型杂质区域。
＜1.4.3修复方法＞
在本实施方式中，对当第二初始化晶体管T7始终处于导通状态时执行的修复进行说明。在说明修复之前，说明第二初始化晶体管T7始终处于导通状态时的问题点。
图7是示出图2所示的像素电路11的第二初始化晶体管T7始终处于导通状态时的问题点的图。参照图3和图7，在时刻t4，扫描线Sj的电位从高电平变化为低电平，从而第二初始化晶体管T7、第一补偿晶体管T21和第二补偿晶体管T22变为导通状态。由此，对数据线Di充电后的数据信号通过写入晶体管T3、驱动晶体管T4、第一补偿晶体管T21和第二补偿晶体管T22被写入节点N，并且被施加至驱动晶体管T4的栅极端子。接着，当发射线Ei的电位从高电平变化为低电平时，电源供给晶体管T5和发光控制晶体管T6变为导通状态，与数据信号对应的电流值的电流从高电平电源线ELVDD流向有机EL元件OLED。
此时，由于第二初始化晶体管T7始终处于导通状态，因此高电平电源线ELVDD和初始化线Vini短路，电流也流向初始化线Vini。由此，流向有机EL元件OLED的电流变少，有机EL元件OLED以与数据信号对应的亮度不同的亮度发光。进而，高电平电源线ELVDD的高电平电位ELVDD也受到高电平电源线ELVDD和初始化线Vini短路的影响而发生变动，在与该高电平电源线ELVDD连接的其他像素电路中也同时产生异常灰度。这样，如果在与同一高电平电源线ELVDD连接的多个像素电路中同时产生异常灰度，则观众将其识别为线缺陷。
图8～图11是依次示出为了改善图7所示的第二初始化晶体管T7的动作不良而进行的修复的步骤的图。首先，如图8所示，通过用激光照射第一补偿晶体管T21的第二导通端子与第二补偿晶体管T22的第一导通端子的连接点，使绝缘膜蒸发，将连接点连接到高电平电位ELVDD的电极。因此，将高电平电位ELVDD施加到被夹在第一补偿晶体管T21与第二补偿晶体管T22之间的连接点。接下来，当通过前扫描线Sj-1的电位从高电平变为低电平而使第一初始化晶体管T1成为导通状态时，如图9所示，初始化电位Vini被施加到存储电容器Cst和驱动晶体管T4的栅极端子。由此，存储电容器Cst和驱动晶体管T4的栅极端子的电位被初始化。
接下来，当扫描线Sj的电位从高电平变化为低电平时，如图10所示，第一、第二补偿晶体管T21、T22变为导通状态，并且被施加到第一补偿晶体管T21和第二补偿晶体管T22的连接点处的高电平电位ELVDD经由节点N被施加到驱动晶体管T4的栅极端子。由此，驱动晶体管T4变为截止状态。此时，由于写入晶体管T3也变为导通状态，因此数据信号从数据线Di被施加到驱动晶体管T4的第一导通端子。然而，由于驱动晶体管T4变为截止状态，因此数据信号不能通过驱动晶体管T4。之后，如果发射线Ej的电位从高电平变化为低电平，则如图11所示，电源供应晶体管T5和发光控制晶体管T6变为导通状态，但是驱动晶体管T4处于截止状态。因此，电流不从高电平电源线ELVDD通过驱动晶体管T4流向有机EL元件OLED。在这种情况下，由于有机EL元件OLED总是处于熄灭状态，因此第二初始化晶体管T7可以使始终处于导通状态的不良像素电路黑点化。
此外，即使当发射线Ej的电位从高电平变化为低电平且第二初始化晶体管T7处于导通状态时，由于驱动晶体管T4也处于截止状态，因此高电平电源线ELVDD和初始化线Vini不会短路。在这种情况下，由于高电平电源线的电位不会受到初始化线Vini的电位的影响而发生变动，因此在与同一高电平电源线ELVDD连接的其他像素电路中不会产生异常灰度。这样，根据本实施方式，通过对第二初始化晶体管T7始终处于导通状态的像素电路进行修复，能够使该像素电路黑点化。进而，由于在与该像素电路相同的高电平电源线ELVDD连接的其他像素电路中也不会产生异常灰度，因此观众也不识别线缺陷。
＜1.5布线布局＞
对能够进行上述修复的各布线布局进行说明。在下文中，在对形成有第一补偿晶体管T21和第二补偿晶体管T22的半导体层SI、作为第一补偿晶体管T21和第二补偿晶体管T22的栅极端子发挥功能的扫描线SCAN、以及分别示出数据线D和高电平电源线之间的相互位置关系的第一至第四布线布局之前，说明在各布线布局中使用的布线。
在绝缘基板90上形成有作为晶体管的信道区域、源极/漏极区域发挥功能、作为连接各晶体管的布线发挥功能的半导体层SI。以覆盖半导体层SI的方式，形成有例如由硅氧化物膜、氮化硅膜等无机绝缘膜够成的栅极绝缘膜91。在栅极绝缘膜91上形成有扫描线SCAN,该扫描线SCAN由第一金属层构成,还作为一部分晶体管的栅极端子发挥功能。
以覆盖扫描线SCAN的方式，形成有由无机绝缘膜构成的第一层间绝缘膜92。在第一层间绝缘膜92上形成第二金属层，该第二金属层用作存储电容器Cst的电极或用作修复布线REP。以覆盖第二金属层的方式，形成有由无机绝缘膜构成的第二层间绝缘膜93。在第二层间绝缘膜93上形成有由第三金属层构成的数据线D和高电平电源线ELVDD。
另外，连接有第一补偿晶体管T21和第二补偿晶体管T22的半导体层上SI的连接点处，连接有后述的高电平电源线ELVDD。连接有高电平电源线ELVDD的半导体层SI的区域成为掺杂有p型杂质的杂质区域DSI。由此，高电平电源线ELVDD与半导体层SI进行欧姆连接。
＜1.5.1第一布线布局＞
图12是示出用于进行修复的第一布线布局的图，更详细而言，图12(a)是布线布局的一部分的俯视图，图12(b)是沿箭头线A-A’的修复前的布线布局的剖面图，图12(c)是沿箭头线A-A’的修复后的布线布局的剖面图。
如图12(a)所示，在像素电路中，数据线D、高电平电源线ELVDD，和与该像素电路相邻的其他像素电路的数据线D平行配置，且以与它们交叉的方式配置有扫描线SCAN。扫描线SCAN具有从扫描线SCAN分支、与高电平电源线ELVDD平行且一部分重叠延伸的突起部SCP。
半导体层SI被形成为与扫描线SCAN的突起部SCP和扫描线SCAN分别逐个交叉。在扫描线SCAN与半导体层SI交叉的位置处形成第一补偿晶体管T21，在扫描线SCAN的突起部SCP与半导体层SI交叉的位置处形成第二补偿晶体管T22。此外，进行修复时使用的修复布线REP的一端与形成在半导体层SI上的杂质区域DSI重叠，另一端与高电平电源线ELVDD重叠。另外，有时将高电平电源线ELVDD称为“第一电源布线”。在这种情况下，修复布线REP形成为不与数据线D重叠。
接下来，说明修复方法。如图12(b)所示，以覆盖在绝缘基板90上形成的半导体层SI的方式形成栅极绝缘膜91。在栅极绝缘膜91上形成扫描线SCAN，且以覆盖扫描线SCAN的方式形成第一层间绝缘膜92。在第一层间绝缘膜上形成由第一金属层构成的修复布线REP。以覆盖修复布线REP的方式形成第二层间绝缘膜93。在第二层间绝缘膜上形成有由第二金属层构成的高电平电源线ELVDD和数据线D。修复布线REP的一端通过形成在第二层间绝缘膜上的接触孔93H与高电平电源线ELVDD连接。修复布线REP的另一端配置在绝缘膜上，该绝缘膜由在第一补偿晶体管T21和第二补偿晶体管T22夹持的半导体层SI的杂质区域DSI的上部层叠的栅极绝缘膜91和第一层间绝缘膜92构成。
如图12(c)所示，为了将半导体层SI连接到修复布线REP，从绝缘基板90的背面侧将激光照射到杂质区域DSI。此时，在激光的输出过大的情况下，半导体层SI消失，在激光的输出过小的情况下，不能将半导体层SI连接到修复布线REP。因此，在半导体层SI与修复布线REP之间设置的各绝缘膜蒸发，并且以半导体层SI和修复布线REP融化并可靠连接的方式设定的输出的激光从绝缘基板90的背面侧向半导体层SI的杂质区域DSI内的照射区域LA照射。由此，杂质区域DSI的栅极绝缘膜91和第一层间绝缘膜92消失，半导体层SI与修复布线REP连接。其结果，驱动晶体管T4的栅极端子成为高电平电位ELVDD，因此驱动晶体管T4变为截止状态，像素电路被黑点化。
此外，将施加到作为第一补偿晶体管T21和第二补偿晶体管T22的连接点的半导体层SI的杂质区域DSI的高电平电位ELVDD称为“截止电位”。另外，在第一布线布局中，有时将连接到向杂质区域DSI施加截止电压的修复布线REP的高电平电源线ELVDD称为“截止电压供给布线”。
＜1.5.2第二布线布局＞
图13是示出用于进行修复的第二布线布局的图，更详细而言，图13(a)是布线布局的一部分的俯视图，图13(b)是沿箭头线A-A’的修复前的布线布局的剖面图，图13(c)是沿箭头线A-A’的修复后的布线布局的剖面图。
如图13(a)所示，在像素电路中，数据线D和高电平电源线ELVDD平行配置，且以与它们交叉的方式配置扫描线SCAN。扫描线SCAN在被高电平电源线ELVDD和数据线D夹着的区域中，具有从扫描线SCAN分支、与高电平电源线ELVDD平行延伸的突起部SCP。
半导体层SI被配置为与扫描线SCAN的突起部SCP和扫描线SCAN分别逐个交叉。在扫描线SCAN与半导体层SI交叉的位置处形成第一补偿晶体管T21，在扫描线SCAN的突起部SCP与半导体层SI交叉的位置处形成第二补偿晶体管T22。此外，与第一布线布局的情况不同，没有设置修复布线。
接下来，说明修复方法。如图13(b)所示，以覆盖在绝缘基板90上形成的半导体层SI的方式形成栅极绝缘膜91。在栅极绝缘膜91上形成扫描线SCAN，且以覆盖扫描线SCAN的方式形成第一及第二层间绝缘膜92、93。进而，在第二层间绝缘膜93上形成有由第二金属层构成的高电平电源线ELVDD和数据线D。因此，栅极端子被夹在由扫描线SCAN形成的第一补偿晶体管T21和第二补偿晶体管T22之间的半导体层SI的杂质区域DSI，以及高电平电源线ELVDD通过栅极绝缘膜91、第一及第二层间绝缘膜92、93分离。
如图13(c)所示，在半导体层SI与高电平电源线ELVDD之间设置的各绝缘膜蒸发，并且以连接到半导体层SI和高电平电源线ELVDD的修复布线REP融化并可靠连接的方式设定的输出的激光从绝缘基板90的背面侧向杂质区域DSI内的照射区域LA照射。由此，使杂质区域DSI上的栅极绝缘膜91、第一及第二层间绝缘膜92、93蒸发，并且使半导体层SI的杂质区域DSI和高电平电源线ELVDD融化而连接。其结果，由于从高电平电源线ELVDD向驱动晶体管T4的栅极端子施加高电平电位ELVDD，使得驱动晶体管T4变为截止状态，且像素电路被黑点化。此外，在第二布线布局中，有时将向杂质区域DSI施加截止电压的高电平电源线ELVDD称为“截止电压供给布线”。
＜1.5.3第三布线布局＞
图14是示出用于进行修复的第三布线布局的图，更详细而言，图14(a)是布线布局的一部分的俯视图，图14(b)是沿箭头线A-A’的修复前的布线布局的剖面图，图14(c)是沿箭头线A-A’的修复后的布线布局的剖面图。
如图14(a)所示，在第三布线布局中，在图13的布线布局中，高电平电源线ELVDD夹着半导体层SI且配置在与扫描线SCAN的突起部SCP相反一侧。高电平电源线ELVDD具有从高电平电源线ELVDD分支并与扫描线SCAN平行延伸的突起部ELP。
半导体层SI被形成为与扫描线SCAN的突起部SCP和扫描线SCAN分别逐个交叉。在扫描线SCAN与半导体层SI交叉的位置处形成第一补偿晶体管T21，在扫描线SCAN的突起部SCP与半导体层SI交叉的位置处形成第二补偿晶体管T22。由此，高电平电源线ELVDD的突起部与半导体层SI交叉，并且连接到如后所述的半导体层SI。由于其他布线的配置与图13所示的情况相同，因此省略其说明。
接下来，说明修复方法。如图14(b)所示，以覆盖在绝缘基板90上形成的半导体层SI的方式形成栅极绝缘膜91。在栅极绝缘膜91上形成扫描线SCAN，且以覆盖扫描线SCAN的方式形成第一及第二层间绝缘膜92、93。在第二层间绝缘膜上形成有由第二金属层构成的高电平电源线ELVDD及其突起部ELP，以及数据线D。被夹在第一补偿晶体管T21和第二补偿晶体管T22之间的半导体层SI的杂质区域DSI中，半导体SI和高电平电源线ELVDD的突起部ELP通过栅极绝缘膜91、第一及第二层间绝缘膜92、93分离。
如图14(c)所示，使设置在半导体层SI的杂质区域DSI与高电平电源线ELVDD的突起部ELP之间的各绝缘膜蒸发，并且以半导体层SI和高电平电源线ELVDD的突起部ELP融化并可靠地连接的方式设定的输出的激光从绝缘基板90的背面侧向杂质区域DSI内的照射区域LA照射。由此，半导体层SI的杂质区域DSI与高电平电源线ELVDD的突起部ELP连接，从高电平电源线ELVDD向驱动晶体管T4的栅极端子施加高电平电位ELVDD，因此驱动晶体管T4变为截止状态，且像素电路被黑点化。此外，在第三布线布局中，有时将连接到向杂质区域DSI施加截止电压的突起部ELP的高电平电源线ELVDD称为“截止电压供给布线”。
＜1.5.4第四布线布局＞
图15是示出用于进行修复的第四布线布局的图，更详细而言，图15(a)是布线布局的一部分的俯视图，图15(b)是沿箭头线A-A’的修复前的布线布局的剖面图，图15(c)是沿箭头线A-A’的修复后的布线布局的剖面图。
如图15(a)所示，配置有与像素电路的数据线D平行配置的平行第一高电平电源线FELVDD1，并且以与它们交叉的方式配置有扫描线SCAN和交叉第一高电平电源线FELVDD2。如后所述，平行第一高电平电源线FELVDD1和交叉第一高电平电源线FELVDD2由相同的金属层形成，并且以成为相同电位的方式连接。另外，以与平行第一高电平电源线FELVDD1重叠的方式形成有第二高电平电源线SELVDD。
扫描线SCAN在被平行第一高电平电源线FELVDD1和相邻的像素电路的数据线D夹着的区域中，具有从扫描线SCAN分支、且与平行第一高电平电源线FELVDD1平行延伸的突起部SCP。另外，在扫描线SCAN与半导体层SI交叉的位置处形成第一补偿晶体管T21，在扫描线SCAN的突起部SCP与半导体层SI交叉的位置处形成第二补偿晶体管T22。此外，有时将平行第一高电平电源线FELVDD1、交叉第一高电平电源线FELVDD2以及第二高电平电源线SELVDD总称为“第一电源布线”。
接下来，说明修复方法。如图15(b)所示，以覆盖在绝缘基板90上形成的半导体层SI的方式形成栅极绝缘膜91。在栅极绝缘膜91上形成扫描线SCAN，且以覆盖扫描线SCAN的方式形成栅极绝缘膜91。扫描线SCAN形成在栅极绝缘膜91上。以覆盖扫描线SCAN的方式形成第一及第二层间绝缘膜92、93。在第二层间绝缘膜93上形成有由第二金属层构成的第二高电平电源线SELVDD和数据线D。以覆盖第二高电平电源线SELVDD和数据线D的方式形成第三层间绝缘膜94。在第三层间绝缘膜94上形成有平行第一高电平电源线FELVDD1和交叉第一高电平电源线FELVDD2。
交叉第一高电平电源线FELVDD2和第二高电平电源线SELVDD通过接触孔连接。因此，由于平行第一高电平电源线FELVDD1、交叉第一高电平电源线FELVDD2和第二高电平电源线SELVDD相互连接，因此它们的电位均成为高电平电位ELVDD即电源电位。此外，在图15(b)中，由于平行第一高电平电源线FELVDD1与交叉第一高电平电源线FELVDD2重叠，因此未图示出。在这种情况下，在被夹在第一补偿晶体管T21和第二补偿晶体管T22之间的半导体层SI的杂质区域DSI中，半导体层SI和交叉第一高电平电源线FELVDD2通过栅极绝缘膜91和第一至第三各层间绝缘膜92至94而被分离。
如图15(c)所示，使设置在半导体层SI的杂质区域DSI与交叉第一高电平电源线FELVDD2之间的各绝缘膜蒸发，并且以半导体层SI和高电平电源线ELVDD的突起部ELP融化并可靠地连接的方式设定的输出的激光从绝缘基板90的背面侧向杂质区域DSI内的照射区域LA照射。由此，第二高电平电位SELVDD被施加到驱动晶体管T4的栅极端子，因此驱动晶体管T4变为截止状态，像素电路被黑点化。此外，在第四布线布局中，有时将向杂质区域DSI施加截止电压的交叉第一高电平电源线FELVDD2称为“截止电压供给布线”。更广义地，有时将包括交叉第一高电平电源线FELVDD2的第一电源线称为“截止电压供给布线”。另外，有时将平行第一高电平电源线FELVDD1称为“平行第一电源布线”，将交叉第一高电平电源线FELVDD2称为“交叉第一电源布线”，将第二高电平电源线SELVDD称为“下层第一电源布线”。
＜1.5.5第五布线布局＞
图16是示出用于进行修复的第五布线布局的图，更详细而言，图16(a)是布线布局的一部分的俯视图，图16(b)是沿箭头线A-A’的修复前的布线布局的剖面图，图16(c)是沿箭头线A-A’的修复后的布线布局的剖面图。
如图16(a)所示，与像素电路的数据线D平行地仅配置有第二高电平电源线SELVDD，以与它们交叉的方式配置有扫描线SCAN和高电平电源线ELVDD。第二高电平电源线SELVDD和第一高电平电源线ELVDD由如后所述的不同的金属层形成。如后所述，它们通过接触孔连接，因此它们的电位均成为高电平电位ELVDD即电源电位。扫描线在被第二高电平电源线SELVDD和相邻的像素电路的数据线D所夹持的区域中，具有从扫描线SCAN分支、与第二高电平电源线SELVDD平行延伸的突起部SCP。
半导体层SI被形成为与扫描线SCAN的突起部SCP和扫描线SCAN分别逐个交叉。在形成于栅极绝缘膜91上的扫描线SCAN与半导体层SI交叉的位置处形成第一补偿晶体管T21，在扫描线SCAN的突起部SCP与半导体层SI交叉的位置处形成第二补偿晶体管T22。以覆盖扫描线SCAN的方式，形成有第一层间绝缘膜92。在第一层间绝缘膜92上形成有由第二金属层构成的第一高电平电源线ELVDD。以覆盖第一高电平电源线ELVDD的方式形成有第二层间绝缘膜93。在第二层间绝缘膜93上形成有由第二金属层构成的高电平电源线ELVDD和数据线D。此外，有时将第一高电平电源线ELVDD和第二高电平电源线SELVDD总称为“第一电源布线”。
接下来，说明修复方法。如图16(b)所示，栅极端子被夹在由扫描线SCAN形成的第一补偿晶体管T21和第二补偿晶体管T22之间的半导体层SI的杂质区域DSI，以及第一高电平电源线ELVDD通过栅极绝缘膜91以及第一层间绝缘膜92而被分离。另外，第一高电平电源线ELVDD和第二高电平电源线SELVDD通过接触孔连接，因此第一高电平电源线ELVDD和第二高电平电源线SELVDD的电位均是高电平电位ELVDD即电源电位。
如图16(c)所示，使在半导体层SI的杂质区域DSI与第一高电平电源线ELVDD之间设置的栅极绝缘膜和第一层间绝缘膜蒸发，并且以半导体层SI和第一高电平电源线ELVDD融化并可靠地连接的方式设定的输出的激光从绝缘基板90的背面侧向杂质区域DSI内的照射区域LA照射。由此，第二高电平电位SELVDD被施加到驱动晶体管T4的栅极端子，因此驱动晶体管T4变为截止状态，像素电路被黑点化。此外，在第五布线布局中，有时将向杂质区域DSI施加截止电压的高电平电源线ELVDD称为“截止电压供给布线”。更广义地，有时将包括第一高电平电源线ELVDD的第一电源线称为“截止电压供给布线”。另外，有时将第二高电平电源线SELVDD称为“上层第一电源布线”。
＜1.5.6第六布线布局＞
图17是示出用于进行修复的第六布线布局的图，更详细而言，图17(a)是布线布局的一部分的俯视图，图17(b)是沿箭头线A-A’的修复前的布线布局的剖面图，图17(c)是沿箭头线A-A’的修复后的布线布局的剖面图。
如图17(a)所示，像素电路的高电平电源线ELVDD和数据线D，和与该像素电路相邻的像素电路的高电平电源线ELVDD和数据线D平行配置，且以与它们交叉的方式配置有扫描线SCAN。扫描线在被高电平电源线ELVDD和相邻的像素电路的数据线D夹着的区域中，具有从扫描线SCAN分支、且与高电平电源线ELVDD平行延伸的突起部SCP。
半导体层SI被形成为与扫描线SCAN的突起部SCP和扫描线SCAN分别逐个交叉。在扫描线SCAN与半导体层SI交叉的位置处形成第一补偿晶体管T21，在扫描线SCAN的突起部SCP与半导体层SI交叉的位置处形成第二补偿晶体管T22。而且，修复时使用的修复布线REP的一端以与半导体层SI的杂质区域DSI重叠的方式形成。修复布线REP的另一端与第一布线布局的情况不同，不是在自身像素电路内，而是通过相邻的像素电路的高电平电源线ELVDD和接触孔93H连接。
接下来，说明修复方法。如图17(b)所示，被夹在第一补偿晶体管T21与第二补偿晶体管T22之间的半导体层SI的杂质区域DSI以及修复布线REP的一端通过栅极绝缘膜91以及第一层间绝缘膜92而被分离。
如图17(c)所示，使在半导体层SI的杂质区域DSI与修复布线REP之间设置的栅极绝缘膜91和第一层间绝缘膜92蒸发，并且以半导体层SI和第一高电平电源线ELVDD融化并可靠地连接的方式设定的输出的激光从绝缘基板90的背面侧向杂质区域DSI内的照射区域LA照射。由此，高电平电位ELVDD被施加到驱动晶体管T4的栅极电极，因此驱动晶体管T4变为截止状态，像素电路被黑点化。另外，在第六布线布局中，有时将连接到向杂质区域DSI施加截止电压的修复布线REP的相邻的像素电路的高电平电源线ELVDD称为“截止电压供给布线”。
在上述第一至第六布线布局中的第一至第五布线布局中，连接有半导体层SI的杂质区域与设置在相同像素电路内的高电平电源线连接。但是，在第六布线布局中，连接半导体层SI的杂质区域的是设置在相邻的像素电路内的高电平电源线。在将半导体层SI的杂质区域连接到设置于相同像素电路内的高电平电源线的情况下，即使是配置在不存在相邻的像素电路的显示区域的边界上的像素电路也能够修复，因此能够使边框变窄。
＜1.6效果＞
根据本实施方式，在第二初始化晶体管T7始终处于导通状态的像素电路中，进行向由第一补偿晶体管T21和第二补偿晶体管T22夹持的半导体层SI的杂质区域DSI施加高电平电位ELVDD的修复，因此可以使驱动晶体管T4始终处于截止状态。由此，消除了参照图7说明的高电平电源线ELVDD和低电平电源线ELVSS短路的问题点。而且，在与具有始终处于导通状态的第二初始化晶体管T7的像素电路共用高电平电源线ELVDD的其他像素电路中，也不会发生高电平电位ELVDD的变动，因此能够防止线缺陷的发生。
另外，通过照射激光使无机绝缘膜蒸发，并且使由半导体层构成的布线和高电平电源线ELVDD熔化而连接，或者经由设置在像素电路内的修复布线连接以进行修复。由此，能够调整激光的输出，因此能够防止熔断的金属布线层的一部分附着在其他地方而产生不良。而且，在图12至图14所示的布线布局的情况下，能够在自身像素电路内进行修复而不利用如图15那样的相邻的像素电路，因此能够实现显示面板的窄边框化。
＜2.第二实施方式＞
对第二实施方式进行说明。本实施方式的有机EL显示装置的构成、有机EL显示装置的显示部所包含的像素电路的构成以及像素电路的动作分别与第一实施方式的情况相同，因此省略其说明。因此，在本实施方式中，对构成像素电路的七个晶体管中的写入晶体管T3始终处于导通状态时进行的修复进行说明。
＜2.1修复＞
首先，对写入晶体管T3始终处于导通状态时的问题点进行说明。图18是示出写入晶体管T3始终处于导通状态时的问题点的图。参照图3和图18，初始化期间结束，并且在数据写入期间的时刻t4，扫描线Sj的电位从高电平变化为低电平，因此写入晶体管T3、第一补偿晶体管T21和第二补偿晶体管T22变为导通状态。由此，对数据线Di充电后的数据信号经由写入晶体管T3、驱动晶体管T4、第一补偿晶体管T21和第二补偿晶体管T22被写入节点N，并且被施加至驱动晶体管T4的栅极端子。接着，在时刻t5，扫描线Sj的电位从低电平变化为高电平，进而，在发光期间的时刻t6，发射线Ei的电位从高电平变化为低电平，由此，电源供给晶体管T5及发光控制晶体管T6变为导通状态。由此，与数据信号对应的电流值的电流从高电平电源线ELVDD流向有机EL元件OLED。
此时，如果写入晶体管T3由于动作不良而始终处于导通状态，则高电平电源线ELVDD和数据线Di短路，应流向有机EL元件OLED的电流的一部分也流向高电平电源线ELVDD。由此，流向有机EL元件OLED的电流变少，有机EL元件OLED以与数据信号对应的亮度不同的亮度发光。
另外，高电平电源线ELVDD的高电平电位ELVDD也受到其影响而发生变动，因此在与该高电平电源线ELVDD连接的其他像素电路中也同时产生异常灰度。这样，如果在与相同高电平电源线ELVDD连接的多个像素电路中同时产生异常灰度，则观众将其识别为线缺陷。
因此，对始终处于导通状态的写入晶体管T3进行修复。图19至图22是依次示出为了改善写入晶体管T3的动作不良而进行的修复的步骤的图。首先，参照图19，通过用激光照射第一补偿晶体管T21的第二导通端子与第二补偿晶体管T22的第一导通端子的连接点，使绝缘膜蒸发，将连接点连接到高电平电位ELVDD的电极。因此，将高电平电位ELVDD施加到被夹在第一补偿晶体管T21与第二补偿晶体管T22之间的连接点。接着，在图3所示的时刻t2，当前扫描线Sj-1的电位从高电平变化为低电平时，第一初始化晶体管T1变为导通状态。因此，如图20所示，初始化电位Vini被施加到存储电容器Cst和驱动晶体管T4的栅极端子。由此，存储电容器Cst和驱动晶体管T4的电位被初始化。
接下来，在时刻t4，当扫描线Sj的电位从高电平变化为低电平时，如图21所示，第二补偿晶体管T22变为导通状态，并且被施加到第一补偿晶体管T21和第二补偿晶体管T22的连接点处的高电平电位ELVDD被施加到驱动晶体管T4的栅极端子。由此，驱动晶体管T4变为截止状态。此外，由于写入晶体管T3始终处于导通状态，因此从数据线Di向驱动晶体管T4的第一导通端子施加数据信号，但是由于驱动晶体管T4处于截止状态，因此数据信号不能通过驱动晶体管T4。
在时刻t6，当发射线Ej的电位从高电平变化为低电平时，则如图22所示，电源供应晶体管T5和发光控制晶体管T6变为导通状态。但是，由于此时驱动晶体管T4处于截止状态，因此电流不会从高电平电源线ELVDD流向有机EL元件OLED。其结果，由于有机EL元件OLED总是处于熄灭状态，因此第二初始化晶体管可以使始终处于导通状态的像素电路黑点化。
此时，即使在修复后，写入晶体管T3也始终处于导通状态，因此充电到数据线的数据信号被施加至电源供给晶体管T5的第二导通端子。因此，在发射线Ej从高电平变化为低电平的时刻t6，电源供给晶体管T5变为导通状态，高电平电源线ELVDD的高电平电位ELVDD受数据信号的影响而产生变动。因此，在与该高电平电源线ELVDD连接的其他多个像素电路中产生异常灰度，观众将这样的异常灰度识别为线缺陷。
图23是示出在进行了图22所示的修复之后，以不显示线缺陷的方式进一步进行了修复的像素电路的图。如图23所示，通过激光熔体进行修复，并且，在“X”标记所示的部位切断与写入晶体管T3的第二导通端子连接的布线。由此，由于无法再施加一直从数据线Di施加的数据信号，因此高电平电源线ELVDD的高电平电位ELVDD不会再因数据信号而变动。其结果，由于在与具有始终处于导通状态的写入晶体管T3的像素电路共用高电平电源线ELVDD的其他像素电路中同时发生的异常灰度消失，所以观众不会看到线缺陷。
＜2.2效果＞
根据本实施方式，在任意像素电路中，即使在写入晶体管T3始终处于导通状态的情况下，通过进行对被第一补偿晶体管T21和第二补偿晶体管T22夹持的半导体层SI的杂质区域DSI施加高电平电位ELVDD的修复，驱动晶体管T4也始终处于截止状态。由此，能够使具有始终导通状态的写入晶体管T3的像素电路黑点化。
另外，仅通过进行复用,在与该像素电路共用高电平电源线ELVDD的其它像素电路中会看到线缺陷。因此，进一步切断与写入晶体管T3连接的布线的一部分，抑制高电平电位ELVDD的变动。由此，能够使线缺陷不显示。
在上述说明中，说明了七个晶体管T1至T7均是p沟道型晶体管，但也可以是n沟道型晶体管。在这种情况下，半导体层SI的杂质区域是n型杂质区域，施加到n型杂质区域的电源电压是低电平电位ELVSS。另外，包含主要成分由铟(In)、镓(Ga)、锌(Zn)、氧(O)构成的氧化铟镓锌等氧化物半导体的半导体层SI的杂质区域是指氧化物半导体膜中的通过等离子体处理等被导体化的导体区域。
附图标记说明
10…显示部
11…像素电路
93H…接触孔
T1…第一初始化晶体管
T2…补偿晶体管
T21…第一补偿晶体管
T22…第二补偿晶体管
T3…写入晶体管
T4…驱动晶体管
T5…电源供给晶体管
T6…发光控制晶体管
T7…第一初始化晶体管
Cst…存储电容器(保持电容器)
OLED…有机EL元件(电光元件)
SI…半导体层
DSI…杂质区域
REP…修复布线
D…数据线
SCAN…扫描线
ELVDD…高电平电源线，第一高电平电源线(第一电源布线)
FELVDD1…平行第一高电平电源线(平行第一电源布线)
FELVDD2…交叉第一高电平电源线(交叉第一电源布线)
SELVDD…第二高电平电源线(下层第一电源布线，上层第一电源布线)

Claims (15)

1.一种显示装置的制造方法，所述显示装置通过分别向配置于显示面板的多个像素电路供给数据信号来显示图像，其特征在于：
所述显示装置包括：
多条数据线，供给有所述数据信号；
多条扫描线，依次供给用于选择像素电路的扫描信号；
所述多个像素电路，对应于所述多条数据线和所述多条扫描线的交叉点而设置；以及
扫描线驱动电路，依次选择所述多条扫描线，
所述像素电路包括：
电光元件；
保持电容，其用于保持控制所述电光元件的驱动电流的电压；
驱动晶体管，其用于向所述电光元件供给与所述保持电容所保持的电压对应的驱动电流；
补偿晶体管，其用于将从数据线施加的所述数据信号写入连接有所述驱动晶体管的控制端子和所述保持电容的节点，并且补偿所述驱动晶体管的阈值电压；
第一电源布线，其供给用于将驱动电流供给至所述电光元件以使所述电光元件发光所需的电源电位；以及
截止电位供给布线，其供给从所述第一电源布线施加的所述电源电位作为使所述驱动晶体管成为截止状态的截止电位，
所述补偿晶体管是双控制端子结构的晶体管，所述双控制端子结构的晶体管形成在连接所述节点和所述驱动晶体管的第二导通端子的半导体层上且由第一补偿晶体管和第二补偿晶体管构成，
所述第一补偿晶体管的第二导通端子和所述第二补偿晶体管的第一导通端子连接到杂质区域，所述杂质区域包括在夹在所述第一补偿晶体管和所述第二补偿晶体管之间的所述半导体层上形成的杂质，而且，所述第一补偿晶体管的第一导通端子连接到所述驱动晶体管的第二导通端子，所述第二补偿晶体管的第二导通端子连接到所述节点，所述第一补偿晶体管和所述第一补偿晶体管的控制端子均与扫描线连接，
所述截止电位供给布线的一部分夹着无机绝缘膜与所述半导体层的所述杂质区域重叠地形成，另一部分与施加所述截止电位的电源布线连接，
所述制造方法包括：
通过从所述显示面板的背面侧向重叠所述截止电位供给布线和所述杂质区域而形成的区域照射激光，将所述截止电位供给布线和所述杂质区域电连接的工序。
2.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路包括：
绝缘基板；
所述半导体层，形成在所述绝缘基板上；
栅极绝缘膜，以覆盖所述半导体层的方式形成；
通过在两个部位与所述半导体层重叠，从而分别成为所述第一补偿晶体管的控制端子和所述第二补偿晶体管的控制端子的所述扫描线；
第一层间绝缘膜，由以覆盖所述扫描线的方式形成的无机绝缘膜构成；
修复布线，由在所述第一层间绝缘膜上形成的第一金属层构成；
第二层间绝缘膜，由以覆盖所述第一金属层的方式形成的所述无机绝缘膜构成；
数据线，由形成于所述第二层间绝缘膜上的第二金属层构成；和
所述第一电源布线，与所述数据线平行形成并施加所述电源电位，
所述修复布线的一部分夹着所述栅极绝缘膜以及所述第一层间绝缘膜且与所述半导体层的所述杂质区域重叠,另一部分通过形成于所述第二层间绝缘膜的接触孔与所述第一电源布线连接,从而被施加所述电源电位,
在直接连接所述截止电位供给布线和所述杂质区域的工序中，所述修复布线是将所述电源电位作为所述截止电位来施加的所述截止电位供给布线，所述栅极绝缘膜和所述第一层间绝缘膜为所述无机绝缘膜。
3.如权利要求2所述的显示装置的制造方法，其特征在于，
所述显示装置还包括形成于所述第二层间绝缘膜上且由所述第二金属层构成的所述数据线，所述数据线形成为不与所述修复布线重叠。
4.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路包括：
绝缘基板；
所述半导体层，形成在所述绝缘基板上；
栅极绝缘膜，以覆盖所述半导体层的方式形成；
所述扫描线，通过在两个部位与所述半导体层重叠，从而分别成为所述第一补偿晶体管的控制端子和所述第二补偿晶体管的控制端子；
第一层间绝缘膜及第二层间绝缘膜，由以覆盖所述扫描线的方式形成的所述无机绝缘膜来构成；以及
所述数据线，由形成于所述第二层间绝缘膜上的第二金属层构成；和
所述第一电源布线，与所述数据线平行形成并施加所述电源电位，
所述第一电源布线和所述栅极绝缘膜夹着所述第一层间绝缘膜及所述第二层间绝缘膜与所述半导体层的所述杂质区域重叠地形成，
在直接连接所述截止电位供给布线和所述杂质区域的工序中，所述第一电源布线是将所述电源电位作为所述截止电位来施加的所述截止电位供给布线，所述栅极绝缘膜和所述第一层间绝缘膜及所述第二层间绝缘膜为所述无机绝缘膜。
5.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路包括：
绝缘基板；
所述半导体层，形成在所述绝缘基板上；
栅极绝缘膜，以覆盖所述半导体层的方式形成；
所述扫描线，通过在两个部位与所述半导体层重叠，从而分别成为所述第一补偿晶体管的控制端子和所述第二补偿晶体管的控制端子；
第一层间绝缘膜及第二层间绝缘膜，由以覆盖所述扫描线的方式形成的所述无机绝缘膜来构成；以及
所述数据线，由形成于所述第二层间绝缘膜上的第二金属层构成；和
所述第一电源布线，与所述数据线平行形成并施加所述电源电位，
所述第一电源布线具有从所述第一电源布线分支并与所述扫描线平行延伸的突起部，
所述突起部的一部分与由所述半导体层的所述第一补偿晶体管和所述第二补偿晶体管所夹持的区域重叠，
在直接连接所述截止电位供给布线和所述杂质区域的工序中，包含分支后的所述突起部的所述第一电源布线是将所述电源电位作为所述截止电位来施加的所述截止电位供给布线，所述栅极绝缘膜和所述第一层间绝缘膜及所述第二层间绝缘膜为所述无机绝缘膜。
6.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路包括：
绝缘基板；
所述半导体层，形成在所述绝缘基板上；
栅极绝缘膜，以覆盖所述半导体层的方式形成；
所述扫描线，通过在两个部位与所述半导体层重叠，从而分别成为所述第一补偿晶体管的控制端子和所述第二补偿晶体管的控制端子；
第一层间绝缘膜及第二层间绝缘膜，由以覆盖所述扫描线的方式形成的所述无机绝缘膜来构成；
所述数据线，由形成于所述第二层间绝缘膜上的第二金属层构成；
下层第一电源布线，与所述数据线平行形成；
第三层间绝缘膜，由以覆盖所述数据线及所述下层第一电源布线的方式形成的所述无机绝缘膜来构成；以及
平行第一电源布线和交叉第一电源布线，由形成于所述第三层间绝缘膜上的第三金属层构成，所述平行第一电源布线形成为与所述数据线平行，所述交叉第一电源布线形成为与所述数据线交叉，
所述下层第一电源布线、所述平行第一电源布线和所述交叉第一电源布线通过相互连接而被施加所述电源电位，
在直接连接所述截止电位供给布线和所述杂质区域的工序中，所述交叉第一电源布线是将所述电源电位作为所述截止电位来施加的所述截止电位供给布线，所述栅极绝缘膜和所述第一至第三层间绝缘膜分别为所述无机绝缘膜。
7.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路包括：
绝缘基板；
所述半导体层，形成在所述绝缘基板上；
栅极绝缘膜，以覆盖所述半导体层的方式形成；
所述扫描线，通过在两个部位与所述半导体层重叠，从而分别成为所述第一补偿晶体管的控制端子和所述第二补偿晶体管的控制端子；
第一层间绝缘膜，由以覆盖所述扫描线的方式形成的无机绝缘膜构成；
所述第一电源布线，由形成于所述第一层间绝缘膜上的第一金属层构成并施加所述电源电位；
第二层间绝缘膜，由以覆盖所述第一电源布线的方式形成的所述无机绝缘膜构成；以及
所述数据线，由形成于所述第二层间绝缘膜上的第二金属层来构成；和
上层第一电源布线，与所述数据线平行形成，
所述第一电源布线与所述上层第一电源布线连接，
在直接连接所述截止电位供给布线和所述杂质区域的工序中，所述第一电源布线是将所述电源电位作为所述截止电位来施加的所述截止电位供给布线，所述栅极绝缘膜、所述第一层间绝缘膜为所述无机绝缘膜。
8.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路包括：
绝缘基板；
所述半导体层，形成在所述绝缘基板上；
栅极绝缘膜，以覆盖所述半导体层的方式形成；
所述扫描线，通过在两个部位与所述半导体层重叠，从而分别成为所述第一补偿晶体管的控制端子和所述第二补偿晶体管的控制端子；
第一层间绝缘膜，由以覆盖所述扫描线的方式形成的无机绝缘膜构成；
修复布线，由在所述第一层间绝缘膜上形成的第一金属层构成；
第二层间绝缘膜，由以覆盖所述第一金属层的方式形成的所述无机绝缘膜构成；以及
所述第一电源布线，由形成于所述第二层间绝缘膜上的第二金属层构成，
在所述像素电路上形成的所述修复布线的一部分夹着所述栅极绝缘膜以及所述第一层间绝缘膜与所述半导体层的所述杂质区域重叠地形成,所述修复布线的另一部分在与所述像素电路相邻的其他像素电路中，通过形成于所述第二层间绝缘膜的接触孔与所述第一电源布线连接,从而被施加所述电源电位,
在直接连接所述截止电位供给布线和所述杂质区域的工序中，所述修复布线是将所述电源电位作为所述截止电位来施加的所述截止电位供给布线，所述栅极绝缘膜、所述第一层间绝缘膜为所述无机绝缘膜。
9.如权利要求1所述的显示装置的制造方法，其特征在于，
所述像素电路还包括从所述数据线向所述像素电路写入所述数据信号的写入晶体管，所述制造方法还包括如下工序：当发生了写入晶体管始终处于导通状态的动作不良时,切断与所述写入晶体管的第一导通端子或第二导通端子中的至少任一方连接的布线。
10.一种显示装置，其通过分别向配置于显示面板的多个像素电路供给数据信号来显示图像，其特征在于，所述显示装置包括：
多条数据线，供给有所述数据信号；
多条扫描线，依次供给用于选择像素电路的扫描信号；
所述多个像素电路，对应于所述多条数据线和所述多条扫描线的交叉点而设置；以及
扫描线驱动电路，依次选择所述多条扫描线，
所述像素电路包括：
电光元件；
保持电容，其用于保持控制所述电光元件的驱动电流的电压；
驱动晶体管，其用于向所述电光元件供给与所述保持电容所保持的电压对应的驱动电流；
补偿晶体管，其用于将从数据线施加的所述数据信号写入连接有所述驱动晶体管的控制端子和所述保持电容的节点，并且补偿所述驱动晶体管的阈值电压；
第一电源布线，其供给用于将驱动电流供给至所述电光元件以使所述电光元件发光所需的电源电位；以及
截止电位供给布线，其供给从所述第一电源布线施加的所述电源电位，
所述补偿晶体管是双控制端子结构的晶体管，所述双控制端子结构的晶体管形成在连接所述节点和所述驱动晶体管的第二导通端子的半导体层上且由第一补偿晶体管和第二补偿晶体管构成，
所述第一补偿晶体管的第二导通端子和所述第二补偿晶体管的第一导通端子连接到杂质区域，所述杂质区域包括在夹在所述第一补偿晶体管和所述第二补偿晶体管之间的所述半导体层上形成的杂质，而且，所述第一补偿晶体管的第一导通端子连接到所述驱动晶体管的第二导通端子，所述第二补偿晶体管的第二导通端子连接到所述节点，所述第一补偿晶体管和所述第一补偿晶体管的控制端子均与扫描线连接，
所述多个像素电路包括显示亮点的第一像素电路和显示黑点的第二像素电路，
在所述第一像素电路中，所述截止电位供给布线的一部分夹着无机绝缘膜与所述半导体层的所述杂质区域重叠地形成，并根据输入到所述驱动晶体管的控制端子的数据信号，使所述第一像素电路的所述电光元件点亮，
在所述第二像素电路中，所述截止电位供给布线的一部分与施加所述截止电位的所述第一电源布线连接，另一部分通过所述截止电位供给布线与所述杂质区域电连接而使所述电光元件熄灭。
11.如权利要求10所述的显示装置，其特征在于，
在所述第一像素电路中，所述截止电位供给布线的另一部分以夹着所述第一电源布线和无机绝缘膜的方式与所述第一电源布线重叠。
12.如权利要求10所述的显示装置，其特征在于，
所述截止电位供给布线为所述第一电源布线。
13.如权利要求10所述的显示装置，其特征在于，
所述截止电位供给布线是从所述第一电源布线分支的布线。
14.如权利要求10至13中任一项所述的显示装置，其特征在于，
在所述第二像素电路中，当向所述扫描线施加有扫描信号时，所述第一补偿晶体管和所述第二补偿晶体管变为导通状态，从而所述电源电位被输入到所述驱动晶体管的控制端子，且所述保持电容保持在所述电源电位，在使所述电光元件发光的期间使所述驱动晶体管处于截止状态。
15.如权利要求10所述的显示装置，其特征在于，
所述补偿晶体管是p沟道型晶体管，所述电源电位是高电平电位。
CN201880092490.9A 2018-04-27 2018-04-27 显示装置的制造方法以及显示装置 Active CN112020739B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/017319 WO2019207798A1 (ja) 2018-04-27 2018-04-27 表示装置の製造方法および表示装置

Publications (2)

Publication Number Publication Date
CN112020739A CN112020739A (zh) 2020-12-01
CN112020739B true CN112020739B (zh) 2022-02-11

Family

ID=68293985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880092490.9A Active CN112020739B (zh) 2018-04-27 2018-04-27 显示装置的制造方法以及显示装置

Country Status (3)

Country Link
US (1) US11404527B2 (zh)
CN (1) CN112020739B (zh)
WO (1) WO2019207798A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928087B (zh) * 2019-11-29 2022-06-07 Tcl华星光电技术有限公司 Tft基板的断线修复方法
US20240029650A1 (en) * 2020-12-01 2024-01-25 Sharp Kabushiki Kaisha Display device
CN112419980B (zh) * 2020-12-15 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种显示装置
CN112951892B (zh) * 2021-02-26 2024-04-19 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN113594186B (zh) * 2021-07-30 2023-12-05 武汉天马微电子有限公司 阵列基板及显示面板
CN113744683B (zh) * 2021-09-03 2023-06-27 北京京东方技术开发有限公司 像素电路、驱动方法和显示装置
CN114284303B (zh) * 2021-12-29 2022-10-11 长沙惠科光电有限公司 显示面板
KR20230153785A (ko) * 2022-04-29 2023-11-07 엘지디스플레이 주식회사 양면 발광형 투명 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822385A (zh) * 2005-01-31 2006-08-23 株式会社半导体能源研究所 显示装置
CN101154348A (zh) * 2006-09-29 2008-04-02 精工爱普生株式会社 电光学装置和电子设备
JP2008123700A (ja) * 2006-11-08 2008-05-29 Canon Inc 有機ｅｌ表示装置とその修復方法、及び有機ｅｌ表示装置の製造方法
US20110249044A1 (en) * 2008-11-28 2011-10-13 Kyocera Corporation Image display device
CN106991971A (zh) * 2015-12-31 2017-07-28 乐金显示有限公司 显示装置、栅极驱动电路及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004050B2 (ja) * 2003-09-19 2007-11-07 シャープ株式会社 アクティブ基板、表示装置およびその製造方法
JP5191286B2 (ja) 2007-11-09 2013-05-08 株式会社ジャパンディスプレイウェスト 電気光学装置
US9626900B2 (en) 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
JP2015106129A (ja) * 2013-12-02 2015-06-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置、及びその製造方法、及びその黒点化修正方法
WO2015190092A1 (ja) * 2014-06-12 2015-12-17 株式会社Ｊｏｌｅｄ 表示パネルの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822385A (zh) * 2005-01-31 2006-08-23 株式会社半导体能源研究所 显示装置
CN101154348A (zh) * 2006-09-29 2008-04-02 精工爱普生株式会社 电光学装置和电子设备
JP2008123700A (ja) * 2006-11-08 2008-05-29 Canon Inc 有機ｅｌ表示装置とその修復方法、及び有機ｅｌ表示装置の製造方法
US20110249044A1 (en) * 2008-11-28 2011-10-13 Kyocera Corporation Image display device
CN106991971A (zh) * 2015-12-31 2017-07-28 乐金显示有限公司 显示装置、栅极驱动电路及其驱动方法

Also Published As

Publication number Publication date
CN112020739A (zh) 2020-12-01
WO2019207798A1 (ja) 2019-10-31
US11404527B2 (en) 2022-08-02
US20210175316A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
CN112020739B (zh) 显示装置的制造方法以及显示装置
USRE49484E1 (en) Organic light-emitting display apparatus and method of repairing the same
KR102007710B1 (ko) 표시 장치
US7482187B2 (en) Display and method of manufacturing the same
JP4582195B2 (ja) 表示装置
KR101195667B1 (ko) 화상 표시 장치
WO2020174879A1 (ja) 発光素子基板、表示装置および表示装置のリペア方法
US9702919B2 (en) Method for manufacturing display panel
JP2007316511A (ja) アクティブマトリクス型表示装置
KR20090115692A (ko) 표시장치 및 표시장치의 구동방법
US7397450B2 (en) Image display and display panel thereof
TWI423220B (zh) 顯示裝置，在顯示裝置中佈局導線之方法及電子裝置
JP2007108380A (ja) 表示装置および表示装置の駆動方法
CN112466255A (zh) 一种有源矩阵有机发光显示器的像素电路的修复方法
JP2010139833A (ja) 画像表示装置、画像表示装置の駆動方法及び画像表示装置の製造方法
CN113678187B (zh) 显示装置及其制造方法
JP2009139699A (ja) 自発光型表示装置
WO2023127167A1 (ja) 表示装置
KR20080054050A (ko) 유기전계발광표시장치
KR100853346B1 (ko) 표시 장치 및 그 제조 방법
CN116092415A (zh) 具有像素驱动电路的电致发光显示装置
JP2007010873A (ja) 表示装置及びその製造方法
KR20210082779A (ko) 유기 발광 표시 패널 및 그를 가지는 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant