CN112005369B - 制造半导体器件的方法及半导体器件 - Google Patents

制造半导体器件的方法及半导体器件 Download PDF

Info

Publication number
CN112005369B
CN112005369B CN201880089378.XA CN201880089378A CN112005369B CN 112005369 B CN112005369 B CN 112005369B CN 201880089378 A CN201880089378 A CN 201880089378A CN 112005369 B CN112005369 B CN 112005369B
Authority
CN
China
Prior art keywords
semiconductor
bonding surface
semiconductor substrate
carrier
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880089378.XA
Other languages
English (en)
Other versions
CN112005369A (zh
Inventor
沈明皓
周晓天
杜晓明
张纯斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Yisiwei System Integrated Circuit Co ltd
Original Assignee
Chengdu Eswin System Ic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Eswin System Ic Co ltd filed Critical Chengdu Eswin System Ic Co ltd
Publication of CN112005369A publication Critical patent/CN112005369A/zh
Application granted granted Critical
Publication of CN112005369B publication Critical patent/CN112005369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种制造半导体器件的方法及半导体器件，其中，制造半导体器件的方法包括：平坦化半导体基板的表面和载体基板的表面，然后将半导体基板放置在载体基板上，使得各自的平坦化的表面邻接，并且允许半导体基板利用范德华力键合到载体基板。该方法还包括形成围绕半导体基板并与载体基板接触的金属填充的沟槽，该载体基板也可以由金属形成。金属填充的沟槽和载体基板共同形成围绕半导体基板的金属笼状结构，该笼状结构能够用作半导体基板的散热器件、集成散热器和电磁干扰屏蔽件。

Description

制造半导体器件的方法及半导体器件
相关申请的交叉引用
本申请要求2018年2月15日提交的题为“无热界面材料气密平顶HIS/EMI屏蔽件”的美国临时申请No.62/631,134的优先权，所述临时申请通过引用全部并入本文。
技术领域
本公开涉及半导体封装技术。
背景技术
半导体器件普遍存在于现代电子产品中。半导体器件中的电子部件数量和密度各不相同。离散半导体器件通常包含一种类型的电子部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含数百至数百万个电子部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池和数字微镜器件(DMD)。
半导体器件执行多种功能，例如信号处理，高速计算，发送和接收电磁信号，控制电子器件，将太阳光转换成电以及为电视显示器创建可视投影。半导体器件应用在娱乐、通信、功率转换、网络、计算机和消费产品领域中。半导体器件还应用于军事应用、航空、汽车、工业控制器和办公设备。
半导体器件利用半导体材料的电气特性。半导体材料的原子结构允许通过施加电场或基极电流或通过掺杂过程来控制其导电性。掺杂将杂质引入半导体材料中，以操控和控制半导体器件的导电性。
半导体器件包含有源电气结构和无源电气结构。有源结构(包括双极型和场效应晶体管)控制电流的流动。通过改变掺杂水平以及施加电场或基极电流，晶体管可以促进或限制电流的流动。无源结构(包括电阻器、电容器和电感器)在执行各种电气功能所需的电压和电流之间建立关系。无源结构和有源结构被电连接以形成电路，所述电路使半导体器件能够执行高速计算和其他有用功能。
半导体器件通常使用两个复杂的制造工艺来制造，即，前端制造和后端制造，每个制造工艺均可能涉及数百个步骤。前端制造涉及在半导体晶圆的表面上形成多个管芯。每个半导体管芯通常是相同的，并且包含通过电连接有源部件和无源部件而形成的电路。后端制造涉及从完成的晶圆中分离出单个半导体管芯，并封装管芯以提供结构支持和环境隔离。
在整个说明书中，术语“管芯”、“半导体芯片”和“半导体管芯”可互换使用。本文中使用的术语“晶圆”包括根据本发明的具有在其上沉积层例如以形成电路结构的暴露表面的任何结构。
“倒装芯片封装”是封装一个或多个集成电路管芯的一种球栅阵列(BGA)封装。在倒装芯片封装中，焊料凸块形成在管芯的信号焊盘/端子上，并且通过回流焊料凸块使管芯倒置(“翻转”)并附着到封装的基板上，以便它们附着到基板表面上的相应焊盘上。管芯在基板上的这种反向定向被称为“倒装芯片”定向。
图1示出了示例性倒装芯片封装100的侧视截面图。如图1所示，倒装芯片封装100包括集成散热器(IHS)盖102、集成电路管芯/芯片104、热界面材料106、载体基板108、多个焊料凸块110和盖粘合剂112。管芯104包括有源区114，有源区114包含实现为根据管芯104的电气设计形成的有源器件、无源器件、导电层和电介质层的模拟或数字电路。管芯104面朝下安装，其中有源区114面朝下朝向载体基板108。如图1所示，通过焊料凸块/焊球110将管芯104安装到载体基板108。将IHS盖102在管芯104上方安装到载体基板108。粘合剂112将IHS盖102的边缘结合到载体基板108。热界面材料106存在于管芯104的顶表面上，以在IHS盖102和管芯104之间提供良好的热传导。载体基板108利用导电凸块116被电气地和机械地连接到具有BGA型第二级封装的印刷电路板(PCB)114。半导体管芯104通过导电凸块110、信号线118和导电凸块116电连接到PCB 114。
典型地，IC封装(在垂直于基板平面的方向上)是不对称的，并且在机械方面是不平衡的。这种不对称性连同封装中使用的不同材料(例如，有机封装基板中，其热膨胀系数(CTE)与IC管芯不同)一起会引起机械应力和热应力，进而导致封装翘曲和共面性问题。因此，已知晶圆翘曲仍然是一个问题。由于无法保持管芯与晶圆的耦合，翘曲会阻止管芯-晶圆堆叠的成功组装。翘曲问题尤其在大尺寸晶圆中是严重的，并且已经对要求精细间距RDL工艺的晶圆级半导体封装工艺带来了障碍。
本公开提供了导致减少的翘曲或其他缺陷的新颖、改进的封装方法。
发明内容
根据本公开的一些方面，根据本公开的制造半导体器件的方法可以包括在第一半导体基板上形成半导体键合表面，其中第一半导体基板包括至少一个集成电路区域并且包括与半导体键合表面相反的有源表面。该方法可以进一步包括将第一半导体基板的半导体键合表面键合到载体基板的载体键合表面，使得半导体键合表面与载体键合表面相邻并直接接触。该方法还可以包括利用绝缘密封结构来密封至少第一半导体基板并且密封载体键合表面的至少一部分，然后在载体键合表面与密封结构的上表面之间形成密封结构中的金属填充的沟槽结构，其中密封结构的上表面远离载体基板。最后，该方法可以包括在密封结构的上表面上形成再分布层(RDL)结构，其中RDL结构包括电连接到至少一个集成电路区域的互连结构。
在一些实施例中，半导体键合表面的形成可以包括平坦化第一半导体基板的与有源表面相反的表面的至少一部分。
在一些实施例中，半导体键合表面的形成可以包括在第一半导体基板的与有源表面相反的表面的至少一部分上形成电介质膜，以及平坦化该电介质膜的至少一部分。在一些这样的实施例中，电介质膜可以包括二氧化硅。
在一些实施例中，该方法可以进一步包括在第一半导体基板的有源表面上形成多个导电柱，以及研磨密封结构直到导电柱被暴露。
在一些实施例中，所述金属填充的沟槽结构的形成可以包括在密封结构的上表面中形成围绕第一半导体基板的沟槽，以及在该沟槽中沉积金属材料以形成围绕第一半导体基板的壁结构。在一些这样的实施例中，沟槽的形成包括使用激光烧蚀来形成沟槽。另外，在一些这样的实施例中，在沟槽中沉积金属材料包括使用化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强的化学气相沉积(PECVD)和原子层沉积(ALD)中的至少一种来沉积金属材料的至少一部分。
在一些实施例中，该方法可以包括在将第一半导体基板的半导体键合表面键合到载体基板的载体键合表面之前，平坦化载体基板的表面以形成所述载体键合表面。
根据本公开的其他方面，根据本公开的制造半导体器件的方法可以包括：平坦化半导体基板的第一表面以形成半导体键合表面，其中第一半导体基板包括集成电路区域，并且包括与半导体键合表面相反的有源表面；以及平坦化载体基板的表面以形成载体键合表面。该方法还包括将半导体键合表面键合到载体键合表面，这包括将半导体键合表面定位成与载体键合表面直接相邻。该方法还包括在半导体基板的上方和载体键合表面的至少一部分的上方形成密封结构，以及在密封结构中形成围绕第一半导体基板的金属填充的沟槽结构。最后，该方法包括在密封结构上方形成再分布层(RDL)结构，该RDL结构包括电连接至集成电路区域的互连结构。
在一些实施例中，该方法可以进一步包括在第一半导体基板的有源表面上形成多个导电柱，以及研磨密封结构直到导电柱被暴露。
在一些实施例中，金属填充的沟槽结构的形成可以包括：在密封结构的上表面中形成围绕第一半导体基板的沟槽，以及在沟槽中沉积金属材料以形成围绕第一半导体基板的壁结构。在一些这样的实施例中，沟槽的形成包括使用激光烧蚀来形成沟槽，并且在沟槽中沉积金属材料包括使用化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强的化学气相沉积(PECVD)和原子层沉积(ALD)中的至少一种来沉积金属材料的至少一部分。
在一些实施例中，载体基板可以包括金属材料类型。
根据本公开的其他方面，一种半导体器件包括：具有载体键合表面的载体基板；半导体基板，其具有半导体键合表面、与半导体键合表面相反的有源表面、以及至少一个集成电路区域，其中半导体基板设置在载体基板上，半导体键合表面与载体键合表面接触，两者之间没有粘合剂；密封结构，其至少部分地密封半导体基板并且密封载体键合表面的至少一部分；在密封结构的上表面与载体基板之间延伸的金属填充的沟槽结构，其中密封结构的上表面远离载体基板；以及在密封结构的上表面上方的再分布层(RDL)结构，其中RDL结构包括互连结构，互连结构电连接到半导体基板的所述至少一个集成电路区域。
在一些实施例中，金属填充的沟槽结构可以围绕半导体基板。
在一些实施例中，半导体键合表面可以被平坦化并且包括电介质材料。
在一些实施例中，半导体键合表面可以被平坦化并且没有电介质材料。
在一些实施例中，半导体器件可以进一步包括从半导体基板的有源表面延伸的多个导电柱，其中所述多个导电柱中的每一个都电连接到所述至少一个集成电路区域和RDL结构的互连结构。
在一些实施例中，半导体器件可以进一步包括在RDL结构上的至少一个导电凸块，所述至少一个导电凸块电连接到RDL结构的互连结构。
附图说明
图1示出了倒装芯片封装的示例的示意性截面侧视图。
图2A至图2H示出了根据本公开的实施例的用于制造晶圆级封装的示例性方法的示意性截面图。
图3示出了根据本公开的金属填充的沟槽结构的实施例的图2F的一部分的平面图。
图4是示出根据本公开的用于制造晶圆级封装的示例性方法的工艺流程图。
具体实施方式
本公开涉及晶圆级封装工艺。例如，在半导体晶圆封装工艺中，晶圆可以是其上具有数千个芯片的半导体晶圆或器件晶圆。薄晶圆，特别是超薄晶圆(厚度小于60微米或者甚至小于30微米)非常不稳定，并且比传统的厚晶圆更容易受到应力的影响。对于高功率器件或严格的温度要求器件，传统上使用集成散热器(IHS)作为散热器件来帮助散发半导体器件在运行中产生的热量。IHS的安装通常还需要在半导体管芯和IHS之间使用热界面材料(TIM)，以实现良好的热传导。TIM还需要具有一定的柔性，以作为管芯-IHS机械缓冲器。另外，使用IHS需要在IHS的脚部处的额外的粘合剂，以将IHS盖固定到封装基板上，并且还提供机械缓冲。
在本发明的以下详细描述中，对附图进行了参照，这些附图构成本发明的一部分，并且在附图中通过说明的方式示出了可以实践本发明的特定实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实施本发明。在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构改变。
因此，以下详细描述不应被理解为限制性的，并且本发明的范围仅由所附权利要求以及这些权利要求所赋予的等同物的全部范围来限定。
现在将参照附图描述本发明的一个或多个实施方式，其中，贯穿全文，相似的附图标记用于指代相似的元件，并且其中所示的结构不是一定按比例绘制。
图2A至图2H示出了示意性截面图，其图示了根据本公开的用于制造晶圆级封装的示例性方法。
如图2A所示，制备用于组装的第一半导体基板204a、第二半导体基板204b和载体基板210。
第一和第二半导体基板204a、204b可以是例如已经从硅晶圆或不同半导体(例如锗)的晶圆切成小块的半导体管芯。第一和第二半导体基板204a、204b各自包括相应的非有源表面205a、相应的有源表面205b和相应的集成电路区域205c。集成电路区域205c可以包含例如模拟或数字电路，所述模拟或数字电路被实现为根据相应的半导体基板204a、204b的电气设计而形成的有源器件、无源器件、导电层和电介质层。
载体基板210可以是金属基板，例如由铜或其他期望的金属材料形成。载体基板210可以替代地是玻璃、陶瓷、蓝宝石或石英基板。
此外，在载体基板210上以及在每个半导体基板204a、204b上形成键合表面。更具体地，半导体键合表面202形成在每个半导体基板204a、204b上，并且载体键合表面208形成在载体基板210上。半导体键合表面202和载体键合表面208的形成包括例如通过化学机械抛光(CMP)等将表面平坦化。在一些实施例中，半导体键合表面202和载体键合表面208的平坦化导致表面平均粗糙度Ra小于或等于20埃()，或者更优选地小于或等于15埃(/>)，或者进一步更优选地小于或等于10埃(/>)。
在一些实施例中，半导体键合表面202可以包括形成电介质膜206，然后进行上述的平坦化。电介质膜206可以包括氧化硅、硅氮氧化物、氮氧化硅、氮化硅、氧化铝等，并且可以是单层结构或叠层结构。在一些这样的实施例中，电介质膜206的厚度可以小于或等于20nm，或者更优选地小于或等于15nm，或者进一步更优选地小于或等于10nm。电介质膜206可以通过化学气相沉积(CVD)方法形成。
因此，在一些实施例中，例如在图2A中所示的半导体基板204a的实施例中，半导体键合表面202可以包括平坦化的电介质膜206。但是，在其他实施例中，例如在图2A中所示的半导体基板204b的实施例中，半导体键合表面202可以是不具有电介质膜的半导体基板204a的平坦化表面。
接下来，翻转半导体基板204a、204b，然后将其附接到载体基板210，使得半导体键合表面202面对、邻接并直接接触载体键合表面208。因为半导体键合表面202和载体键合表面208如上所述被平坦化，所以每个半导体键合表面202均与载体键合表面208键合，由此可以将半导体基板204a、204b附接到载体基板210。在一些实施例中，在半导体基板204a、204b键合到载体基板210上之后，可以在400℃至600℃的温度范围内进行热处理以进一步增强键合。
通过范德华力形成半导体键合表面202和载体键合表面208之间的键合，从而即使在室温下也可以形成牢固的键合。因此，有利地，不需要粘合剂来将半导体基板204a、204b粘合到载体基板210。另外，对于诸如半导体基板204a包括可选的电介质膜206的实施例，薄的电介质膜206和半导体基板204a的材料例如硅树脂(Si)将形成附加的共价键，该附加的共价键能够有助于半导体基板204a和载体基板210之间的整体键合。注意，由于上述键合能够在低温下形成，所以多种基板可以用作载体基板210。例如，载体基板210可以是金属基板，例如由铜或其他期望的金属材料形成。载体基板210可以替代地是玻璃、陶瓷、蓝宝石或石英基板。
注意，电介质膜206不一定形成在半导体基板204a上。在不形成电介质膜206的情况下，例如在电介质膜206不与半导体基板204形成的情况下，可以使载体基板210和半导体基板204b彼此键合。注意，通过在半导体基板204a上形成电介质膜206，可以防止诸如碱金属或碱土金属之类的杂质从载体基板210进入半导体基板204a。
接下来转向图2B，示出了半导体基板204a、204b键合到载体基板210的载体键合表面208。在键合完成之后，在有源表面205a上形成多个导电柱212。可以根据用于建立互连结构的已知工艺来形成导电柱212。例如，可以在半导体基板204a、204b的有源表面205a上方形成图案层或光刻胶层。然后可以通过光刻和蚀刻工艺或LDA去除光刻胶层的一部分，以形成延伸到有源表面205a的接触焊盘的开口。然后可以使用镀铜、电镀、无电镀或其他合适的金属沉积工艺将导电材料沉积到光刻胶层的开口中，以形成导电柱212。然后，光刻胶层的剩余部分被剥离掉，从而留下导电柱212。导电柱212可以是具有圆形或椭圆形横截面的圆柱形状，或者导电柱212可以是具有矩形横截面的立方体形状。在其他实施例中使用其他横截面形状的柱212。在另一个实施例中，导电柱212可以是通过镀铜或铜柱形凸块形成的3D金属柱。
如图2C所示，在将半导体基板204a、204b安装在载体基板210上并且形成导电柱212之后，施加密封剂以形成密封结构214。密封结构214覆盖附接的半导体基板204a、204b并且覆盖导电柱212的至少一部分。密封结构214还至少部分地填充了相邻半导体基板204a、204b之间的间隙。然后可以对密封结构214进行固化处理。
根据图示实施例，例如可以使用热固性模制化合物在转移模压机中形成密封结构214。可以使用分配模制化合物的其他方式。可以使用其他分配模制化合物的方式。可以使用在高温下为液体或在环境温度下为液体的环氧树脂、树脂和化合物。密封结构214可以是电绝缘体并且可以是热导体。可以添加不同的填充剂以增强密封结构214的导热性、刚性或粘附性。
接下来，如图2D所示，密封结构214的上表面暴露于减薄工艺。在各种实施例中，可以机械地和/或化学地执行减薄。在一个实施例中，减薄工艺包括研磨工艺。在半导体基板204a、204b的导电柱212被暴露之后，可以停止减薄工艺，或者继续进行减薄工艺以达到任何期望的厚度。
转向图2E和2F，接下来形成金属填充的沟槽结构218。金属填充的沟槽结构218与金属载体基板210一起形成围绕半导体基板204a、204b的金属笼。金属填充的沟槽结构218用作金属笼的侧壁，并且载体基板210用作笼的盖。因为半导体基板204a、204b与载体基板210直接接触，所以金属填充的沟槽结构218与金属载体基板210一起可以用作半导体基板204a、204b的散热器件。因此，由金属填充的沟槽结构218和金属载体基板210形成的笼结构可以消除对集成散热器(IHS)的需要。在一些实施例中，由金属填充的沟槽结构218和金属载体基板210形成的笼结构还可以用作被包封的半导体基板204a、204b的电磁干扰(EMI)屏蔽件。在将用于手机、平板电脑、笔记本电脑、无线路由器和其他通信设备的封装通过表面安装技术安装到设备的印刷电路板(PCB)上之后，将这种EMI屏蔽件频繁地放置在这些封装上。然而，金属填充的沟槽结构218和金属载体基板210的笼结构可以有利地消除对单独的EMI屏蔽件的需要。
还参照图3，示出了图2F的一部分的平面图，其包括金属填充的沟槽结构218的实施例的平面图。如图3所示，在图示实施例中，金属填充的沟槽结构218可以形成为围绕半导体基板204a。另外，金属填充的沟槽结构218不与半导体基板204a直接接触。取而代之的是，在金属填充的沟槽结构218和半导体基板204a之间设置了间隙，并且该间隙填充有密封结构214的一部分。另外，如图2F所示，在一些实施例中，金属填充的沟槽结构218可以从载体基板210延伸穿过密封结构214，到达半导体基板204a上方，例如延伸到密封结构214的上表面。
可以通过形成如图2E所示的沟槽216来形成金属填充的沟槽结构218，然后填充沟槽216以形成如图2F所示的金属填充的沟槽结构218。
参照图2E，执行蚀刻工艺以选择性地去除密封结构214的位于载体基板210和密封结构214的上表面之间的部分。可以使用任何合适的蚀刻工艺，包括但不限于：干法蚀刻“Bosch”式、稳态式、低温硅蚀刻、激光烧蚀、喷丸、湿法蚀刻和微放电加工。
将理解的是，未示出的附加工艺步骤是已知的，这些步骤可用于用金属填充沟槽216以完成金属填充的沟槽结构218的形成。例如，可将金属籽晶层沉积到沟槽216中。在一个实施例中，金属籽晶层可以是铜籽晶层。在另一个实施例中，籽晶层可以是钨或其他合适的材料。可以使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、电雕刻或在阻挡层上电镀之类的技术来形成籽晶层。
在沉积籽晶层之后，可以在密封结构214上形成电镀掩模，同时去除沟槽216中的部分电镀掩模以暴露沟槽216中的籽晶层。可以使用负性或正性光刻胶对电镀掩模进行构图。负性光刻胶材料被认为可以从通孔中更完全地去除。其他表面电镀抑制剂可以用作电镀掩模。例如，可以使用压印材料或溅射层(例如Ti)。然后可以执行电镀工艺，用固体金属填充沟槽216以形成金属填充的沟槽结构218，如图2F所示。例如，可以执行镀铜工艺以填充沟槽216。在一个实施例中，使用电化学沉积(ECD)电镀工艺。可以使用其他电镀工艺和材料，例如化学气相沉积(CVD)、物理气相沉积(PVD)、无电镀(化学镀或自动催化镀)、纳米颗粒或导电聚合物。
在电镀工艺之后，可以去除任何电镀掩模，并且如果需要的话可以执行平坦化工艺，例如在一些实施例中，用于去除可以在密封结构214上竖直延伸的受保护的籽晶层或电镀金属。例如，可以执行在密封结构214上停止的化学机械平坦化(CMP)操作。
如图2G所示，随后，在密封结构214、壁结构218和导电柱212上方形成导电层或再分布层(RDL)结构220。在一些实施例中，RDL结构220的下表面与密封结构218直接接触。RDL结构220可以使用已知的RDL形成技术来形成。例如，可以使用诸如印刷、PVD、CVD、溅射、电镀和无电镀之类的图案化和金属沉积工艺来形成RDL结构220。
RDL结构220由电介质材料形成，并且包括嵌入在电介质材料中的一个或多个金属互连结构222。然而，出于电连接的目的，电介质材料暴露出金属互连结构222的至少一部分。金属互连结构222包括一个或多个金属层和多个通孔插塞结构，该结构提供通过RDL结构220的电连接，例如半导体基板204a、204b与导电凸块224之间的电连接。应当注意，为了简洁起见，RDL结构220中的一些金属层和通孔插塞结构在图2G和2H所示的图中被省略。金属互连结构222可以包括一层或多层的Al、Cu、Sn、Ni、Au、Ag或其他合适的导电材料。
如图2G所示，导电柱212与RDL结构220接触并且以倒装芯片的方式附接到金属互连结构222，以将半导体基板204a、204b与RDL结构220电连接。换言之，每个半导体基板204a、204b的有源表面通过导电柱212电连接到RDL结构220的一个或多个金属互连结构222。
同样如图2G所示，在RDL结构220上形成多个导电凸块224。导电凸块224电连接到RDL结构220中的金属互连结构222。导电凸块224还通过金属互连结构222和导电柱212电连接到半导体基板204a、204b的有源表面。在一些实施例中，导电凸块224可以包括BGA球，并且可以使用例如合适的落球工艺形成。在导电凸块224包括焊料材料的一些实施例中，可以执行焊料回流工艺以使导电凸块224的焊料材料回流。在一些实施例中，导电凸块224可以形成为微凸块或铜柱。
如图2H所示，图2G所示的结构被单片化以形成各个半导体器件226a、226b。在一些实施例中，图2G的结构可以通过锯切、激光烧蚀等被单片化为各个半导体器件226a、226b。
图4是工艺流程图400，示出了根据本公开的用于制造晶圆级封装的示例性方法。在该实施例中，制造半导体器件的方法开始于步骤410，即，在半导体基板上形成半导体键合表面，其中半导体基板可以是例如具有集成电路区域和与半导体键合表面相反的有源表面的管芯。在一些实施例中，该步骤可以包括平坦化半导体基板的表面以形成半导体键合表面。在一些实施例中，半导体键合表面的形成可以包括平坦化第一半导体基板的与有源表面相反的表面的至少一部分。在一些实施例中，如可选步骤415所示，半导体键合表面的形成可以包括在第一半导体基板的与有源表面相反的表面的至少一部分上形成电介质膜，以及平坦化电介质膜的至少一部分。在一些这样的实施例中，电介质膜可以包括二氧化硅。
接下来在步骤420中，该过程包括在载体基板上形成载体键合表面。在一些实施例中，载体基板可以包括金属材料类型，例如铜。在一些实施例中，载体键合表面的形成可以包括平坦化载体基板的表面以形成载体键合表面。接下来，步骤430涉及将半导体基板键合到载体基板。在一些实施例中，半导体基板可以放置在载体基板上并且通过范德华力被键合在适当的位置，因此不需要粘合剂来将半导体基板结合到载体基板。
接下来，步骤440涉及在半导体基板的有源表面上形成导电柱。在一些实施例中，一个或多个导电柱可以电连接到半导体基板的集成电路区域。然后，步骤450涉及用绝缘密封结构密封半导体基板并且密封载体键合表面的至少一部分。在一些实施例中，这还可以包括密封导电柱。在一些这样的实施例中，步骤460涉及从半导体基板上方去除过量的密封剂(如果有的话)，这可以包括研磨密封结构直到暴露出至少一部分导电柱。
接下来，步骤470涉及在密封结构中形成围绕每个半导体基板的金属填充的沟槽。在一些实施例中，该步骤可以包括在密封结构的上表面中形成围绕第一半导体基板的金属填充的沟槽。在一些实施例中，沟槽的这种形成可以包括使用激光烧蚀来形成沟槽。在一些实施例中，该步骤可以进一步包括在沟槽中沉积金属材料以形成围绕第一半导体基板的壁结构。在一些这样的实施例中，这可以包括使用化学气相沉积(CVD)、物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)和原子层沉积(ALD)中的至少一种来沉积金属材料的至少一部分。
接下来，步骤480涉及在密封结构上形成再分布层(RDL)结构。在一些实施例中，这可以包括在密封结构的上表面上形成RDL结构，使得RDL结构的互连结构可以电连接至集成电路区域。
在一些实施例中，在步骤470中形成的金属填充的沟槽结构与来自步骤420的金属载体基板一起形成围绕半导体基板的金属笼。填充金属的沟槽结构可以用作金属笼的侧壁，并且载体基板可以用作笼的盖。另外，在一些实施例中，半导体基板可以与载体基板直接接触，并且在一些这样的实施例中，金属填充的沟槽结构与金属载体基板一起可以用作半导体基板的散热器件。因此，由金属填充的沟槽结构和金属载体基板形成的笼结构可以消除对集成散热器(IHS)的需要。在一些实施例中，由金属填充的沟槽结构和金属载体基板形成的笼结构还可以用作被包封的半导体基板的电磁干扰(EMI)屏蔽件。在将用于手机、平板电脑、笔记本电脑、无线路由器和其他通信设备的封装通过表面安装技术安装到设备的印刷电路板(PCB)上之后，将这种EMI屏蔽件频繁地放置在这些封装上。然而，金属填充的沟槽结构和金属载体基板的笼结构可以有利地消除对单独的EMI屏蔽件的需要。
最后，步骤490涉及将来自步骤480的结构切成各个半导体器件，每个半导体器件具有半导体基板和金属填充的沟槽。
本领域技术人员将容易地观察到，在保持本发明的教导的同时，可以对设备和方法进行多种修改和改变。因此，以上公开内容应被解释为仅由所附权利要求书的边界和界限来限定。

Claims (20)

1.一种制造半导体器件的方法，其特征在于，包括：
在第一半导体基板上形成半导体键合表面，其中所述第一半导体基板包括至少一个集成电路区域并且包括与所述半导体键合表面相反的有源表面；
将所述第一半导体基板的所述半导体键合表面键合到载体基板的载体键合表面，使得所述半导体键合表面与所述载体键合表面相邻并直接接触；
利用绝缘密封结构来密封至少所述第一半导体基板并且密封所述载体键合表面的至少一部分；
在所述载体键合表面与所述密封结构的上表面之间形成所述密封结构中的金属填充的沟槽结构，所述金属填充的沟槽结构与金属的所述载体基板一起形成围绕所述第一半导体基板的金属笼，其中所述密封结构的上表面远离所述载体基板；以及
在所述密封结构的上表面上形成再分布层结构，其中所述再分布层结构包括电连接到所述至少一个集成电路区域的互连结构。
2.根据权利要求1所述的方法，其特征在于，所述半导体键合表面的形成包括平坦化所述第一半导体基板的与所述有源表面相反的表面的至少一部分。
3.根据权利要求1所述的方法，其特征在于，所述半导体键合表面的形成包括在所述第一半导体基板的与所述有源表面相反的表面的至少一部分上形成电介质膜，以及平坦化所述电介质膜的至少一部分。
4.根据权利要求3所述的方法，其特征在于，所述电介质膜包括二氧化硅。
5.根据权利要求1所述的方法，其特征在于，还包括：
在所述第一半导体基板的所述有源表面上形成多个导电柱；以及
研磨所述密封结构直到所述导电柱的至少一部分被暴露。
6.根据权利要求1所述的方法，其特征在于，所述金属填充的沟槽结构的形成包括：
在所述密封结构的上表面中形成围绕所述第一半导体基板的沟槽；以及
在所述沟槽中沉积金属材料以形成围绕所述第一半导体基板的壁结构。
7.根据权利要求6所述的方法，其特征在于，所述沟槽的形成包括使用激光烧蚀来形成所述沟槽。
8.根据权利要求6所述的方法，其特征在于，在所述沟槽中沉积金属材料包括使用化学气相沉积、物理气相沉积、等离子体增强的化学气相沉积和原子层沉积中的至少一种来沉积金属材料的至少一部分。
9.根据权利要求1所述的方法，其特征在于，还包括：在将所述第一半导体基板的所述半导体键合表面键合到所述载体基板的所述载体键合表面之前，平坦化所述载体基板的表面以形成所述载体键合表面。
10.一种制造半导体器件的方法，其特征在于，包括：
平坦化第一半导体基板的第一表面以形成半导体键合表面，其中所述第一半导体基板包括集成电路区域，并且包括与所述半导体键合表面相反的有源表面；
平坦化载体基板的表面以形成载体键合表面；
将所述半导体键合表面键合到所述载体键合表面，包括将所述半导体键合表面定位成与所述载体键合表面直接相邻；
在所述第一半导体基板的上方和所述载体键合表面的至少一部分的上方形成密封结构；
在所述密封结构中形成围绕所述第一半导体基板的金属填充的沟槽结构，所述金属填充的沟槽结构与金属的所述载体基板一起形成围绕所述第一半导体基板的金属笼；以及
在所述密封结构上方形成再分布层结构，所述再分布层结构包括电连接至所述集成电路区域的互连结构。
11.根据权利要求10所述的方法，其特征在于，还包括：
在所述第一半导体基板的所述有源表面上形成多个导电柱；以及
研磨所述密封结构直到所述导电柱的至少一部分被暴露。
12.根据权利要求10所述的方法，其特征在于，所述金属填充的沟槽结构的形成包括：
在所述密封结构的上表面中形成围绕所述第一半导体基板的沟槽；以及
在所述沟槽中沉积金属材料以形成围绕所述第一半导体基板的壁结构。
13.根据权利要求12所述的方法，其特征在于，所述沟槽的形成包括使用激光烧蚀来形成所述沟槽，并且
其中在所述沟槽中沉积所述金属材料包括使用化学气相沉积、物理气相沉积、等离子体增强的化学气相沉积和原子层沉积中的至少一种来沉积所述金属材料的至少一部分。
14.根据权利要求10所述的方法，其特征在于，所述载体基板包括金属材料类型。
15.一种半导体器件，其特征在于，包括：
具有载体键合表面的载体基板；
半导体基板，所述半导体基板具有半导体键合表面、与所述半导体键合表面相反的有源表面、以及至少一个集成电路区域，其中所述半导体基板设置在所述载体基板上，所述半导体键合表面与所述载体键合表面接触，两者之间没有粘合剂；
密封结构，所述密封结构至少部分地密封所述半导体基板并且密封所述载体键合表面的至少一部分；
在所述密封结构的上表面与所述载体基板之间延伸的金属填充的沟槽结构，所述金属填充的沟槽结构与金属的所述载体基板一起形成围绕所述半导体基板的金属笼，其中所述密封结构的上表面远离所述载体基板；以及
在所述密封结构的上表面上方的再分布层结构，其中所述再分布层结构包括互连结构，所述互连结构电连接到所述半导体基板的所述至少一个集成电路区域。
16.根据权利要求15所述的半导体器件，其特征在于，所述金属填充的沟槽结构围绕所述半导体基板。
17.根据权利要求15所述的半导体器件，其特征在于，所述半导体键合表面被平坦化并且包括电介质材料。
18.根据权利要求15所述的半导体器件，其特征在于，所述半导体键合表面被平坦化并且没有电介质材料。
19.根据权利要求15所述的半导体器件，其特征在于，还包括：从所述半导体基板的所述有源表面延伸的多个导电柱，其中所述多个导电柱中的每一个都电连接到所述至少一个集成电路区域和所述再分布层结构的互连结构。
20.根据权利要求15所述的半导体器件，其特征在于，还包括：在所述再分布层结构上的至少一个导电凸块，所述至少一个导电凸块电连接到所述再分布层结构的互连结构。
CN201880089378.XA 2018-02-15 2018-04-19 制造半导体器件的方法及半导体器件 Active CN112005369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862631134P 2018-02-15 2018-02-15
US62/631,134 2018-02-15
PCT/US2018/028444 WO2019160570A1 (en) 2018-02-15 2018-04-19 System and method of fabricating tim-less hermetic flat top his/emi shield package

Publications (2)

Publication Number Publication Date
CN112005369A CN112005369A (zh) 2020-11-27
CN112005369B true CN112005369B (zh) 2024-05-28

Family

ID=67540226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880089378.XA Active CN112005369B (zh) 2018-02-15 2018-04-19 制造半导体器件的方法及半导体器件

Country Status (3)

Country Link
US (1) US10734326B2 (zh)
CN (1) CN112005369B (zh)
WO (1) WO2019160570A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
DE102016109853A1 (de) * 2016-05-30 2017-11-30 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4233073A1 (de) 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
US5436745A (en) 1994-02-23 1995-07-25 Ois Optical Imaging Systems, Inc. Flex circuit board for liquid crystal display
WO1996008746A1 (fr) 1994-09-16 1996-03-21 Seiko Epson Corporation Affichage a cristaux liquides, sa structure de montage, et dispositif electronique
US5705855A (en) 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
JP3019021B2 (ja) 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
TW424171B (en) 1998-11-03 2001-03-01 Ind Tech Res Inst Device of compensation-type tape and method for making the same
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6423615B1 (en) 1999-09-22 2002-07-23 Intel Corporation Silicon wafers for CMOS and other integrated circuits
US6456353B1 (en) 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
US6590292B1 (en) * 2001-06-01 2003-07-08 Lsi Logic Corporation Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
US6534338B1 (en) 2001-06-29 2003-03-18 Amkor Technology, Inc. Method for molding semiconductor package having a ceramic substrate
US6885032B2 (en) 2001-11-21 2005-04-26 Visible Tech-Knowledgy, Inc. Display assembly having flexible transistors on a flexible substrate
JP2003202589A (ja) 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
US8148803B2 (en) 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
KR100857494B1 (ko) 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
TWI221327B (en) 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
US7691730B2 (en) 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
JP4451488B2 (ja) 2006-03-28 2010-04-14 シャープ株式会社 半導体素子の転写方法及び半導体装置の製造方法
US8048358B2 (en) 2006-04-18 2011-11-01 Texas Instruments Incorporated Pop semiconductor device manufacturing method
US7944018B2 (en) * 2006-08-14 2011-05-17 Icemos Technology Ltd. Semiconductor devices with sealed, unlined trenches and methods of forming same
US7903083B2 (en) 2006-11-13 2011-03-08 Motorola Mobility, Inc. Mixed-mode encapsulated electrophoretic display for electronic device
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US20080182363A1 (en) 2007-01-31 2008-07-31 Freescale Semiconductor, Inc. Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
KR101436115B1 (ko) 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
TWI368051B (en) 2007-07-04 2012-07-11 Chimei Innolux Corp Color filter substrate, method for manufacturing the same and liquid crystal display panel using the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8513124B1 (en) 2008-03-06 2013-08-20 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on semi-noble metal coated wafers
US7888181B2 (en) 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
US8580612B2 (en) 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
EP2230683B1 (de) 2009-03-18 2016-03-16 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Wafers von einem Träger
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
EP2706562A3 (de) 2009-09-01 2014-09-03 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Halbleiterwafers von einem Trägersubstrat mittels Kippens eines Filmrahmens
TWI497679B (zh) 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US8796137B2 (en) 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
US8525344B2 (en) 2011-02-24 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires between semiconductor die contact pads and conductive TOV in peripheral area around semiconductor die
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
KR101831938B1 (ko) 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
JP2013229356A (ja) 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
WO2014013945A1 (ja) 2012-07-20 2014-01-23 シャープ株式会社 表示装置
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
JP6051011B2 (ja) 2012-10-22 2016-12-21 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
US8941248B2 (en) 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9269622B2 (en) 2013-05-09 2016-02-23 Deca Technologies Inc. Semiconductor device and method of land grid array packaging with bussing lines
US9575382B2 (en) 2013-08-20 2017-02-21 Apple Inc. Electronic device having display with split driver ledges
US9754918B2 (en) * 2014-05-09 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
EP2950338B1 (en) 2014-05-28 2019-04-24 ams AG Dicing method for wafer-level packaging
CN104199206B (zh) 2014-08-19 2017-10-27 京东方光科技有限公司 一种显示装置及其装配方法
CN109637934B (zh) 2014-10-11 2023-12-22 意法半导体有限公司 电子器件及制造电子器件的方法
JP6421537B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
US9991150B2 (en) 2014-12-12 2018-06-05 Micro Materials Inc. Procedure of processing a workpiece and an apparatus designed for the procedure
KR102255030B1 (ko) 2015-01-08 2021-05-25 삼성디스플레이 주식회사 표시 장치
DE102015101897A1 (de) 2015-02-10 2016-08-11 Ev Group E. Thallner Gmbh Vorrichtung und Verfahren zum zumindest teilweisen Lösen einer Verbindungsschicht eines temporär verbondeten Substratstapels
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9547208B2 (en) 2015-04-27 2017-01-17 Sony Corporation Divided backlight configuration of a display
US9679785B2 (en) 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
US9449935B1 (en) 2015-07-27 2016-09-20 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20170103904A1 (en) 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly
US9911672B1 (en) 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
US10804251B2 (en) 2016-11-22 2020-10-13 Cree, Inc. Light emitting diode (LED) devices, components and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
DE102016109853A1 (de) * 2016-05-30 2017-11-30 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung

Also Published As

Publication number Publication date
US20190252324A1 (en) 2019-08-15
WO2019160570A1 (en) 2019-08-22
CN112005369A (zh) 2020-11-27
US10734326B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
TWI550739B (zh) 埋置形成於半導體晶粒上之凸塊於可穿透黏著層中之半導體裝置及方法以減少在單一化過程中晶粒之移動
US11688612B2 (en) Semiconductor device and method of forming interposer with opening to contain semiconductor die
TWI631633B (zh) 半導體裝置及在半導體晶粒周圍形成絕緣層的方法
TWI499030B (zh) 在矽穿孔***物中形成開放孔穴以包含在晶圓級晶片尺寸模組封裝的半導體晶粒之半導體裝置和方法
TWI590408B (zh) 半導體裝置和自基板形成基礎導線作為支座以堆疊半導體晶粒之方法
US9620557B2 (en) Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8999760B2 (en) Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
US8183087B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
CN203312275U (zh) 形成嵌入式sop扇出型封装的半导体器件
TWI538099B (zh) 半導體裝置和在半導體晶粒上形成中介物框架以提供垂直互連之方法
CN107039290B (zh) 半导体器件及其制造方法
US7772081B2 (en) Semiconductor device and method of forming high-frequency circuit structure and method thereof
US8994048B2 (en) Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration
US10068843B2 (en) Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
TWI528437B (zh) 半導體裝置及形成犧牲保護層以於單一化過程中保護半導體晶粒邊緣之方法
US9679881B2 (en) Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
CN112005369B (zh) 制造半导体器件的方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220208

Address after: No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant after: Chengdu yisiwei System Technology Co.,Ltd.

Address before: 2880 Zanker Road, room 210, Santa Clara, CA 95134, USA

Applicant before: Didro Technology (BVI) Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230110

Address after: 611731 No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant after: Chengdu yisiwei system integrated circuit Co.,Ltd.

Address before: 611731 No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant before: Chengdu yisiwei System Technology Co.,Ltd.

CB02 Change of applicant information

Address after: No. 1866 Kangqiang Third Road, Gaoxin West District, Chengdu City, Sichuan Province, 611730

Applicant after: Chengdu ESWIN SYSTEM IC Co.,Ltd.

Address before: 611731 No. 12, Shangyang Road, high tech Zone, Chengdu, Sichuan

Applicant before: Chengdu yisiwei system integrated circuit Co.,Ltd.

CB02 Change of applicant information
CB03 Change of inventor or designer information

Inventor after: Shen Minghao

Inventor after: Zhou Xiaotian

Inventor after: Du Xiaoming

Inventor after: Zhang Chunbin

Inventor before: Shen Minghao

Inventor before: Zhou Xiaotian

Inventor before: Du Xiaoming

Inventor before: Zhang Chunbin

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant