CN111989877B - 在模拟扩频***中执行同步的装置和接收器 - Google Patents

Abstract

用于对扩频码编码信号进行解码的装置和方法。解码器通过执行同步搜索来确定同步点，从而对扩频码编码信号进行解码。同步点定义了用于将扩频码与扩频码编码信号对准的时间延迟，上述扩频码用于生成上述扩频码编码信号。同步搜索包括获得候选结果，其中每个候选结果是应用时间延迟以将扩频码与扩频码编码信号对准的解码尝试。同步搜索还包括通过识别对应于与满足同步搜索标准的功率测量相关联的候选结果的时间延迟来确定同步点。使用同步点执行解码器码同步以将扩频码与扩频码编码信号对准。使用对准的扩频码对扩频码编码信号进行解码。

Description

在模拟扩频***中执行同步的装置和接收器

相关申请的交叉引用

本申请要求于2018年4月18日递交的发明名称为“用于在模拟扩频***中执行同步的装置和接收器”、申请号为15/956,338的美国专利申请的优先权，上述申请的内容以引用的方式并入本文。

技术领域

本公开涉及一种用于在模拟扩频***中执行同步的装置。本公开的实施例涉及一种接收器。

背景技术

可以用于有线通信和/或无线通信的通信设备可以是基站或其他电子设备。这种通信设备可以具有在不同频带上接收和发送信号的收发器。收发器可以被实现为接收器和发射器。通信网络中的各种通信设备可以通过多个接收路径接收模拟信号。

在模拟扩频通信***中，RF模拟信号在比原始信息的频率内容大得多的带宽上发送。扩频码用于在频域上扩展信号。在频域中扩展的信号的传输可以帮助建立安全通信，其增加了对自然干扰、噪声和人为干扰中的任一或全部的抵抗力。通信设备中的扩频接收器接收并处理扩频信号。

典型的扩频接收器可以被设计成根据任何适当的协议和标准(例如码分多址(code division multiple access，CDMA))来处理信号。为了使接收器从接收信号中解扩和恢复数据，接收器必须同步扩频码。

然而，传统的同步技术通常仅在数字域中实现，并且涉及数字信号。例如，可以在CDMA中使用互相关算法。这种传统方法可能不适于处理扩频模拟信号。因此，希望提供一种解决方案，用于在接收扩频模拟信号时进行准确和有效的同步，以确保在接收器处正确地处理所接收的扩频模拟信号。

发明内容

在一些示例中，本公开描述了执行同步以解码扩频模拟信号的装置和接收器。接收器可输出多个正确对应于所接收的射频模拟信号的解码数字信号。执行同步搜索以确定同步点，该同步点用于同步用于解码的扩频码。

在一些方面，本公开描述了一种用于对扩频码编码信号进行解码的装置。该装置包括用于接收扩频码编码信号的解码器。该解码器还用于通过执行同步搜索以确定同步点来对接收的上述扩频码编码信号进行解码，该同步点至少定义用于将扩频码的开始时间参考与接收的上述扩频码编码信号的开始时间参考对准的时间延迟，上述扩频码用于生成接收的上述扩频码编码信号。同步搜索通过以下执行：获得多个候选结果，每个候选结果是至少应用相应的时间延迟以将上述扩频码与接收的上述扩频码编码信号对准的解码尝试；以及通过至少识别对应于与满足同步搜索标准的功率测量相关联的候选结果的时间延迟来确定同步点。解码器还用于通过使用同步点执行解码器码同步，以将扩频码的开始时间参考与接收的扩频码编码信号的开始时间参考对准，来对接收的扩频码编码信号进行解码。解码器还用于通过使用对准的扩频码对接收的扩频码编码信号进行解码，对接收到的扩频码编码信号进行解码。

在任何前述方面/实施例中，接收的上述扩频码编码信号可以在组合了多个扩频码编码信号的组合信号中接收。该装置还可以包括：多个扩频码编码器，每个扩频码编码器用于使用相应的扩频码对相应的模拟信号进行编码，并且用于输出相应的扩频码编码信号；以及扩频码源，用于经由相应的码发送路径向上述多个扩频码编码器提供相应的扩频码，上述扩频码源还用于执行编码器码同步以补偿由上述码发送路径之间的路径延迟引起的上述扩频码之间的任何时间差。

在任何前述方面/实施例中，上述扩频码源还可用于通过以下来执行上述编码器码同步：执行时间延迟调整以减小扩频码之间的任何时间差；以及执行码相位调整以使扩频码的相位相对于彼此对准。

在任何前述方面/实施例中，接收的扩频码编码信号可在组合了多个扩频码编码信号的组合信号中接收。解码器还可用于：执行第一解码，包括执行同步搜索以确定同步点，以使用第一扩频码从组合信号中解码第一扩频码编码信号；以及在不执行同步搜索的情况下，执行第二解码，以使用第二扩频码从组合信号中解码第二扩频码编码信号，第二解码使用在第一解码中确定的同步点。

在任何前述方面/实施例中，扩频码编码信号可为由模/数转换器(ADC)生成的数字信号。解码器还可用于抽取(decimate)数字信号并且输出不同的相应抽取相位的样本序列。同步点还可以定义待用于抽取数字信号的抽取相位。

在任何前述方面/实施例中，上述解码器还可用于控制上述ADC使用的时钟相位，以使上述ADC输出不同的相应抽取相位的上述样本序列。

在任何前述方面/实施例中，对于每个抽取相位，上述多个候选结果可包括相应的多个时移序列。可以通过以下获得多个候选结果：对于第一抽取相位的样本序列，使用不同的时间延迟来移位上述样本序列以输出第一抽取相位的多个时移序列，每个时移序列被移位不同的时间延迟；对于第一抽取相位，使用上述扩频码来将上述相应的多个时移序列相乘，以获得与不同的时间延迟和第一抽取相位相对应的多个候选结果；对每个其他抽取相位重复上述相乘，以获得与不同时间延迟和不同抽取相位相对应的上述多个候选结果。同步点可以通过以下确定：获取积分后的各候选结果的功率测量；以及识别与满足同步搜索标准的功率测量相关联的候选结果。同步点可以被定义为与识别的候选结果相对应的时间延迟和抽取相位。

在任何前述方面/实施例中，同步搜索标准可以是最大功率，并且与最大功率测量相关联的候选结果可用于确定同步点。

在任何前述方面/实施例中，同步搜索标准可以是预定义的功率阈值，并且与高于预定义的功率阈值的功率测量相关联的候选结果可用于确定同步点。

在任何前述方面/实施例中，解码器还可用于通过以下执行解码器码同步：抽取数字信号并输出由同步点定义的抽取相位的样本序列；以及使用由同步点定义的时间延迟来移位样本序列。

在一些方面，本公开描述了一种接收器，该接收器包括多个接收路径，每个接收路径用于接收相应的模拟信号。该接收器还包括多个扩频码编码器，每个扩频码编码器用于使用相应的扩频码对相应的接收路径上的相应的接收模拟信号进行编码，并输出相应的扩频码编码的模拟信号。该接收器还包括扩频码源，该扩频码源用于经由相应的码发送路径向多个扩频码编码器提供相应的扩频码，该扩频码源还用于执行编码器码同步以补偿由码发送路径之间的路径延迟引起的扩频码之间的任何时间差。该接收器还包括至少一个组合器，该组合器用于组合相应的扩频码编码的模拟信号并输出组合的模拟信号。该接收器还包括至少一个模数转换器(ADC)，该ADC用于将组合模拟信号转换为组合数字信号。该接收器还包括解码器，该解码器用于解码上述组合数字信号并输出与接收的模拟信号相对应的解码信号。为了从组合数字信号解码第一扩频码编码信号，该解码器用于：执行解码器码同步，以将扩频码的开始时间参考与上述组合数字信号的开始时间参考对准，上述扩频码用于生成第一扩频码编码信号；以及使用对准的扩频码对第一扩频码编码信号进行解码。

在任何前述方面/实施例中，解码器还可用于执行至少一个同步搜索以确定用于执行解码器码同步的同步点，该同步点至少定义用于将扩频码的开始时间参考与组合数字信号的开始时间参考对准的时间延迟。同步搜索可以通过以下执行：获得多个候选结果，每个候选结果是至少应用相应的时间延迟以将上述扩频码与第一扩频码编码信号对准的解码尝试；以及通过至少识别对应于与满足同步搜索标准的功率测量相关联的候选结果的时间延迟来确定同步点。

在任何前述方面/实施例中，解码器还可用于：执行第一解码，包括执行同步搜索以确定同步点，以使用第一扩频码对第一扩频码编码信号进行解码；以及在不执行同步搜索的情况下执行第二解码，以使用第二扩频码对第二扩频码编码信号进行解码，第二解码使用在第一解码中确定的同步点。

在任何前述方面/实施例中，每个扩频码编码器可以是同相和正交相位(in-phase/quadrature-phase，I/Q)编码器。上述I/Q编码器可用于对上述相应的接收模拟信号的同相(I)分量和上述相应的接收模拟信号的正交相位(Q)分量进行编码，以输出编码的I模拟信号和编码的Q模拟信号。上述至少一个组合器可以包括：I组合器，用于组合编码的I模拟信号并输出I组合模拟信号；以及Q组合器，用于组合编码的Q模拟信号并输出Q组合模拟信号。上述接收器可包括至少两个ADC，每个ADC用于转换上述I组合模拟信号和上述Q组合模拟信号中的相应一个，并在相应的信号路径上输出I组合数字信号和Q组合数字信号中的相应一个。

在任何前述方面/实施例中，解码器还可用于通过以下执行解码器输入同步：执行时间延迟调整以补偿由上述相应信号路径上的路径延迟引起的上述I组合数字信号与上述Q组合数字信号之间的任何时间差。

在一些方面，本公开描述了一种用于对扩频码编码信号进行解码的方法。该方法包括：接收扩频码编码信号；以及通过以下对接收的上述扩频码编码信号进行解码：执行同步搜索以确定同步点，该同步点至少定义用于将扩频码的开始时间参考与接收的扩频码编码信号的开始时间参考对准的时间延迟，上述扩频码用于生成接收的扩频码编码信号。同步搜索通过以下执行：获得多个候选结果，每个候选结果是至少应用相应的时间延迟以将上述扩频码与接收的上述扩频码编码信号对准的解码尝试；以及通过至少识别对应于与满足同步搜索标准的功率测量相关联的候选结果的时间延迟来确定同步点。解码还包括：使用同步点执行解码器码同步，以将扩频码的开始时间参考与接收的扩频码编码信号的开始时间参考对准；以及使用对准的扩频码对接收的上述扩频码编码信号进行解码。

在任何前述方面/实施例中，接收的上述扩频码编码信号可以在组合了多个扩频码编码信号的组合信号中接收。该方法还可以包括：执行第一解码，包括执行同步搜索以确定同步点，以使用扩频码从组合信号中解码接收的上述扩频码编码信号；以及在不执行同步搜索的情况下，执行第二解码，以使用第二扩频码从组合信号中解码第二扩频码编码信号，第二解码使用在第一解码中确定的同步点。

在任何前述方面/实施例中，扩频码编码信号可为由模/数转换器(ADC)生成的数字信号。该方法还可以包括：抽取上述数字信号以输出不同的相应抽取相位的样本序列，并且其中，上述同步点还定义待用于抽取上述数字信号的抽取相位。

在任何前述方面/实施例中，对于每个抽取相位，上述多个候选结果可包括相应的多个时移序列。可以通过以下步骤获得多个候选结果：对于每个抽取相位：对于第一抽取相位的样本序列，使用不同的时间延迟来移位上述样本序列以输出第一抽取相位的多个时移序列，每个时移序列被移位不同的时间延迟；以及对于第一抽取相位，使用扩频码来将相应的多个时移序列相乘，以获得与不同的时间延迟和第一抽取相位相对应的多个候选结果；对每个其他抽取相位重复上述相乘，以获得与不同时间延迟和不同抽取相位相对应的多个候选结果。同步点可以通过以下确定：获取积分后的各候选结果的功率测量；以及识别与满足同步搜索标准的功率测量相关联的候选结果。同步点可以被定义为与识别的候选结果相对应的时间延迟和抽取相位。

在任何前述方面/实施例中，同步搜索标准可以是最大功率，并且与最大功率测量相关联的候选结果可用于确定同步点。

在任何前述方面/实施例中，同步搜索标准可以是预定义的功率阈值，并且与高于预定义的功率阈值的功率测量相关联的候选结果可用于确定同步点。

在任何前述方面/实施例中，执行解码器码同步可以包括：抽取数字信号并输出由同步点定义的抽取相位的样本序列；以及使用由同步点定义的时间延迟来移位样本序列。

在任何前述方面/实施例中，接收的上述扩频码编码信号可以在组合了多个扩频码编码信号的组合信号中接收。该方法还可以包括：使用相应的扩频码对相应的模拟信号进行编码以输出相应的扩频码编码信号；以及在对各个模拟信号进行编码之前，执行编码器码同步以补偿用于编码的扩频码之间的任何时间差。

附图说明

为了更全面地理解本发明及其优点，现在结合附图参考以下说明，其中：

图1A是用于传送扩频信号的传统发射器和接收器的示意图；

图1B是在数字域中扩频码和接收信号之间的传统互相关结果的图；

图2是数字域中的传统编码过程的波形表示；

图3A是模拟域中编码过程的波形表示；

图3B示出了在模拟域中的扩频码和扩频码编码信号之间的互相关计算结果的图；

图4A是根据示例实施例的接收器的示意图；

图4B是示出在图4A的接收器内实现的同步功能的示意图；

图4C是示出根据示例实施例的用于实现同步搜索的各阶段的框图；

图4D示出了在不同抽取相位的不同样本序列的示例；

图4E是用于实现图4C的抽取功能的示例抽取模块的示意图；

图4F是用于并行输出不同样本的图4E的抽取模块的示意图；

图4G是用于串行输出不同样本的图4E的抽取模块的示意图；

图4H是用于实现图4C的时移和同步点检测功能的示例时移和同步点检测模块的示意图；

图4I是概括同步搜索的示例实现的框图；

图5A-图5D是使用不同扩频码的同步搜索的测量功率结果的示例图；

图6是可以包括图4A的示例接收器的示例无线通信设备的示意表示；以及

图7是可由图4A的示例接收器执行的示例方法的流程图。

在不同的图中可能使用了相似的附图标记来表示相似的部件。

具体实施方式

在射频(radio frequency，RF)通信网络中，可能希望提供一种能够支持使用模拟扩展的通信的接收器。本公开描述了执行各种同步的方法和接收器，包括在解码期间的扩频码的同步，以使得能够从接收到的模拟信号中准确地恢复数据。

图1A是示出传统发射器110和传统接收器120之间的扩频信号的通信的简化图。发射器110使用独立于数据信号的扩频码来执行数据信号的扩频。扩频码，在这种情况下是伪噪声(pseudo-noise，PN)码114，用作调制波形以在大于原始数据信号带宽的带宽上扩展数据信号112的能量。虽然下面将PN码作为扩频码来说明和讨论，但是这仅仅是说明性的，并且可以使用其他类型的扩频码。

在发送器110中，数据信号112与PN码114相乘以生成发送基带信号116。基带信号116携带来自数据信号112的所有信息。在接收器120中，假设传输信道上的干扰可忽略，则接收信号122与发送基带信号116相同。接收信号122与第二PN码124(也称为接收器120处的本地PN码124)相乘，以便恢复原始数据信号112。如果接收器120不知道发送器110用来生成基带信号116的PN码114，则不能准确地恢复原始数据信号112。当接收器120处的输出信号126携带与原始数据信号112相同的信息而没有任何或所有显著的失真、干扰以及人为干扰时，认为准确地恢复了原始数据信号112。

在接收器处的扩频码的同步对于确保数据信号112的良好恢复是重要的。接收器120一般可以知道本地生成第二PN码124的算法，但是接收器120通常不知道接收信号122的开始时间参考。如果接收器120没有使用本地PN码124的正确相位(或定时)，则接收器120可能无法将本地PN码124的开始时间参考与接收信号122的开始时间参考正确对准。结果是输出信号126可能不准确，或者生成输出信号126的尝试可能失败。在本公开中，信号的开始时间参考被定义为编码信号的开始时间点，其也对应于用于编码信号的扩频码的开始点。开始时间参考可以取决于当数据信号与扩频码混合时引起的时间延迟。应当理解，编码信号的开始时间参考可以与发送信号或接收信号的开始时间不同。例如，在接收信号中，噪声可能先于编码信号。

为了在接收器120处准确地恢复数据信号，有必要使本地PN码124的开始时间参考与接收信号122的开始时间参考对准。在传统方法中，在数字域中使用互相关算法来确定如何对准本地PN码124和接收信号122。在计算本地PN码124和接收信号122之间的互相关结果之后，互相关函数的最大值指示本地PN码124的开始时间参考和接收信号的开始时间参考对准的点。

图1B示出了在接收器处接收到的数字信号和本地码之间的示例互相关结果。相关峰130指示了同步点，在该同步点，接收的数字信号和本地码对准。该信息用于使本地码与接收的数字信号同步，以便解码接收的数字信号并恢复原始数据信号。在传统的码分多址(CDMA)***中，可以基于互相关结果中的清晰峰值容易地确定同步点。这是因为由编码器接收的编码信号的值在码周期期间基本上是恒定的，并且两个数字信号之间的简单互相关给出相对明确的结果。

例如，图2示出了幅度为A的示例数字输入信号201。输入信号201使用PN码202进行编码。编码输出203也是具有二进制值A或-A的数字信号。编码输出203和PN码202之间的互相关是相当明确的，并且将给出同步点的清楚指示(例如，如图1B所示的清楚的相关峰130)。值得注意的是，输入信号201在PN码202的码周期204期间基本上是恒定的。

相比之下，图3A示出了通过使用PN码202对模拟输入信号301进行编码而生成的编码模拟输出303。模拟输出303可能具有一系列值，这可能导致难以确定同步点。考虑使用四个不同的相应PN码(码1至码4)生成四个不同的编码输出303的情况。图3B示出了对于每个PN码的互相关计算结果。如图3B中可见，不存在清晰的相关峰，因此使用简单的互相关方法不能确定同步点。这是因为与数字信号的二进制值不同，模拟域中的模拟输入信号301在码周期204内不是恒定的。

在接收器处同步本地码存在其他挑战，例如需要考虑传输线上的路径延迟的差异。

在各种示例中，本公开描述了一种接收器，该接收器实现各种同步以帮助确保恢复每个接收的模拟信号而没有任何或所有显著的干扰、失真以及人为干扰。所公开的接收器可以解决上述传统接收器的至少一些缺点。所公开的接收器可以用于各种应用，包括电子设备中的应用，例如有线或无线通信网络中的用户设备(user equipment，UE)或基站。尽管在接收器的背景下进行了描述，但是如以下进一步讨论的，本公开的各方面还可以被实现为执行解码(包括执行同步)的装置。

图4A是根据示例实施例的示例接收器400的示意图。接收器400实现同步功能以更准确地从接收的模拟信号中恢复数据。接收器400包括多个接收(Rx)路径402(1)到402(n)(一般称为Rx路径402)，在这些Rx路径上接收和处理多个RF模拟信号。所使用的Rx路径402的数目对应于所接收的RF模拟信号的数目。为清楚起见，用虚线框指示了一个Rx路径402(1)。尽管在无线通信的背景进行了描述，但是应当理解，接收器400可以(在必要时进行适当修改)用于有线通信。例如，Rx路径402可以从有线源而不是无线源接收RF模拟信号。为简单起见，下面将在无线通信的背景下描述接收器400。

现在将详细描述一个Rx路径402。在Rx路径402中，天线404(或天线阵列)接收RF模拟信号。由天线404接收的RF模拟信号由带通滤波器(band-pass filter，BPF)406滤波到特定频带。来自BPF 406的滤波信号被提供给低噪声放大器(low-noise amplifier，LNA)408以将低功率滤波信号放大到所需的幅度。然后，放大的信号被相继提供给另一个BPF 412和另一个放大器(amplifier，AMP)414。在一些示例实施例中，来自LNA 408的输出可以在被提供给第二BPF 412之前由可选的下变频器410处理。来自AMP 414的输出被提供给编码器416。编码器416使用扩频码提供编码。在一些示例实施例中，扩频码可以是PN码；然而，可以使用任何合适的扩频码。因此，编码器416通常也被称为扩频码编码器，或者在某些情况下被称为PN编码器。每个Rx路径402中的每个编码器416使用不同的相应扩频码进行编码。

在一些示例实施例中，编码器416可以是同相(I)和正交相位(Q)编码器(称为I/Q编码器)，其在I分支和Q分支上执行扩频码编码。在其他示例中，编码器416可为输出仅具有实分量的编码信号的实编码器。I/Q编码器输出扩频码编码的I模拟信号(也称为扩频码编码的模拟信号的I分量)和扩频码编码的Q模拟信号(也称为扩频码编码的模拟信号的Q分量)。当在I分支和Q分支上分别处理不同的信息信号时，在接收器中工作的信道数目实际上加倍。在图4A的示例中，如果编码器416是I/Q编码器，则虚线路径指示Q分量的信号路径。分别通过LPF418(a)和LPF418(b)对扩频码编码的I模拟信号和扩频码编码的Q模拟信号进行滤波。来自每个Rx路径402的输出是滤波的扩频码编码的I模拟信号和滤波的扩频码编码的Q模拟信号。

I组合器420把来自多个Rx路径402的滤波的扩频码编码的I模拟信号组合成I组合模拟信号，以及Q组合器422把来自多个Rx路径402的滤波的扩频码编码的Q模拟信号组合成Q组合模拟信号。第一ADC 424将I组合模拟信号转换为I组合数字信号，并且第二ADC 426将Q组合模拟信号转换为Q组合数字信号。I和Q解码器430(也称为I/Q解码器)将I组合数字信号和Q组合数字信号解码为多个解码数字输出(例如，使用解码子模块434)。在所示的示例中，解码输出作为单个串行输出从解码器430输出。在其他示例中，解码输出可作为多个并行输出从解码器430输出。多个解码数字输出可以被提供给通信设备的其他部件，例如数字信号处理器。

在图4A所示的示例中，编码器416是I/Q编码器，该编码器输出扩频码编码的I模拟信号和扩频码编码的Q模拟信号，这两个信号可以由单独的I组合器420和Q组合器421以及ADC 424、426单独地处理。在其他示例中，编码器416可以是实编码器。在这些示例中，在每个Rx路径402中，可以使用一个LPF来代替分开的LPF418(a)、418(b)。可以使用单个组合器代替分开的I组合器420和Q组合器421，并且可以使用单个ADC代替两个ADC 424、426，以输出一个组合的数字信号。此外，解码器430可以对实信道上的组合数字信号进行解码。

在图4A所示的示例中，接收器400可以包括扩频码源4322，以提供由每个编码器416使用的相应的扩频码。接收器400还可以包括控制器433，控制器433用于提供控制信号以控制扩频码源4322和解码器430的操作。下面更详细地描述扩频码源4322和控制器433。在一些示例中，接收器400可以不包括扩频码源4322和控制器433中的至少一个。例如，扩频码可以由外部部件生成并被提供给接收器400。在一些示例中，可以用外部控制信号控制解码器430的操作和扩频码源4322的操作，或者可以不需要控制信号。

在以下描述中，将示例接收器400描述为处理I信道及Q信道上的信号(例如，其中编码器416为I/Q编码器)。在其他示例中，接收器400可处理实信道上的信号(例如，其中编码器416仅在实信道上编码)。

I/Q编码器416使用扩频码(例如PN码)执行编码。在相应的Rx路径402中的每个I/Q编码器416使用不同的相应的扩频码进行编码。在该示例中，接收器400包括扩频码源4322以生成(例如，使用码生成子模块4413)相应的扩频码。扩频码是相互正交的。由扩频码源4322提供的扩频码的数目对应于被使用的Rx路径402的数目。在一些示例实施例中，用于生成扩频码的一个或多个参数(例如码类型、码长度、以及码率)是可变的，并且可以由控制信号(例如，来自控制器433的控制信号或外部控制信号)控制。可以选择用于生成扩频码的参数以实现所需的性能特性。在该示例中，扩频码源4322实现编码器码同步4410以对准到达相应编码器416的扩频码的定时。在一些示例中，扩频码源4322可以在不生成扩频码的情况下实现编码器码同步4410(例如，可以省略码生成子模块4413)。编码器码同步4410将在下面进一步描述。

在一些示例中，接收器400可包括滤波器4324(例如，BPF或LPF)和复合调制器4326，以在将扩频码提供给编码器416之前处理所生成的扩频码。例如，由扩频码源4322生成的PN码可能包括无用(undesired)谐波，并且滤波器4324可以用于滤除无用谐波。从每个PN码中去除这种无用谐波可以有助于在对接收的模拟信号进行编码时减少干扰和失真。复合调制器4326还可以提供对滤波器4324输出的滤波的PN码的复合调制。复合调制器4326将每个滤波的PN码调制到码调制频率。复合调制可以有助于避免在编码信号中引入不想要的折叠镜像频率(fold-in image)。尽管在图4A中将可选滤波器4324和复合调制器4326示为与扩频码源4322分离，但是在一些示例中，滤波器4324和复合调制器4326可以被认为是扩频码源4322的一部分(例如，在码生成子模块4413之后)，并且扩频码源4322的输出可以是滤波和复合调制的扩频码。

将每个扩频码从扩频码源4322经由相应的码发送路径发送到相应的编码器416。特定扩频码行进的码发送路径可包括传输线和电子部件，例如滤波器4324和复合调制器4326。为各个Rx路径402提供的每个扩频码是通过不同的各个码发送路径发送的。不同的码发送路径可能引入不同的路径延迟，当扩频码到达相应的编码器416时，这可能引起扩频码之间的时间差。如下面将进一步讨论的，例如可以在扩频码源4322处执行编码器码同步4410，以帮助补偿用于在编码器416处编码的扩频码之间的任何时间差。

如前所述，为了准确地解码编码信号，解码器430需要将扩频码与编码信号对准。然而，解码器430一般不知道用于对准扩频码的正确的开始时间参考。在下面进一步讨论的示例中，作为解码的一部分，解码器430可以实现解码器码同步4430，以将给定扩频码的开始时间参考与组合数字信号(从ADC 424、426输出)的开始时间参考对准。

在存在单独的I扩频码编码信号和Q扩频码编码信号的示例中(例如，编码器416是I/Q编码器)，单独的I和Q组合器420、421和单独的ADC 424、426可用于在不同的I信号路径和Q信号路径上单独地处理I扩频码编码信号和Q扩频码编码信号。I信号路径和Q信号路径可以包括传输线和电子部件，例如组合器420、421和ADC424、426。在两个信号路径中可能存在不同的路径延迟，从而导致到达解码器430的I组合数字信号与Q组合数字信号之间的时间差。如下面将进一步讨论的，解码器输入同步4420可以例如由解码器430实现，以帮助补偿I组合数字信号和Q组合数字信号之间的任何时间差。

因此，所公开的接收器400可以执行各种同步，以便准确地对接收信号进行解码并改善整体设备性能。现在，下面参照图4B更详细地描述示例同步功能。图4B示出了扩频码源4322和解码器430的细节；为清楚起见，图4B省略了接收器400的一些其他部件。

如上所述，扩频码源4322可以实现编码器码同步4410，以补偿到达各个编码器416的扩频码之间的任何时间差。扩频码之间的时间差可能是由码发送路径之间的不同路径延迟引起的。在一些示例实施例中，编码器码同步4410包括第一延迟调整4411和第一码相位调整4412，第一延迟调整4411和第一码相位调整4412被应用于所生成的码(例如，来自图4B中未示出的码生成子模块)。可实施第一延迟调整4411以减少或去除多个扩频码之间的任何时间差，并且可执行第一码相位调整4412以使扩频码的相位相对于彼此对准。虽然图4B示出了在码相位调整4412之后应用第一延迟调整4411，但是可以在码相位调整4412之前应用第一延迟调整4411。第一延迟调整4411和码相位调整4412可被实现为单个功能块或模块，而不是如图所示的分开的块。

由码发送路径引入的路径延迟可以被表征(例如，在设备校准或其他设备设置阶段期间)并且是已知的，并且可以基本上恒定。因此，编码器码同步4410(包括延迟调整4411和码相位调整4412)可以是静态同步(即，调整量可以在给定时间段内不变)。在设备校准或其他设备设置阶段期间，例如在已经表征路径延迟之后，可以定义将由编码器码同步4410执行的调整量。

在该示例中，编码器码同步4410可由扩频码源4322执行；然而，在其他示例中，编码器码同步4410可由接收器400内部或外部的其他部件执行，例如由接收器400中的控制器433执行或由接收器400外部的控制器执行。虽然第一延迟调整4411和码相位调整4412各自被示为在所生成的扩频码之间共享的单个块，但应当理解，不同的延迟调整量和不同相位调整可应用于不同的扩频码。在一些示例中，第一延迟调整4411和/或码相位调整4412可被实现为用于每个生成的扩频码的独立功能块(而非共享功能块)。

编码器码同步4410用于对准到达各个编码器416的扩频码的开始时间参考。减少或消除扩频码之间的时间差可以帮助提高处理所接收的模拟信号的准确度。

现在将参照图4B讨论解码器输入同步。下面将参考附加附图进一步讨论解码器码同步。如前所述，解码器430可以实现解码器输入同步4420以补偿I组合数字信号和Q组合数字信号之间的任何时间差(例如，由于I信号路径和Q信号路径之间的路径延迟的差异)。在一些示例中，接收器400可以仅在实信道上处理接收到的模拟信号(例如，编码器416不是I/Q编码器)，并且组合模拟信号仅在实信道上的一个信号路径上被转换成组合数字信号。在这种情况下，可以不需要并且可以从解码器430中省略解码器输入同步4420。

在使用解码器输入同步4420的情况下，解码器输入同步4420包括第二延迟调整4421，以减少或消除I信号路径和Q信号路径之间的任何时间差。类似于编码器码同步4410，因为I信号路径和Q信号路径中的路径延迟可被表征(例如，在设备校准或其他设备设置阶段期间)并且基本上恒定，所以解码器输入同步4420可以是可在设备校准或其他设备设置阶段期间定义的静态同步。

在所示的示例中，解码器输入同步4420被实现为解码器430的一部分。在其他示例中，解码器输入同步4420可以由接收器400内部或接收器400外部的其他部件执行，例如由接收器400内的控制器433执行或由接收器400外部的控制器执行。执行解码器输入同步4420可有助于最小化或消除到达解码器430的I组合数字信号与Q组合数字信号之间的任何时间差，使得组合数字信号的I分量和Q分量经准确对准以用于解码。

如前所述，为了输出与所接收的模拟信号相对应的准确解码信号，解码器430需要将编码信号的定时与用于解码的扩频码对准。在示例接收器400中，解码器430从组合数字信号中解码每个编码信号。因此，如下所述，为了解码给定的编码信号，解码器430执行解码器码同步，以便将组合数字信号的开始时间参考与给定扩频码的开始时间参考对准。具体地，为了解码给定的编码信号，由解码器码同步对准的给定扩频码是编码器用来生成给定编码信号的扩频码。

因此，解码器码同步4430由解码器430实现，以将扩频码的开始时间参考与组合数字信号的开始时间参考对准。尽管解码器码同步4430被示为与解码子模块434分离的块，但是应当理解，解码器码同步4430作为解码器430所执行的解码的一部分执行。通常，为了对扩频码编码信号进行解码，可以执行解码器码同步4430以将扩频码与扩频码编码信号对准。尽管下面的描述涉及将扩频码与组合数字信号对准，但是应当理解，通常可以执行类似的操作以便将扩频码与扩频码编码信号对准。

在一些示例中，可以在解码之前抽取组合数字样本，例如以便降低组合数字样本的采样率。在执行抽取的情况下，解码器码同步4430还可以包括选择最准确地表示要解码的编码信号的抽取相位。解码器码同步4430根据同步点执行。同步点定义了待用于将给定扩频码与组合数字样本对准的时间延迟。在执行抽取的情况下，同步点还定义待用于抽取组合数字样本的抽取相位。

通常，可能事先不知道同步点。因此，解码器430可以执行至少一个同步搜索以确定用于解码给定编码信号的同步点。然后，可以使用所确定的同步点来执行解码器码同步4430，并且可以使用对准的给定扩频码来解码给定的编码信号。

图4C中示出了用于确定同步点的示例同步搜索450。同步搜索450可以由解码器430作为解码器码同步4430的一部分执行。在一些示例中，一旦找到用于从组合数字信号解码一个编码信号的同步点，就可以用同一同步点从组合数字信号解码一个或多个其他编码信号。在一些示例中，可以执行同步搜索450以从组合数字信号解码每个编码信号。

图4C示出了用于执行同步搜索450的多个级，包括抽取功能451、时移功能452、以及同步点检测功能453。组合数字信号(例如，由ADC输出)由抽取功能451抽取，生成在不同的各个抽取相位的样本序列。例如下面参考图4E至图4G所描述的，抽取功能451可以由任何适当的抽取模块执行。

图4D示出了抽取如何生成具有不同抽取相位的序列。组合数字信号462由样本序列1至12表示。为了将组合数字信号462抽取为具有较低采样率的样本序列，基于固定的抽取间隔和不同的起始样本生成不同的样本序列。例如，给定抽取间隔3，抽取的起始样本可选择为样本1。然后生成在抽取相位1的序列464，包括样本1、4、7、以及10。如果抽取的起始样本选择为样本2，则生成在抽取相位2的序列466，包括样本2、5、8、以及11。如果抽取的起始样本选择为样本3，则生成在抽取相位3的序列468，具有样本3、6、9、以及12。在此实例中，在3个不同的相应抽取相位生成3个不同的样本序列。如图4D所示，序列464、466、468的采样率相同，并且低于组合数字信号462的采样率。通常，如果抽取间隔是M，则在M个不同的抽取相位上输出M个不同的样本序列。

参考图4C。在执行抽取功能451之后，在每个抽取相位对样本序列执行时移功能452。时移功能452对每个样本序列应用不同的时间延迟，以在每个抽取相位获得多个时移序列。这些在不同抽取相位的时移序列是用于检测同步点的候选，每个候选是使用特定抽取相位和时间延迟生成的。然后同步点检测功能453用来确定用于对准给定扩频码的同步点。执行同步点检测功能453包括进行解码尝试，在这种情况下，将给定扩频码与每个抽取相位的每个候选时移序列相乘，以获得多个候选结果。对候选结果进行积分并获得功率测量。同步点检测功能453随后识别与满足同步搜索标准(例如，具有最大功率或满足预定义的功率阈值)的功率测量相关联的候选结果。与识别的候选结果相对应的抽取相位和时间延迟确定同步点。

通常，抽取功能451可以生成在M个不同的抽取相位上的输出，并且时移功能452可以在N个不同的时间延迟上生成输出，从而生成M×N个候选时移序列，这些候选时移序列在同步点检测功能453进行处理。在图4C所示的示例中，存在可以用于抽取功能451的三个不同的抽取相位，以及可以用于时移功能452的三个不同的时间延迟。因此，存在3×3＝9个不同的候选时移序列，这些候选时移序列在同步点检测功能453进行处理。所有可能的时移序列可以在同步点检测功能453进行处理，并且与最大功率测量相关联的候选结果可以用于确定同步点。在其他示例中，可以一次一个地处理时移序列，并且满足预定义的功率阈值的第一(或任一)候选结果可以用于确定同步点。

图4E示出了用于执行抽取功能451的示例抽取模块4510。可执行抽取以将组合数字信号的采样率调整到解码器430所需的特定采样率。通常，组合数字信号的采样率可以取决于ADC 424的速率。如果来自ADC 424的组合数字输出处于高采样率，则抽取模块4510可以用于降低采样率以适合于解码器430。

在图4E的例子中，抽取模块4510包括速率变化滤波器(rate change filter，RCF)4511、开关4512、整数抽取子模块4513、以及时钟相位调整子模块4514。抽取模块4510的输出是多个样本序列，每个样本序列处于不同的抽取相位(Phase_1到Phase_M)。可以并行或串行输出样本序列。例如，当启用整数抽取子模块4513时，可以并行输出样本序列；或者，当禁用整数抽取子模块4513并且启用时钟相位调整子模块4514时，可以串行输出样本序列。抽取模块4510可以根据各种抽取要求执行整数下变频和/或分数下变频。在一些示例中，时钟相位调整子模块4514可以不是抽取模块4510的一部分，并且可以替代地由控制器433或者接收器400内的其他合适的部件提供时钟相位调整子模块4514的功能。

图4F示出了当启用整数抽取子模块4513时抽取模块4510的活动块。可选地，还可以启用时钟相位调整子模块4514以控制ADC 424以获得接近信号眼图或在信号眼图的中间的样本。抽取模块4510的抽取率使用下面的等式(1)确定：

抽取率的范围是从1到n，其中n可以是分数或整数。如果n是整数，则绕过RCF4511。如果n是分数，则组合数字信号通过RCF 4511。开关4512由控制信号(例如，来自控制器433)控制，以传递RCF 4511的输出或传递绕过RCF 4511的组合数字信号。整数抽取子模块4513抽取组合数字信号，并且输出不同的各个抽取相位的样本序列。不同的抽取相位是选择组合数字信号的不同起始样本以开始抽取的结果。整数抽取子模块4513由控制信号(例如，来自控制器433)控制以生成在不同的抽取相位的样本序列。在一些示例中，可以由在抽取模块4510内生成的控制信号控制开关4512和/或整数抽取子模块4513。

图4G示出了当启用时钟相位调整子模块4514并且禁用整数抽取子模块4513时抽取模块4510的活动块。在此示例中，ADC 424与抽取模块4510协作以输出具有所需采样率的不同的相应样本序列。在该示例中，ADC 424可以执行模数转换以及整数抽取。时钟相位调整子模块4514耦合到ADC 424以控制ADC 424输出不同的时钟相位上的并具有相同采样率的不同的样本序列。如果抽取比为整数，则绕过RCF 4511，且ADC 424由时钟相位调整子模块4514控制以执行整数抽取功能。如果抽取比为分数，则RFC 4511用于输出不同的序列。控制信号(例如，来自接收器400的控制器433)控制开关4512以直接传递来自RCF4511的输出或来自ADC 424的输出。时钟相位调整子模块4514也可以由控制信号(例如，来自控制器433)控制以选择用于ADC 424的时钟相位。

ADC 424由时钟相位调整子模块4514控制以调整用于模数转换的时钟相位。结果是组合模拟信号被转换成具有不同起始样本的数字样本序列。对于每个时钟相位，串行输出样本序列。不同序列的数量对应于时钟相位的数量。在图4G所示的实施方式中，为ADC424选择不同时钟相位起到与选择不同抽取相位相同的功能。因为应当在正确的时间选择时钟边沿(优选地接近信号眼图的中间以确保每个样本在接近信号眼图的中间或在信号眼图的中间获得)，以便保持组合信号内的不同编码信号的正交性，所以时钟相位调整是重要的。否则，噪声或其他干扰可能导致不正确的样本。

对于在相应抽取相位的每个样本序列，获得多个时移序列。图4H示出了如何对给定相位Phase_m的样本序列执行时间移位功能452的示例。在该示例中，使用时移模块4520来执行时移功能452，该时移模块例如可以使用N位移位寄存器。输出给定相位的N个时移序列，对应于N个不同的时间延迟。每个时间延迟由下面的等式(2)定义：

时间延迟＝i×T；(2)

其中T是给定序列的两个相邻样本之间的持续时间，或者给定序列的两个相邻样本之间的分数持续时间，并且T可以是整数或分数；以及

i是序列被延迟的持续时间T的数目。i可以是从0、1、2、3……到N-1的整数。在其他示例中，例如在分数延迟方案中，i可以是整数或分数。在延迟是分数的情况下，例如可以使用分数延迟滤波器来代替移位寄存器。根据等式(2)，可以使用时间延迟0，T，2T，……，(N-1)xT来对样本序列进行移位，以针对给定相位Phase_m输出N个不同的时移样本序列。

图4H还示出了可以用于执行同步点检测功能453以确定同步点的同步点检测模块4530的细节。为简单起见，相对于在给定抽取相位Phase_m的N个候选时移序列对同步点检测模块4530进行描述。应当理解，如先前所描述的，同步点检测模块4530可以对所有抽取相位的所有MxN个候选时移序列执行同步点检测功能453。

在该示例中，使用给定的扩频码Code_k(其中Code_k最初被用于生成编码信号)来确定同步点以便从组合数字信号中解码给定的编码信号。在一些示例中，可以基于对哪个扩频码最佳地保持正交性的确定来选择被选择用于执行同步搜索的给定扩频码Code_k。在一些情况下，噪声和/或干扰中可能影响不同信道上的不同扩频码的正交性。可以进行确定(例如，在校准或初始设备设置期间)以识别哪个信道对码正交性具有最小影响，并且可以选择给定扩频码Code_k作为使用所识别的信道的码。

在图4H的示例中，对于给定相位Phase_m，通过在乘法器4531处将N个时移序列与给定扩频码Code_k相乘来进行解码尝试，从而获得N个候选结果。在积分子模块4532处对候选结果进行积分，并且随后在功率测量子模块4533处执行功率测量以输出与每个候选结果相关联的功率测量。

在同步搜索标准检查4534，对照同步搜索标准(例如，最大功率或功率阈值)检查每个候选结果的功率测量。尽管图4H仅示出一个给定相位Phase_m，但是同步点检测模块4530可以处理所有M个相位上的序列，其中对于每个相位具有N个时间延迟。因此，功率测量子模块4533和同步搜索标准检查4534可以对MxN个候选结果执行，该MxN个候选结果是通过将所有MxN个时移序列与给定扩频码Code_k相乘获得的。如果候选结果的功率测量满足同步搜索标准，则同步点被定义为与该候选结果相对应的时间延迟和相位。例如，如果对应于相位m和时间延迟nxT的时移序列在与Code_k相乘时给出与满足同步搜索标准的功率测量相关联的候选结果，则同步点被定义为相位m和时间延迟nxT。同步点检测模块4530可以并行或串行处理该MxN个候选时移序列。

在一些示例实施例中，同步搜索标准可以是最大功率。也就是说，与最大功率相关联的候选结果被认为是与给定扩频码Code_k最佳匹配的。同步点检测模块4530从MxN个候选结果中识别与最大功率测量相关联的候选结果。基于与所识别的候选结果相对应的时间延迟和抽取相位来确定同步点。

在其他示例中，同步搜索标准可以是预定义的功率阈值。也就是说，与高于功率阈值的测量功率相关联的候选结果被认为与给定扩频码Code_k充分匹配。同步点检测模块4530从MxN个候选结果中识别与高于预定义的功率阈值的功率测量相关联的候选结果。基于与识别的候选结果对应的时间延迟和相位来确定同步点。在同步点检测模块4530串行处理MxN个时移序列的情况下，使用预定义的功率阈值作为同步搜索标准可能更适当。

在确定同步点之后，解码器430使用同步点来执行解码器码同步4430，以对准给定的扩频码，用于从组合数字信号中解码一个编码信号。解码器430可以使用由同步点定义的抽取相位，以例如通过相应地控制整数抽取子模块4513来对组合数字信号执行抽取功能451。在使用时钟相位调整子模块4514执行抽取以控制ADC 424的示例中，时钟相位调整子模块4514可以控制ADC 424以输出在由同步点定义的时钟相位的组合数字信号。然后，将由同步点定义的时间延迟应用于抽取的样本序列(例如，通过相应地控制来自时移模块4520的输出)。最后，解码器430可以在解码子模块434处使用给定的扩频码来解码抽取和时移序列。

图4I是概括解码器430如何实现同步搜索450以便执行如上所述的解码器码同步4430的框图。如图4I所示和上面所讨论的，同步搜索450可以包括搜索抽取相位以及搜索同步点的时间延迟。同步搜索基于在对具有不同抽取相位和时移的候选执行解码(例如，使用解码子模块434)之后评估候选结果的测量功率(例如，在功率测量子模块4533处)。满足同步搜索标准(例如，由同步搜索标准检查4534确定)的候选者用于确定同步点。当满足同步搜索标准时，同步搜索标准检查4534发送停止信号以停止抽取相位搜索和时间延迟搜索。通过控制抽取功能451(例如，使用抽取相位控制模块4515)以在某个抽取相位执行抽取来执行对抽取相位的搜索。抽取相位控制模块4515接收设置相位搜索窗口的大小的配置信号4536(其可以例如在初始化时预先设置；并且其可以由接收器400外部的处理器设置)。通过控制时移功能452(例如，使用时移控制模块4525)以施加特定的时延来执行对时延的搜索。时移控制模块4525接收配置信号4536以设置时移搜索窗口的大小。配置信号4536还可以设置将由解码子模块434使用的码(表示为Code_k)以用于同步搜索。

图5A至图5D示出了当在模拟扩频***中执行同步搜索时的示例测量功率结果。在图5A至图5D中，搜索索引是用于不同抽取相位的不同时间延迟的索引。如图5A至图5D所示，使用四个不同扩频码(码1至码4具有相同码长)测量的功率结果显示，功率峰值(圈住的)可在扩频码周期T1内确定。在扩频码周期T1内，每个功率峰值对应于与扩频码最佳对准的结果，并因此对应于同步点。在一些示例中，由使用给定扩频码的一个同步搜索确定的同步点可与在使用不同扩频码的同步搜索中确定的同步点重叠。例如，可以看出，在扩频码周期T1内，码1(图5A中示出)、码2(图5B中示出)、以及码4(图5D中示出)的测量功率结果都在搜索索引10处呈现功率峰值。因此，可以在模拟域中的扩频码周期内确定同步点，并且使用一个扩频码找到的同步点可以用于同步另一个扩频码。

可以理解，以上讨论的一个或多个功能/模块可以使用基本电子部件来实现。例如，BPF406、412和LPF418(a)、418(b)、4324中的任何一个或全部可以是电阻器-电感器-电容器(resistor-inductor-capacitor，RLC)电路。LNA 408、下变频器410、AMP 414、I/Q编码器416、组合器420、421、ADC 424、426、PN码生成器4322、复合调制器4326、以及抽取模块4510中的一个或多个可以使用任何适当的晶体管或集成电路来实现。还将理解，如上所述的各种同步，诸如编码器码同步、解码器码同步、以及解码器输入同步，可通过硬件部件、软件或其组合来实现。例如，扩频码发生器4322(其可以使用例如专用集成电路(application-specific integrated circuit，ASIC)或现场可编程门阵列(field-programmable gate array，FPGA)之类的硬件来实现)可以接收外部软件指令(例如来自控制器433)或内部软件指令以执行编码器码同步。

应当理解，本公开的各方面可被实现为包括如上所述的解码器430并且还可包括编码器416和/或扩频码源4322的装置。该装置通常可以是包括如上所述的解码器430的任何接收器，并且可以具有与以上参考图4A所述的部件不同的其他部件。例如，Rx路径402上的部件(例如BPF 406、LNA 408、以及BPF412中的至少一个)可以被改变或省略。

图6是可以用于实现本公开的各个方面的示例无线通信设备600的示意图。例如，无线通信设备600可以是电子设备，例如用户设备(UE)或基站，并且可以包括如上所述的接收器400。无线通信设备600可以用于5G通信网络内的通信。可以使用适于实现本公开中描述的示例的其他通信设备(包括用于有线通信或无线通信的通信设备)，其可以包括与下面讨论的那些不同的部件。尽管图6示出了每个部件的单个实例，但是在无线通信设备600中可以存在每个部件的多个实例，并且无线通信设备600可以使用并行架构和/或分布式架构来实现。

无线通信设备600可以包括一个或多个处理设备605，例如处理器、微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、专用逻辑电路、或其组合。无线通信设备600还可以包括一个或多个可选输入/输出(input/output，I/O)接口610，其可以实现与诸如输入设备635和/或输出设备670的一个或多个可选设备相接。无线通信设备600可以包括用于与网络(例如，内联网、互联网、P2P网络、WAN、LAN、以及无线接入网络(radio accessnetwork，RAN)中的任何一个或全部)或其他节点进行有线通信或无线通信的一个或多个网络接口615。网络接口615可以包括到有线网络和无线网络的一个或多个接口。有线网络可以利用有线链路(例如，以太网电缆)。在使用无线网络的情况下，无线网络可以利用通过天线675发送的无线连接。网络接口615可以例如经由一个或多个发送器或发送天线以及一个或多个接收器或接收天线提供无线通信。在该示例中，示出了一个天线675，其可以用作发送器和接收器。然而，在其他示例中，可以存在用于发送和接收的多个天线。在一些示例中，可以使用天线阵列。无线通信设备600还可以包括一个或多个存储单元620，其可以包括诸如固态驱动器、硬盘驱动器、磁盘驱动器、以及光盘驱动器之类的大容量存储单元中的任何一个或多个。

无线通信设备600可以包括一个或多个内存625，其可以包括物理内存640，其可以包括易失性或非易失性存储器(例如，闪存、随机存取存储器(random access memory，RAM)和只读存储器(read-only memory，ROM)中的任何一个或多个)。非暂时性内存625(以及存储器620)可以存储用于由处理设备605执行的指令，以便执行诸如本公开中描述的那些处理。内存625可以包括其他软件指令，例如用于实现操作***(operating system，OS)和其他应用/功能。在一些示例中，一个或多个数据集和一个或多个模块中的一个或多个可以由外部存储器(例如，与无线通信设备600有线通信或无线通信的外部驱动器)提供，或者可以由暂时性或非暂时性计算机可读介质提供。非暂时性计算机可读介质的示例包括RAM、ROM、可擦除可编程ROM(erasable programmable ROM，EPROM)、电可擦除可编程ROM(electrically erasable programmable ROM，EEPROM)、闪存、CD-ROM、或其他便携式内存存储器。

可以存在提供无线通信设备600的部件之间的通信的总线630。总线630可以是任何合适的总线架构，包括例如存储器总线、***总线、或视频总线。可选的输入设备635(例如，键盘、鼠标、麦克风、触摸屏、以及小键盘中的任何一个或全部)和可选输出设备670(例如，显示器、扬声器、以及打印机中的任何一个或多个)被示为在无线通信设备600的外部，并且连接到可选I/O接口610。在其他示例中，输入设备635和/或输出设备670可以被包括为无线通信设备600的部件。

上述装置或接收器400可以被包括为无线通信设备600的部件，例如作为用于使用多个天线675接收RF模拟信号的部件。处理设备605还可以用于控制接收器400的操作。例如，上述控制器433的一个或多个功能可以由处理设备605执行。在一些示例实施例中，同步搜索的一个或多个方面(诸如时移功能452和同步点检测功能453中的至少一个)可以由处理设备605执行。

图7示出了可以在所公开的接收器400中实现的示例方法700。

方法700包括，可选地，在702，执行编码器码同步以补偿用于在接收路径上进行编码的扩频码之间的任何时间差。如上所述，编码器码同步可以由扩频码源4322执行。执行编码器码同步有助于消除或减少到达编码器416的多个扩频码之间的任何时间差，例如由码发送路径上的路径延迟的差异所引起的时间差。

可选地，在704，可以执行解码器输入同步以补偿到达解码器430的I组合数字信号和Q组合数字信号之间的任何时间差。如上所述，解码器430可以执行解码器输入同步，其中I组合数字信号和Q组合数字信号在单独的I信号路径和Q信号路径上传输。执行解码器输入同步有助于消除或减少由I信号路径和Q信号路径之间的路径延迟的差异所引起的任何时间差。

在706，解码给定的扩频码编码信号。解码包括使用解码器码同步来对准扩频码，以及使用对准的扩频码来解码给定的扩频码编码信号。706可以由接收器400的解码器430执行。

在707，执行同步搜索以确定用于对准扩频码的同步点。同步搜索可以如上所述地执行，并且可以包括搜索同步点的时间延迟和抽取相位。如上所述，同步搜索包括获得多个候选结果，其中每个候选结果是至少应用相应的时间延迟以便将扩频码与给定的扩频码编码信号对准的解码尝试。通过识别对应于与满足同步搜索标准的功率测量相关联的候选结果的时间延迟(以及在适当的情况下还有抽取相位)找到同步点。

在一些示例中，可以执行同步搜索以用于对每个扩频码编码信号进行解码。在其他示例中，从为解码一个扩频码编码信号而执行的同步搜索得到的同步点可用于解码另一扩频码编码信号，使得不需要为解码每个扩频码编码信号而执行同步搜索。

在708，执行解码器码同步以将扩频码的开始时间参考与组合数字信号的开始时间参考对准。使用解码器码同步来对准的扩频码是用于生成给定的扩频码编码信号的扩频码。执行解码器码同步可以包括将由同步点定义的时间延迟应用于扩频码。执行解码器码同步还可以包括选择由同步点定义的抽取相位，用于抽取组合数字信号。

在步骤710，使用对准的扩频码从组合数字信号中解码给定的扩频码编码的模拟信号。

可以重复步骤706，以便从组合数字信号中解码每个扩频码编码信号(步骤707对于后续扩频码编码信号的解码是可选的)，直到所有的扩频码编码信号都已经被解码。

尽管编码器码同步、解码器码同步、以及解码器输入同步被示为总体方法700的一部分，但应当理解，每个同步可独立于彼此的同步来执行。例如，包括解码器码同步的706可以独立于编码器码同步和解码器输入同步并且在没有编码器码同步和解码器输入同步的情况下执行。

在本公开中，描述了示例装置和接收器。通过执行各种同步，示例装置和接收器能够在没有显著失真的情况下从接收的模拟信号恢复数据。示例性公开的装置和接收器在解码器中执行同步以对准用于解码的扩频码，并且可以执行同步搜索以确定用于对准扩频码的同步点。与更适合于数字信号的常规互相关技术不同，由所公开的装置和接收器执行的同步搜索可以实现对所接收的模拟信号的准确同步。

所公开的示例装置和接收器可以用在例如模拟扩频***中的任何合适的无线通信设备或有线通信设备中，例如UE和基站。

在各种示例中，示例性公开的装置和接收器可以支持模拟域中的多输入多输出(multiple-input multiple-output，MIMO)通信的多频带接入。

本文描述的同步可以在实时、实际数据业务上实现，而不需要自生成的参考训练信号。静态同步(例如，编码器码同步和解码器输入同步)可以在校准或初始设备设置时段期间而不是在时分双工(time division duplex，TDD)上的下行链路(downlink，DL)时段期间设置。这可以帮助支持频分双工(frequency division duplex，FDD)和TDD传输。

尽管本公开以特定顺序描述了方法和过程的步骤，但是可以适当地省略或改变方法和过程的一个或多个步骤。一个或多个步骤可以以不同于描述上述步骤的顺序的适当顺序进行。

尽管本公开至少部分地按照方法来描述，但是本领域普通技术人员将理解，本公开还针对用于执行所描述的方法的方面和特征中的至少一些方面和特征的各种部件，无论其是通过硬件部件、软件还是两者的任何组合。因此，本公开的技术方案可以以软件产品的形式实现。合适的软件产品可以存储在预先记录的存储设备或其他类似的非易失性或非暂时性计算机可读介质中，包括例如DVD、CD-ROM、USB闪存盘、可移动硬盘、或其他存储介质。软件产品包括有形地存储在其上的指令，该指令使得处理设备(例如，个人计算机、服务器、或网络设备)能够执行本文所公开的方法的示例。

可以对所描述的实施例进行某些更改和修改。因此，上述实施例被认为是说明性的而非限制性的。尽管已经参考说明性实施例描述了本发明，但是该描述不应被解释为限制性的。参考本说明书，对于本领域技术人员来说，对说明性实施例的各种修改和组合以及本发明的其他实施例将是显而易见的。因此，所附权利要求书旨在涵盖任何这种修改或实施例。

Claims (27)

1.一种用于对扩频码编码信号进行解码的装置，所述装置包括：

解码器，用于接收扩频码编码信号，接收的所述扩频码编码信号是在组合了多个扩频码编码信号的组合信号中接收的，所述扩频码编码信号是使用相应的扩频码对相应的模拟信号进行编码得到的，并且所述相应的扩频码之间的时间差是经过补偿的；

所述解码器还用于通过以下对接收的所述扩频码编码信号进行解码：

执行同步搜索以确定同步点，所述同步点至少定义用于将扩频码的开始时间参考与接收的所述扩频码编码信号的开始时间参考对准的时间延迟，所述扩频码用于生成接收的所述扩频码编码信号；

所述同步搜索通过以下执行：

确定多个候选结果，每个候选结果是应用相应的时间延迟以将所述扩频码与接收的所述扩频码编码信号对准的解码尝试；以及

通过至少识别对应于与满足同步搜索标准的功率测量相关联的所述候选结果的所述时间延迟来确定所述同步点；

使用所述同步点执行解码器码同步，以将所述扩频码的所述开始时间参考与接收的所述扩频码编码信号的所述开始时间参考对准；以及

使用对准的所述扩频码对接收的所述扩频码编码信号进行解码。

2.根据权利要求1所述的装置，其中，所述装置还包括：

多个扩频码编码器，每个扩频码编码器用于使用相应的扩频码对相应的模拟信号进行编码，并且用于输出相应的扩频码编码信号；以及

扩频码源，用于经由相应的码发送路径向所述多个扩频码编码器提供所述相应的扩频码，所述扩频码源还用于执行编码器码同步以补偿由所述码发送路径之间的路径延迟引起的所述扩频码之间的时间差。

3.根据权利要求2所述的装置，其中，所述扩频码源还用于通过以下来执行所述编码器码同步：

执行时间延迟调整以减小所述扩频码之间的时间差；以及

执行码相位调整以使所述扩频码的相位相互对准。

4.根据权利要求1至3中任一项所述的装置，其中，接收的所述扩频码编码信号是在组合了多个扩频码编码信号的组合信号中接收的，并且其中，所述解码器还用于：

执行第一解码，包括执行所述同步搜索以确定所述同步点，以使用第一扩频码从所述组合信号中解码第一扩频码编码信号。

5.根据权利要求4所述的装置，其特征在于，所述解码器还用于：

执行第二解码，以使用第二扩频码从所述组合信号中解码第二扩频码编码信号，所述第二解码使用在所述第一解码中确定的所述同步点。

6.根据权利要求1、2、3、5中任一项所述的装置，其中，所述扩频码编码信号是由模数转换器(ADC)生成的数字信号，其中，所述解码器还用于抽取所述数字信号并且输出不同的相应抽取相位的样本序列，并且其中，所述同步点还定义待用于抽取所述数字信号的抽取相位。

7.根据权利要求6所述的装置，其中，所述解码器还用于控制所述模数转换器(ADC)所使用的时钟相位，以使所述模数转换器(ADC)输出所述不同的相应抽取相位的所述样本序列。

8.根据权利要求6所述的装置，其中，对于每个抽取相位，所述多个候选结果包括相应的多个时移序列，所述多个候选结果通过以下获得：

对于第一抽取相位的样本序列，使用不同的时间延迟来移位所述样本序列，以输出所述第一抽取相位的多个时移序列，每个时移序列被移位不同的时间延迟；

对于所述第一抽取相位，使用给定扩频码来与所述相应的多个时移序列相乘，以获得与不同时间延迟和所述第一抽取相位相对应的多个候选结果；

对每个其他抽取相位重复所述相乘，以获得与不同时间延迟和不同抽取相位相对应的所述多个候选结果；以及

其中，所述同步点通过以下确定：

获取积分后的各候选结果的功率测量；以及

识别与满足所述同步搜索标准的所述功率测量相关联的所述候选结果；

其中，所述同步点被定义为与识别的所述候选结果相对应的所述时间延迟和所述抽取相位。

9.根据权利要求8所述的装置，其中，所述同步搜索标准是最大功率，并且与最大功率测量相关联的所述候选结果用于确定所述同步点。

10.根据权利要求8所述的装置，其中，所述同步搜索标准是预定义的功率阈值，并且与高于所述预定义的功率阈值的功率测量相关联的所述候选结果用于确定所述同步点。

11.根据权利要求8至10中任一项所述的装置，其中，所述解码器还用于通过以下执行所述解码器码同步：

抽取所述数字信号并输出由所述同步点定义的所述抽取相位的样本序列；以及

使用由所述同步点定义的所述时间延迟来移位所述样本序列。

12.一种接收器，包括：

多个接收路径，每个接收路径用于接收相应的模拟信号；

多个扩频码编码器，每个扩频码编码器用于使用相应的扩频码对相应的接收路径上的相应的接收模拟信号进行编码，并用于输出相应的扩频码编码的模拟信号；

扩频码源，用于经由相应的码发送路径向所述多个扩频码编码器提供所述相应的扩频码，所述扩频码源还用于执行编码器码同步以补偿由所述码发送路径之间的路径延迟引起的所述扩频码之间的时间差；

至少一个组合器，所述组合器用于组合所述相应的扩频码编码的模拟信号并输出组合模拟信号；

至少一个模数转换器(ADC)，用于将所述组合模拟信号转换为组合数字信号；以及

解码器，用于解码所述组合数字信号，并输出与接收的所述模拟信号相对应的解码信号；

为了从所述组合数字信号解码第一扩频码编码信号，所述解码器用于：

执行解码器码同步，以将扩频码的开始时间参考与所述组合数字信号的开始时间参考对准，所述扩频码用于生成所述第一扩频码编码信号；以及

使用对准的所述扩频码对所述第一扩频码编码信号进行解码。

13.根据权利要求12所述的接收器，其中，所述解码器还用于执行至少一个同步搜索以确定用于执行所述解码器码同步的同步点，所述同步点至少定义用于将所述扩频码的所述开始时间参考与所述组合数字信号的所述开始时间参考对准的时间延迟；

所述同步搜索通过以下执行：

获得多个候选结果，每个候选结果是至少应用相应的时间延迟以将所述扩频码与所述第一扩频码编码信号对准的解码尝试；以及

通过至少识别对应于与满足同步搜索标准的功率测量相关联的所述候选结果的所述时间延迟来确定所述同步点。

14.根据权利要求13所述的接收器，其中，所述解码器还用于：

执行第一解码，包括执行所述同步搜索以确定所述同步点，以使用第一扩频码对第一扩频码编码信号进行解码。

15.根据权利要求14所述的接收器，其特征在于，所述解码器还用于

执行第二解码，以使用第二扩频码对第二扩频码编码信号进行解码，所述第二解码使用在所述第一解码中确定的所述同步点。

16.根据权利要求12至15中任一项所述的接收器，其中，每个扩频码编码器是同相和正交相位(I/Q)编码器，并且其中，所述同相和正交相位(I/Q)编码器用于对所述相应的接收模拟信号的同相(I)分量和所述相应的接收模拟信号的正交相位(Q)分量进行编码，以输出编码的同相(I)模拟信号和编码的正交相位(Q)模拟信号；

其中，所述至少一个组合器包括：

同相(I)组合器，用于组合所述编码的同相(I)模拟信号并输出同相(I)组合模拟信号；以及

正交相位(Q)组合器，用于组合所述编码的正交相位(Q)模拟信号并输出正交相位(Q)组合模拟信号；以及

其中，所述接收器包括至少两个模数转换器(ADC)，每个模数转换器(ADC)用于转换所述同相(I)组合模拟信号和所述正交相位(Q)组合模拟信号中的相应一个，并在相应信号路径上输出同相(I)组合数字信号和正交相位(Q)组合数字信号中的相应一个。

17.根据权利要求16所述的接收器，其中，所述解码器还用于通过以下执行解码器输入同步：

执行时间延迟调整以补偿由所述相应信号路径上的路径延迟引起的所述同相(I)组合数字信号与所述正交相位(Q)组合数字信号之间的时间差。

18.一种用于对扩频码编码信号进行解码的方法，所述方法包括：

接收扩频码编码信号，接收的所述扩频码编码信号是在组合了多个扩频码编码信号的组合信号中接收的，所述扩频码编码信号是使用相应的扩频码对相应的模拟信号进行编码得到的，并且所述相应的扩频码之间的时间差是经过补偿的；

通过以下对接收的所述扩频码编码信号进行解码：

执行同步搜索以确定同步点，所述同步点至少定义用于将扩频码的开始时间参考与接收的所述扩频码编码信号的开始时间参考对准的时间延迟，所述扩频码用于生成接收的所述扩频码编码信号；

所述同步搜索通过以下执行：

获得多个候选结果，每个候选结果是至少应用相应的时间延迟以将所述扩频码与接收的所述扩频码编码信号对准的解码尝试；以及

通过至少识别对应于与满足同步搜索标准的功率测量相关联的所述候选结果的所述时间延迟来确定所述同步点；

使用所述同步点执行解码器码同步，以将所述扩频码的所述开始时间参考与接收的所述扩频码编码信号的所述开始时间参考对准；以及

使用对准的所述扩频码对接收的所述扩频码编码信号进行解码。

19.根据权利要求18所述的方法，其中，接收的所述扩频码编码信号是在组合了多个扩频码编码信号的组合信号中接收的，所述方法还包括：

执行第一解码，包括执行所述同步搜索以确定所述同步点，以使用所述扩频码从所述组合信号中解码接收的所述扩频码编码信号。

20.根据权利要求19所述的方法，其特征在于，

执行第二解码，以使用第二扩频码从所述组合信号中解码第二扩频码编码信号，所述第二解码使用在所述第一解码中确定的所述同步点。

21.根据权利要求18至20任一项所述的方法，其中，所述扩频码编码信号是由模数转换器(ADC)生成的数字信号，所述方法还包括：

抽取所述数字信号以输出不同的相应抽取相位的样本序列，并且其中，所述同步点还定义待用于抽取所述数字信号的抽取相位。

22.根据权利要求21所述的方法，其中，对于每个抽取相位，所述多个候选结果包括相应的多个时移序列，所述多个候选结果通过以下获得：

对于每个抽取相位：

对于第一抽取相位的样本序列，使用不同的时间延迟来移位所述样本序列以输出所述第一抽取相位的多个时移序列，每个时移序列被移位不同的时间延迟；以及

对于所述第一抽取相位，使用所述扩频码来与所述相应的多个时移序列相乘，以获得与不同的时间延迟和所述第一抽取相位相对应的多个候选结果；

对每个其他抽取相位重复所述相乘，以获得与不同时间延迟和不同抽取相位相对应的多个候选结果；以及

其中，所述同步点通过以下确定：

获取积分后的各候选结果的功率测量；以及

识别与满足所述同步搜索标准的所述功率测量相关联的所述候选结果；

其中，所述同步点被定义为与识别的所述候选结果相对应的所述时间延迟和所述抽取相位。

23.根据权利要求22所述的方法，其中，所述同步搜索标准是最大功率，并且与最大功率测量相关联的所述候选结果用于确定所述同步点。

24.根据权利要求22所述的方法，其中，所述同步搜索标准是预定义的功率阈值，并且与高于所述预定义的功率阈值的功率测量相关联的所述候选结果用于确定所述同步点。

25.根据权利要求22至24中任一项所述的方法，其中，执行所述解码器码同步包括：

抽取所述数字信号并输出由所述同步点定义的所述抽取相位的样本序列；以及

使用由所述同步点定义的所述时间延迟来移位所述样本序列。

26.根据权利要求18至20、22至24中任一项所述的方法，所述方法还包括：

使用相应的扩频码对相应的模拟信号进行编码以输出相应的扩频码编码信号；以及

在对所述相应的模拟信号进行编码之前，执行编码器码同步以补偿用于编码的扩频码之间的时间差。

27.一种计算机可读存储介质，包括指令，当其在计算机上运行时，如权利要求18至26任一项所述的方法被执行。

Images