CN111987054B - 半导体封装件及包括该半导体封装件的天线模块 - Google Patents

半导体封装件及包括该半导体封装件的天线模块 Download PDF

Info

Publication number
CN111987054B
CN111987054B CN201911232061.XA CN201911232061A CN111987054B CN 111987054 B CN111987054 B CN 111987054B CN 201911232061 A CN201911232061 A CN 201911232061A CN 111987054 B CN111987054 B CN 111987054B
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor package
semiconductor
layer
connection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911232061.XA
Other languages
English (en)
Other versions
CN111987054A (zh
Inventor
姜明杉
李用军
高永宽
高永灿
金汶日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111987054A publication Critical patent/CN111987054A/zh
Application granted granted Critical
Publication of CN111987054B publication Critical patent/CN111987054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体封装件及包括该半导体封装件的天线模块，所述半导体封装件包括：框架，具有第一贯通部和第二贯通部；第一半导体芯片和第二半导体芯片，分别位于第一贯通部和第二贯通部中，各自具有设置有连接垫的第一表面；第一包封剂，覆盖第一半导体芯片和第二半导体芯片的至少一部分；第一连接构件，位于第一半导体芯片和第二半导体芯片上，包括第一重新分布层和散热图案层，第一重新分布层电连接到第一半导体芯片和第二半导体芯片的连接垫；至少一个无源组件，位于第一半导体芯片的上方且位于第一连接构件上；以及至少一个散热结构，位于第二半导体芯片的上方且位于第一连接构件上并连接到散热图案层。

Description

半导体封装件及包括该半导体封装件的天线模块
本申请要求于2019年5月21日在韩国知识产权局提交的第10-2019-0059540号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种半导体封装件及包括该半导体封装件的天线模块。
背景技术
半导体封装件设计者在设计方面不断追求轻、薄、小和紧凑，并且在功能方面不断追求需要复杂性和多功能性的***级封装(SiP)封装件。为此，对于将多个芯片和组件安装在单个封装件中的技术的兴趣不断增加。
具体地，在包括多个半导体芯片和无源组件的半导体封装件中，在半导体芯片和无源组件之间以及半导体芯片和安装有半导体封装件的外部装置之间信号损耗增加，并且散热不能有效执行。
发明内容
本公开的一方面在于提供一种显著地减少信号传输损耗并且具有改善的散热特性的半导体封装件以及包括该半导体封装件的天线模块。
根据本公开的一方面，在半导体封装件及包括该半导体封装件的天线模块中，无源组件和散热构件安装在半导体芯片上。
根据示例实施例的半导体封装件包括：框架，具有第一贯通部和第二贯通部；第一半导体芯片和第二半导体芯片，分别设置在所述第一贯通部和所述第二贯通部中，各自具有设置有连接垫的第一表面和与所述第一表面背对的第二表面；第一包封剂，覆盖所述第一半导体芯片和所述第二半导体芯片的至少一部分；第一连接构件，设置在所述第一半导体芯片和所述第二半导体芯片上，包括第一重新分布层和散热图案层，所述第一重新分布层电连接到所述第一半导体芯片和所述第二半导体芯片的所述连接垫；至少一个无源组件，设置在所述第一半导体芯片的上方且位于所述第一连接构件上并电连接到所述第一重新分布层；以及至少一个散热结构，设置在所述第二半导体芯片的上方且位于所述第一连接构件上并连接到所述散热图案层。
根据本公开的另一方面，一种天线模块包括：天线基板，包括天线图案；以及半导体封装件，其中嵌入有第一半导体芯片和第二半导体芯片，设置在所述天线基板的一个表面上以电连接到所述天线基板。所述半导体封装件包括：框架，具有分别安装有所述第一半导体芯片和所述第二半导体芯片的第一贯通部和第二贯通部；连接构件，设置在所述第一半导体芯片和所述第二半导体芯片上，包括电连接到所述第一半导体芯片和所述第二半导体芯片的连接垫的重新分布层；无源组件，设置在所述第一半导体芯片的上方；以及散热结构，设置在所述第二半导体芯片的上方，并且提供所述第二半导体芯片和所述散热结构之间的传热路径。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置***的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出半导体封装件的示例的示意性截面图；
图10是沿着图9的半导体封装件的线I-I'截取的示意性剖切平面图；
图11A至图11D是示出制造半导体封装件的工艺的示例的示意性截面图；
图12是示出半导体封装件的另一示例的截面图；
图13是示出半导体封装件的另一示例的截面图；以及
图14是示出天线模块的示例的示意性透视图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
电子装置
图1是示出电子装置***的示例的示意性框图。
参照图1，电子装置1000中可容纳主板1010。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片等，诸如模数转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信***(GSM)、全球定位***(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。另外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。另外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络***、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，印刷电路板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到印刷电路板1110。另外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。电子装置不必局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而被损坏。因此，半导体芯片本身可能无法被使用，而是可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接垫(pad，或称为“焊盘”)的尺寸和半导体芯片的连接垫之间的间距非常细小，而在电子装置中使用的主板的组件安装垫的尺寸和主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸和半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而被分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，半导体芯片2220包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接垫2222的至少一部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接垫2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接垫2222敞开的通路孔2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有其中半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，并且可具有优异的电特性以及可以以低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件的形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，由于在扇入型半导体封装件中所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。这里，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺而被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接结构2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。可在凸块下金属层2160上进一步形成焊球2170。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接结构2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有其中半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，需要减小球的尺寸和节距，使得可能无法在扇入型半导体封装件中使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板(诸如中介基板)的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。
图9是示出半导体封装件的示例的示意性截面图。
图10是沿着图9的半导体封装件的线I-I'截取的示意性剖切平面图。
参照图9和图10，半导体封装件100A(也可称为封装件100A)包括：框架110，具有第一贯通部110H1和第二贯通部110H2；第一半导体芯片121，设置在框架110的第一贯通部110H1中，具有设置有连接垫121P的有效表面以及与有效表面背对的无效表面；第二半导体芯片122，设置在第二贯通部110H2中，具有设置有连接垫122P的有效表面以及与有效表面背对的无效表面；第一包封剂130，包封框架110以及第一半导体芯片121和第二半导体芯片122的至少一部分；第一连接构件140，设置在框架110的顶表面、第一半导体芯片121的有效表面和第二半导体芯片122的无效表面上，包括至少一个第一重新分布层142和散热图案层140P；一个或更多个无源组件171、172和173，安装在第一连接构件140的顶表面上；至少一个散热结构180，安装在第二半导体芯片122的上部且位于第一连接构件140的上表面上；第二包封剂135，包封无源组件171、172和173以及散热结构180；金属层195，覆盖第二包封剂135的顶表面和侧表面；第二连接构件160，设置在框架110的底表面上，包括第二重新分布层162；以及电连接金属190，连接到第二重新分布层162。
第一半导体芯片121和第二半导体芯片122可在半导体封装件100A中执行彼此不同的功能，并且可被安装使得它们的有效表面设置在彼此不同的方向上。第一连接构件140可面对第一半导体芯片121的设置有连接垫121P的有效表面，并且可面对第二半导体芯片122的没有设置连接垫122P的无效表面。例如，第一半导体芯片121可以是电源管理集成电路(PMIC)芯片，并且第二半导体芯片122可以是射频集成电路(RFIC)芯片。在这种情况下，第一半导体芯片121可通过最短和最佳的信号路径将电力传输到无源组件171、172和173，并且第二半导体芯片122可设置为通过最佳信号路径向安装有半导体封装件100A的外部装置(例如，天线模块中的天线基板)发送信号以及从该外部装置接收信号。
第一半导体芯片121可通过设置在第一半导体芯片121上的第一连接构件140电连接到无源组件171、172和173，无源组件171、172和173包括叠置在第一半导体芯片121正上方的第一无源组件171。具体地，第一半导体芯片121可通过连接垫121P直接物理连接和电连接到第一连接构件140的第一过孔143，以电连接到叠置在上方的无源组件171、172和173。第二半导体芯片122可通过连接垫122P直接物理连接和电连接到第二连接构件160的第二过孔163，以电连接到外部装置。第二半导体芯片122可连接到叠置在上方的第一连接构件140的散热图案层140P，并且散热图案层140P可连接到第一连接构件140上的散热结构180。无源组件171、172和173以及散热结构180可使用例如表面安装技术(SMT)安装在第一连接构件140上，但是其安装技术不限于此。
在根据现有技术的半导体封装件中，诸如半导体芯片和无源组件的电子组件并排设置。在这种情况下，对设置每个组件的空间存在需求，从而增加了封装件的尺寸，详细地，增加平面上的面积。另外，当半导体封装件包括执行彼此不同的功能的多个半导体芯片时，信号无法在多个半导体芯片与无源组件或者外部装置之间有效地传输，并且由多个半导体芯片产生的热无法有效地从半导体封装件排放到外部。
另外，在根据示例实施例的半导体封装件100A中，多个电子组件以分布在第一连接构件140的上方和下方的方式设置。具体地，第一连接构件140设置为使得无源组件171、172和173安装在第一连接构件140的与连接到第一半导体芯片121和第二半导体芯片122的表面背对的表面上，并且无源组件171、172和173中的至少一部分在平面上与第一半导体芯片121重叠。因此，半导体封装件100A的尺寸可减小第一半导体芯片121与无源组件171、172和173的重叠的宽度。另外，包括第一无源组件171的无源组件171、172和173的至少一部分可设置在第一半导体芯片121的上方，以优化第一半导体芯片121与无源组件171、172和173之间的信号传输路径和/或电力传输路径。
此外，在半导体封装件100A中，散热结构180可与无源组件171、172和173并排安装在第一连接构件140上。散热结构180可通过第一连接构件140的散热图案层140P将从第二半导体芯片122产生的热排放到半导体封装件100A的外部。例如，通过第一连接构件140的散热图案层140P，可形成从第二半导体芯片122连接到散热结构180的传热路径。具体地，散热结构180(例如，顶表面)可直接连接到构成半导体封装件100A的顶表面和侧表面的金属层195，以具有更有效的散热功能。
在下文中，将详细描述包括在根据示例实施例的半导体封装件100A中的每个组件。
框架110可具有各自呈通孔的形式的第一贯通部110H1和第二贯通部110H2，第一半导体芯片121可设置在第一贯通部110H1中，使得与连接垫121P连接的表面面对第一连接构件140的底表面，并且第二半导体芯片122可设置在第二贯通部110H2中，使得其上没有设置连接垫122P的表面面对第一连接构件140的底表面。在这种情况下，第一连接垫121P可在不使用另外的凸块的情况下连接到第一连接构件140的第一过孔143。框架110包括：第一框架绝缘层111a，设置为与第一连接构件140的底表面接触；第一布线层112a，设置为与第一连接构件140的底表面接触并嵌在第一框架绝缘层111a中；第二布线层112b，设置在第一框架绝缘层111a的与嵌入有第一布线层112a的一侧背对的一侧上；第二框架绝缘层111b，设置在第一框架绝缘层111a的与嵌入有第一布线层112a的一侧背对的一侧上，覆盖第二布线层112b的至少一部分；第三布线层112c，设置在第二框架绝缘层111b的与嵌入有第二布线层112b的一侧背对的一侧上；第一布线过孔113a，贯穿第一框架绝缘层111a并将第一布线层112a和第二布线层112b彼此电连接；以及第二布线过孔113b，贯穿第二框架绝缘层111b并将第二布线层112b和第三布线层112c电连接。框架110可用作支撑构件。
第一布线层112a可凹入到第一框架绝缘层111a中。例如，第一框架绝缘层111a的设置为与第一连接构件140的底表面接触的表面可相对于第一布线层112a的设置为与第一连接构件140的底表面接触的表面具有台阶。在这种情况下，当第一半导体芯片121和第二半导体芯片122以及框架110被包封剂130包封时，可防止由包封材料的渗出引起的第一布线层112a的污染。第一布线层112a、第二布线层112b和第三布线层112c中的每个的厚度可大于第一重新分布层142的厚度。
当形成用于第一布线过孔113a的孔时，第一布线层112a的一些垫可用作阻挡件。因此，在工艺方面可以是有利的是：第一布线过孔113a的每个连接过孔具有上表面的宽度小于下表面的宽度的锥形形状。在这种情况下，第一布线过孔113a的布线过孔可与第二布线层112b的垫图案一体化。类似地，当形成用于第二布线过孔113b的孔时，第二布线层112b的一些垫可用作阻挡件。因此，在工艺方面可以是有利的是：第二布线过孔113b的布线过孔具有上表面的宽度小于下表面的宽度的锥形形状。在这种情况下，第二布线过孔113b的布线过孔可与第三布线层112c的垫图案一体化。
第一框架绝缘层111a和第二框架绝缘层111b的材料可以是绝缘材料。绝缘材料可以是热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)、热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸在芯材料(诸如玻璃纤维(或玻璃布或玻璃织物))中的树脂，例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等。
第一布线层112a、第二布线层112b和第三布线层112c可用于使第一半导体芯片121的连接垫121P和第二半导体芯片122的连接垫122P重新分布，并且可用于为用于封装件100A的上/下电连接的布线过孔113a和113b提供垫图案。第一布线层112a、第二布线层112b和第三布线层112c的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一布线层112a、第二布线层112b和第三布线层112c可根据相应层的设计执行各种功能。例如，布线层112a、112b和112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。
第一布线过孔113a和第二布线过孔113b可将形成在不同层上的第一布线层112a、第二布线层112b和第二布线层112c彼此电连接，结果在框架110中形成电路径。另外，第一布线过孔113a和第二布线过孔113b可形成第一连接构件140和电连接金属190之间的电路径。第一布线过孔113a和第二布线过孔113b的材料可以是金属材料。第一布线过孔113a和第二布线过孔113b中的每个可以是完全填充有金属材料的填充型过孔，或者可以是金属材料沿通路孔的壁表面形成的共形型过孔。第一布线过孔113a和第二布线过孔113b中的每个可具有锥形形状。第一布线过孔113a和第二布线过孔113b可与第一布线层112a、第二布线层112b和第三布线层112c的至少一部分一体化，但是它们的一体化不限于此。
半导体芯片121和122中的每个可以是数百至数百万或更多的元件集成在单个芯片中的集成电路(IC)。IC可以是例如处理器芯片，诸如电源管理IC(PMIC)、射频IC(RFIC)、中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等，详细地，可以是应用处理器(AP)芯片。然而，半导体芯片121和122中的每个不限于此，并且可以是诸如模数转换器、专用IC(ASIC)等的逻辑芯片或者是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))或闪存等的存储器芯片，但不限于此。此外，芯片相关组件可彼此组合。
在半导体芯片121和122中，设置有连接垫121P和122P的表面分别是有效表面，并且与有效表面背对的表面分别是无效表面。半导体芯片121和122可基于有效晶圆形成。在这种情况下，主体部分的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体部分上。连接垫121P和122P可将半导体芯片121和122电连接到其他组件。连接垫121P和122P中的每个的材料可以是诸如铝(Al)等的导电材料。钝化层123可形成在主体部分上以使连接垫121P和122P暴露，并且可以是氧化物层、氮化物层等，或者可以是氧化物层和氮化物层的双层。
包封剂130可在填充贯通部110H1和110H2的至少一部分的同时包封半导体芯片121和122。包封剂130的包封形式不受限制，只要包封剂130围绕半导体芯片121和122的至少一部分即可。例如，包封剂130可覆盖框架110、第一半导体芯片121的无效表面和第二半导体芯片122的有效表面的至少一部分，并且可填充第一贯通部110H1的壁表面与第一半导体芯片121的侧壁之间的空间的一部分以及第二贯通部110H2的壁表面与第二半导体芯片121的侧壁之间的空间的一部分。包封剂130可填充贯通部110H1和110H2，用作用于固定半导体芯片121和122的粘合剂，并且根据特定材料用于减少屈曲。包封剂130可包括具体的材料。包封剂130包括绝缘材料，绝缘材料可以是例如，热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)、或者增强物(诸如无机填料)包括在热固性树脂或热塑性树脂中的树脂，详细地，ABF(Ajinomoto Build up Film)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂等。另外，可使用环氧塑封料(EMC)、感光包封剂(PIE)等。根据需要，可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或芯材料(诸如玻璃纤维)中的材料。
第一连接构件140可使半导体芯片121和122的连接垫121P和122P重新分布。另外，根据功能，第一连接构件140可将连接垫121P和122P电连接到布线层112a、112b和112c。半导体芯片121和122的具有各种功能的数十至数百个连接垫121P和122P可通过第一连接构件140重新分布，并且可根据它们的功能通过电连接金属190物理连接和/或电连接到外部。第一连接构件140可包括绝缘层141、设置在绝缘层141上的第一重新分布层142以及贯穿绝缘层141的第一过孔143。第一连接构件140可包括比附图中所示的更多数量的绝缘层141、第一重新分布层142和第一过孔143。可选地，第一连接构件140可包括比附图中所示的更少数量的绝缘层141、第一重新分布层142和第一过孔143。
绝缘层141的材料可以是绝缘材料。在这种情况下，除了上述绝缘材料之外，绝缘材料可以是感光绝缘材料，诸如感光介电(PID)树脂。例如，绝缘层141可以是感光绝缘层。当绝缘层141具有感光性能时，绝缘层141可形成为具有更小的厚度，并且可更容易地实现第一过孔143的精细节距。绝缘层141可以是包括绝缘树脂和无机填料的感光绝缘层。当绝缘层141包括多个层时，根据需要，它们的材料可彼此相同或者可彼此不同。当绝缘层141包括多个层时，它们可根据工艺彼此一体化，使得它们之间的边界可能不明显，但是它们的一体化不限于此。
第一重新分布层142可用于基本上使连接垫121P和122P重新分布，并且可提供上述电连接路径。第一重新分布层142的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一重新分布层142可根据相应层的设计执行各种功能。例如，第一重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。图案包括布线和垫。详细地，第一重新分布层142可包括在与第二半导体芯片122重叠的区域中构成散热图案层140P的散热重新分布层。
第一过孔143可连接到第一重新分布层142、连接垫121P和最上面的第一布线层112a以将设置在不同的层上的第一重新分布层142、连接垫121P以及布线层112a、112b和112c彼此电连接，结果在第一连接构件140中形成电路径。第一过孔143主要可包括在与第二半导体芯片122重叠的区域中构成散热图案层140P的散热过孔。第一过孔143的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。详细地，第一过孔143可以是通过光刻工艺在具有感光性能的绝缘层141中形成的光过孔。在这种情况下，第一过孔143可包括包含钛(Ti)的种子层，第一过孔143可以是完全填充有金属材料的填充型过孔，或者可以是金属材料沿通路孔的壁表面形成的共形型过孔。第一过孔143可呈锥形截面形状。第一过孔143的锥形方向可与框架110的布线过孔113a和113b的锥形方向不同。
包括第二重新分布层162和第二过孔163的第二连接构件160可设置在第一包封剂130的下侧处。第二过孔163可贯穿第一包封剂130的至少一部分以将第三布线层112c和第二重新分布层162彼此电连接。第二过孔163可贯穿第一包封剂130的至少另一部分以将第二半导体芯片122的连接垫122P和第二重新分布层162彼此电连接。详细地，第二半导体芯片122可通过第二连接构件160和电连接金属190以最短路径电连接到安装有半导体封装件100A的外部装置(例如，天线基板)。
第二重新分布层162也可用于使连接垫121P和122P重新分布，并且可用于提供上述电连接路径。第二重新分布层162的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二重新分布层162可根据相应层的设计执行各种功能。例如，第二重新分布层162可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案，诸如数据信号图案等。图案包括布线和垫。
第二过孔163可将第三布线层112c和第二重新分布层162彼此电连接。第二过孔163的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。详细地，第二过孔163可以是通过激光钻孔工艺贯穿非感光材料的第一包封剂130形成的激光过孔。在这种情况下，第二过孔163可包括种子层，种子层包括与第一过孔143的种子层的材料不同的材料，例如铜(Cu)。因此，第二过孔163的直径可大于第一过孔143的直径。第二过孔163可以是填充有金属材料的填充型过孔，或者可以是金属材料沿通路孔的壁表面形成的共形型过孔。第二过孔163可具有锥形截面形状。第二过孔163的锥形方向可与第一布线过孔113a和第二布线过孔113b中的每个的布线过孔的锥形方向相同，并且可与第一过孔143的锥形方向不同。在示例实施例中，第二重新分布层162的数量和第二过孔163的数量可进行各种修改。
第一钝化层150和第二钝化层155可另外地构造以分别保护第一连接构件140和第二连接构件160免受外部物理损坏或化学损坏。第一钝化层150和第二钝化层155中的每个可包括热固性树脂。例如，第一钝化层150和第二钝化层155中的每个可以是ABF，但不限于此。第一钝化层150和第二钝化层155中的每个可具有使第一重新分布层142和第二重新分布层162的至少一部分暴露的多个开口。开口可以以数十至数千或更多或者数十至数千或更少的量提供。每个开口可包括多个孔。
无源组件171、172和173可通过凸块170s电连接到第一连接构件140的最上面的第一重新分布层142。无源组件171、172和173中的每个可分别是电容器(诸如多层陶瓷电容器(MLCC)、低电感芯片电容器(LICC))或电感器(诸如功率电感器、磁珠等)。根据示例实施例，第一无源组件171可设置为在平面上与第一半导体芯片121重叠，并且第二无源组件172和第三无源组件173可设置为在平面上与框架110重叠，或者可设置为使得无源组件171、172和173的一些区域与第一半导体芯片121叠置。例如，第一无源组件171的至少一部分可设置在形成于第一半导体芯片121的正上方的区域中，并且第二无源组件172和第三无源组件173的至少一部分可设置在形成于框架110的正上方的区域中。无源组件171、172和173可具有彼此不同的尺寸和厚度。另外，无源组件171、172和173可具有与第一半导体芯片121和第二半导体芯片122的厚度不同的厚度。在根据示例的半导体封装件100A中，无源组件171、172和173以及第一半导体芯片121和第二半导体芯片122可以以不同的工艺被包封，并且因此，可显著减少由这种厚度偏差引起的缺陷。无源组件171、172和173的数量不受限制，并且可多于或少于附图中所示的数量。另外，设置在第一半导体芯片121正上方的无源组件171、172和173的数量不限于附图中所示的数量。
散热结构180可通过凸块180s连接到最上面的第一重新分布层142。散热结构180可具有块形状。例如，散热结构180可具有矩形平行六面体形状。详细地，散热结构180可与无源组件171、172和173中的至少一个具有相同的尺寸，例如，在至少一个平面上与第二无源组件172具有相同的尺寸。如图10中所示，第二无源组件172可具有在彼此垂直的两个方向上的第一宽度W1和第一长度L1，并且散热结构180可具有基本上等于第一长度L1的第二宽度W2和基本上等于第一宽度W1的第二长度L2。例如，散热结构180可具有通过使第二无源组件172旋转90度的角度而获得的尺寸。在这种情况下，散热结构180可在安装第二无源组件172的期间与第二无源组件172一起安装以简化制造工艺。然而，散热结构180的尺寸不限于此。散热结构180可利用具有相对高的导热率的材料形成以有效地执行散热功能。例如，散热结构180可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。可选地，散热结构180可包括碳化硅(SiC)、石墨、石墨烯、碳纳米管(CNT)和金属-石墨复合材料中的至少一种。散热结构180的下部可连接到第一连接构件140的散热图案层140P并且其上部可连接到金属层195。
第二包封剂135包封一个或更多个无源组件171、172和173、散热结构180和第一连接构件140的顶表面的至少一部分。包封形状不受限制，只要覆盖位于第一连接构件140上的无源组件171、172和173以及散热结构180的至少一部分即可。第二包封剂135可覆盖无源组件171、172和173中的每个的顶表面、底表面和侧表面的至少一部分以及散热结构180的侧表面的至少一部分。第二包封剂135可延伸到第一连接构件140，以设置在第一连接构件140上并与第一重新分布层142的顶表面接触。第二包封剂135可包括与第一包封剂130相同的材料，或者可包括与第一包封剂130的材料不同的材料。
金属层195可构成半导体封装件100A的顶表面和侧表面。金属层195可覆盖第二包封剂135的顶表面和侧表面，并且可向下延伸以覆盖第一钝化层150、第一连接构件140、框架110、第一包封剂130和第二钝化层155的侧表面。详细地，金属层195可在构成半导体封装件100A的顶表面的区域中与散热结构180接触，以进一步改善封装件100A的散热。金属层195可在未示出的区域中连接到第一重新分布层142，以从第一连接构件140接收接地信号，但是本公开不限于此。通过金属层195可进一步改善半导体封装件100A的电磁干扰(EMI)屏蔽功能。金属层195包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。根据实施例，金属层195可包括多个层。然而，金属层195不是必要组件，并且可根据实施例被省略。
电连接金属190是附加组件并且被构造为将半导体封装件100A物理连接和/或电连接到外部组件。例如，半导体封装件100A可通过电连接金属190安装在半导体模块或电子装置的主板上。电连接金属190设置在第二钝化层155的多个开口中的每个上。因此，电连接金属190可电连接到暴露的第二重新分布层162。根据需要，可在第二钝化层155中的多个开口中形成凸块下金属。在这种情况下，电连接金属190可通过凸块下金属电连接到暴露的第二重新分布层162。电连接金属190可包括低熔点金属(诸如锡(Sn)或含锡(Sn)的合金)。更具体地，电连接金属190可利用焊料等形成，但是这仅是示例，并且电连接金属190的材料不限于此。
电连接金属190可以是焊盘、焊球、引脚等。电连接金属190可包括多层或单层。当电连接金属190包括多层时，它可包括铜柱和焊料。当电连接金属190包括单层时，它可包括锡-银焊料或金属。然而，电连接金属190的示例不限于此。电连接金属190的数量、间隔、设置形式等不受限制，并且可由本领域技术人员根据设计细节进行充分修改。例如，根据连接垫121P和122P的数量，电连接金属190可以设置成数十至数千的量，或者可以设置成数十至数千或更多或者数十至数千或更少的量。
电连接金属190中的至少一个可设置在扇出区域中。术语“扇出区域”指的是除了其中设置有第一半导体芯片121和第二半导体芯片122的区域之外的区域。例如，根据示例的半导体封装件100A可以是扇出型半导体封装件。与扇入型封装件相比，扇出型封装件可具有改善的可靠性、可允许实现多个输入/输出(I/O)端子并且可促进三维(3D)互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可制造为具有小的厚度，并且可具有优异的成本竞争力。
图11A至11D是示出制造半导体封装件的工艺的示例的示意性截面图。
参照图11A，制备框架110，并且执行贯穿框架110的顶表面和底表面的操作以形成第一贯通部110H1和第二贯通部110H2。第一贯通部110H1和第二贯通部110H2可通过机械钻孔和/或激光钻孔形成。然而，第一贯通部110H1和第二贯通部110H2的形成不限于此，并且可使用抛光粉末颗粒通过喷砂、使用等离子体通过干蚀刻等来执行。根据框架110的材料，第一贯通部110H1和第二贯通部110H2的尺寸、形状和数量被设计为与待安装的第一半导体芯片121和第二半导体芯片122的尺寸、形状和数量相匹配。接下来，将粘合膜205附着到框架110的一侧，并且将第一半导体芯片121和第二半导体芯片122设置在第一贯通部110H1和第二贯通部110H2中，并形成包封剂130。可使用任意膜作为粘合膜205，只要其能够固定框架110即可。作为非限制示例，粘合膜205可以是通过热处理减弱其粘合性的热固化粘合带、通过紫外线的照射减弱其粘合性的紫外线固化粘合带。第一半导体芯片121和第二半导体芯片122以这样的方式设置：第一半导体芯片121和第二半导体芯片122附着到第一贯通部110H1和第二贯通部110H2中的粘合膜205的表面。例如，第一半导体芯片121的有效表面附着到粘合膜205的表面，并且第二半导体芯片122的无效表面附着到粘合膜205的表面。第一包封剂130至少包封框架110以及第一半导体芯片121和第二半导体芯片122的底表面，并填充第一贯通部110H1和第二贯通部110H2中的空间。第一包封剂130可通过已知的方法形成，例如，通过层压第一包封剂130的前体并固化所层压的前体。可选地，可将第一包封剂130涂覆在粘合膜上以密封第一半导体芯片121和第二半导体芯片122，然后固化。第一半导体芯片121和第二半导体芯片122通过固化被固定。
参照图11B，在将载体基板210附着到第一包封剂130上之后，去除粘合膜205。在去除了粘合膜205的表面上形成第一连接构件140和第一钝化层150。可通过形成绝缘层141、第一重新分布层142和第一过孔143来形成第一连接构件140。第一连接构件140可以是通过顺序地形成绝缘层141以及位于相应的绝缘层上的第一重新分布层142和第一过孔143来形成。详细地，可利用感光材料形成绝缘层141，并且可通过以下步骤形成第一过孔143：使用光刻工艺形成通路孔、形成用于镀覆的种子层(例如，使用干法工艺形成含钛(Ti)的种子层))并使用种子层形成镀层。可通过层压第一钝化层150的前体并固化所层压的前体的方法、涂覆用于形成第一钝化层150的材料并固化所涂覆的前体的方法等来形成第一钝化层150。接下来，在去除载体基板210之后，在第一包封剂130的底表面上形成第二重新分布层162和第二过孔163以形成第二连接构件160，并且形成第二钝化层155以覆盖第二连接构件160。详细地，可通过以下步骤形成第二过孔163：使用激光钻孔形成通路孔、形成用于镀覆的种子层(例如，化学铜种子层)并使用种子层形成镀层。第二钝化层155可形成为具有使第二重新分布层162的至少一部分暴露的开口。
参照图11C，可将无源组件171、172和173以及散热结构180安装在第一连接构件140上。可使用凸块170s和180s以相同的表面安装技术(SMT)安装无源组件171、172和173以及散热结构180以使之连接到第一重新分布层142。详细地，散热结构180可与无源组件171、172和173中的至少一部分(例如具有相同尺寸的第二无源组件172)一起在相同的工艺中安装。接下来，可形成第二包封剂135以包封无源组件171、172和173以及散热结构180。第二包封剂135可包封无源组件171、172和173的顶表面、侧表面和底表面的至少一部分，可包封散热结构180的顶表面和侧表面，并且可填充无源组件171、172和173与散热结构180之间的空间。第二包封剂135可通过已知的方法形成。例如，第二包封剂135可通过与形成第一包封剂130的方法相同的方法形成。
参照图11D，去除第二包封剂135的一部分以使散热结构180的顶表面暴露。接下来，在第二钝化层155的开口上形成电连接金属190，并将金属层195形成为从第二包封剂135的顶表面延伸。电连接金属190可通过例如回流来固定，并且电连接金属190的一部分可嵌在第二钝化层155中，并且电连接金属190的其他部分可向外暴露以增强固定力。因此，可改善可靠性。可在电连接金属190的上方进一步设置凸块下金属层。可使用诸如溅射的工艺形成金属层195以构成封装件的顶表面和侧表面。
图12是示出半导体封装件的另一示例的截面图。
参照图12，在根据另一示例的半导体封装件100B中，金属层195可构成半导体封装件100B的顶表面以及侧表面的一部分。金属层195可覆盖第二包封剂135的顶表面和侧表面，并且可仅在第一连接构件140的上面延伸而没有向下延伸。即使在这种情况下，金属层195也可与位于第二包封剂135的顶表面上的散热结构180接触，以进一步改善半导体封装件100B的散热。
其他组件与上述半导体封装件100A的其他组件基本相同，因此将省略其详细描述。
图13是示出半导体封装件的另一示例的截面图。
参照图13，在根据另一示例的半导体封装件100C中，框架110具有另一形状。具体地，框架110包括：第一框架绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一框架绝缘层111a的两个表面上；第二框架绝缘层111b和第三框架绝缘层111c，设置在第一框架绝缘层111a的两个表面上，分别覆盖第一布线层112a和第二布线层112b；第三布线层112c，设置在第二框架绝缘层111b的与嵌入有第一布线层112a的一侧背对的一侧上；第四布线层112d，设置在第三框架绝缘层111c的与嵌入有第二布线层112b的一侧背对的一侧上；第一布线过孔113a，贯穿第一框架绝缘层111a并将第一布线层112a和第二布线层112b彼此电连接；第二布线过孔113b，贯穿第二框架绝缘层111b并将第一布线层112a和第三布线层112c彼此电连接；以及第三布线过孔113c，贯穿第三框架绝缘层111c并将第二布线层112b和第四布线层112d电连接。由于框架110包括更多数量的布线层112a、112b、112c和112d，因此可进一步简化第一连接构件140。
第一框架绝缘层111a的厚度可大于第二框架绝缘层111b和第三框架绝缘层111c中的每个的厚度。第一框架绝缘层111a可具有相对大的厚度以保持刚性，并且可引入第二框架绝缘层111b和第三框架绝缘层111c以形成更多数量的布线层112c和112d。在类似的观点下，贯穿第一框架绝缘层111a的第一布线过孔113a的布线过孔的高度和/或平均直径可大于贯穿第二框架绝缘层111b的第二布线过孔113b的布线过孔的高度和/或平均直径和贯穿第三框架绝缘层111c的第三布线过孔113c的布线过孔的高度和/或平均直径。另外，第一布线过孔113a的布线过孔可具有沙漏形形状或圆柱形形状，而第二布线过孔113b和第三布线过孔113c的布线过孔可具有在彼此相反的方向上的锥形形状。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d中的每个的厚度可大于第一重新分布层142中的每个的厚度。
根据需要，框架金属层115可进一步设置在框架110的第一贯通部110H1和第二贯通部110H2的壁表面上，并且框架金属层115可形成为覆盖整个壁表面。框架金属层115可包括诸如铜(Cu)的金属材料。通过框架金属层115可改善第一半导体芯片121和第二半导体芯片122的电磁屏蔽效果和散热效果。
其他组件与上述半导体封装件100A的其他组件基本相同，因此将省略其详细描述。上述半导体封装件100C的特征构造可应用于根据另一示例的半导体封装件100B。
图14是示出天线模块的示例的示意性透视图。
参照图14，根据示例的天线模块500A包括天线基板200A和半导体封装件100A，半导体封装件100A设置在天线基板200A的顶表面上以电连接到天线基板200A。天线基板200A作为可实现mmWave/5G天线的区域包括天线图案和接地图案。半导体封装件100A包括多个半导体芯片和无源组件，并且可具有与如上参照图9、图12和图13所描述的相同的结构。半导体封装件100A可通过电连接金属190安装在天线基板200A上。
随着近来朝着电子装置的高性能的趋势，在安装在移动装置(诸如智能电话)中的各种组件中使用的频率和带宽正在增加。详细地，用于毫米波和5G通信的天线模块需要这样的结构：在诸如半导体芯片的安装组件之间的信号传输在使用射频时是有效的。当根据现有技术以***封装型(SIP)的模块方式实现天线模块时，各种半导体芯片和无源组件分别通过表面安装技术(SMT)直接安装在天线基板的底表面上。
另外，根据示例的天线模块500A包括安装在天线基板200A上的半导体封装件100A，在该半导体封装件100A中，第一半导体芯片121和第二半导体芯片122以及无源组件171、172和173被封装到单个封装件中，并且半导体封装件100A可被设置为使得第二半导体芯片122的有效表面面对位于下面的天线基板200A。结果，第二半导体芯片122和天线基板200A之间的RF信号路径可相对缩短并且可被优化。由于半导体封装件100A包括设置在第二半导体芯片122上方的散热结构180，因此通过设置在半导体封装件100A的外侧上的金属层195可改善散热特性并且可增强电屏蔽。
天线模块500A可通过连接到天线基板200A的一侧的连接器电连接到安装天线模块500A的外部装置。
如上所述，可提供一种具有改善的散热特性同时显著地减少信号传输损耗的半导体封装件以及包括该半导体封装件的天线模块。
尽管上面已经示出并描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可做出修改和变形。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
框架，具有第一贯通部和第二贯通部；
第一半导体芯片和第二半导体芯片，分别设置在所述第一贯通部和所述第二贯通部中，各自具有设置有连接垫的第一表面和与所述第一表面背对的第二表面；
第一包封剂，覆盖所述第一半导体芯片和所述第二半导体芯片的至少一部分；
第一连接构件，设置在所述第一半导体芯片和所述第二半导体芯片上，包括第一重新分布层和散热图案层，所述第一重新分布层电连接到所述第一半导体芯片和所述第二半导体芯片的所述连接垫；
至少一个无源组件，设置在所述第一半导体芯片的上方且位于所述第一连接构件上并电连接到所述第一重新分布层；以及
至少一个散热结构，设置在所述第二半导体芯片的上方且位于所述第一连接构件上并连接到所述散热图案层。
2.如权利要求1所述的半导体封装件，其中，所述第一半导体芯片的所述第一表面面对所述第一连接构件，并且
所述第二半导体芯片的所述第二表面面对所述第一连接构件。
3.如权利要求1所述的半导体封装件，其中，所述散热图案层连接到所述第二半导体芯片的所述第二表面，并提供所述第二半导体芯片和所述散热结构之间的传热路径。
4.如权利要求1所述的半导体封装件，所述半导体封装件还包括：
第二包封剂，覆盖所述至少一个无源组件和所述至少一个散热结构的至少一部分，
其中，所述至少一个散热结构中的每个从所述第二包封剂暴露。
5.如权利要求4所述的半导体封装件，所述半导体封装件还包括：
金属层，覆盖所述第二包封剂的顶表面和侧表面。
6.如权利要求5所述的半导体封装件，其中，所述至少一个散热结构中的每个具有与所述金属层接触的顶表面。
7.如权利要求5所述的半导体封装件，其中，所述金属层从所述第二包封剂的侧表面延伸到所述第二包封剂的下部，以至少覆盖所述第一连接构件的侧表面。
8.如权利要求7所述的半导体封装件，其中，所述金属层从所述第一连接构件的所述侧表面进一步延伸以覆盖所述框架的侧表面。
9.如权利要求4所述的半导体封装件，其中，所述第二包封剂包括与所述第一包封剂的材料不同的材料。
10.如权利要求1所述的半导体封装件，所述半导体封装件还包括第二连接构件，所述第二连接构件包括：
第二重新分布层，所述第二重新分布层设置在所述第一包封剂的底表面上，并电连接到所述第一半导体芯片和所述第二半导体芯片的所述连接垫。
11.如权利要求10所述的半导体封装件，其中，所述框架包括将所述第一重新分布层和所述第二重新分布层彼此电连接的布线结构。
12.如权利要求10所述的半导体封装件，其中，所述第一连接构件和所述第二连接构件分别包括连接到所述第一重新分布层的第一过孔和连接到所述第二重新分布层的第二过孔，并且
所述第一半导体芯片的所述连接垫连接到所述第一过孔，并且所述第二半导体芯片的所述连接垫连接到所述第二过孔。
13.如权利要求12所述的半导体封装件，其中，所述第二过孔的直径大于所述第一过孔的直径。
14.如权利要求12所述的半导体封装件，其中，所述第一过孔和所述第二过孔分别包括第一种子层和第二种子层，并且
所述第一种子层和所述第二种子层包括彼此不同的材料。
15.如权利要求12所述的半导体封装件，其中，所述第一过孔贯穿所述第一连接构件的绝缘层，并且所述第二过孔贯穿所述第一包封剂，并且
所述绝缘层包括感光材料，并且所述第一包封剂包括非感光材料。
16.如权利要求12所述的半导体封装件，其中，所述第一过孔和所述第二过孔呈方向相反的锥形形状。
17.如权利要求1所述的半导体封装件，其中，所述散热结构和所述无源组件中的每个通过凸块表面安装在所述第一连接构件上。
18.一种天线模块，所述天线模块包括：
天线基板，包括天线图案；以及
半导体封装件，第一半导体芯片和第二半导体芯片嵌在所述半导体封装件中，所述半导体封装件设置在所述天线基板的一个表面上以电连接到所述天线基板，
其中，所述半导体封装件包括：
框架，具有分别安装有所述第一半导体芯片和所述第二半导体芯片的第一贯通部和第二贯通部；
连接构件，设置在所述第一半导体芯片和所述第二半导体芯片上，包括电连接到所述第一半导体芯片和所述第二半导体芯片的连接垫的重新分布层；
无源组件，设置在所述第一半导体芯片的上方；以及
散热结构，设置在所述第二半导体芯片的上方，并且在所述第二半导体芯片和所述散热结构之间设置传热路径。
19.如权利要求18所述的天线模块，其中，所述第一半导体芯片和所述第二半导体芯片中的每个具有设置有所述连接垫的第一表面和与所述第一表面背对的第二表面，
所述第一半导体芯片的所述第一表面面对所述连接构件，并且
所述第二半导体芯片的所述第一表面面对所述天线基板。
20.如权利要求18所述的天线模块，其中，所述第一半导体芯片包括电源管理集成电路芯片，并且所述第二半导体芯片包括射频集成电路芯片。
CN201911232061.XA 2019-05-21 2019-12-05 半导体封装件及包括该半导体封装件的天线模块 Active CN111987054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0059540 2019-05-21
KR1020190059540A KR102586072B1 (ko) 2019-05-21 2019-05-21 반도체 패키지 및 이를 포함하는 안테나 모듈

Publications (2)

Publication Number Publication Date
CN111987054A CN111987054A (zh) 2020-11-24
CN111987054B true CN111987054B (zh) 2024-05-03

Family

ID=73441624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911232061.XA Active CN111987054B (zh) 2019-05-21 2019-12-05 半导体封装件及包括该半导体封装件的天线模块

Country Status (4)

Country Link
US (1) US11037880B2 (zh)
KR (1) KR102586072B1 (zh)
CN (1) CN111987054B (zh)
TW (1) TWI800679B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456227B2 (en) * 2019-12-17 2022-09-27 Nxp Usa, Inc. Topside heatsinking antenna launcher for an integrated circuit package
US11302650B2 (en) * 2020-01-21 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
JP6982219B1 (ja) * 2020-05-26 2021-12-17 株式会社フジクラ 無線通信モジュール
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
CN112259463B (zh) * 2020-09-04 2022-06-24 深圳市安捷芯源半导体有限公司 扇出芯片的封装方法及扇出芯片封装结构
KR20220116922A (ko) 2021-02-16 2022-08-23 삼성전자주식회사 열 통로를 갖는 반도체 패키지
TWI798931B (zh) * 2021-11-12 2023-04-11 鯨鏈科技股份有限公司 晶圓對晶圓技術之輸入及輸出電路與使用其之晶片裝置
TWI791342B (zh) 2021-11-30 2023-02-01 財團法人工業技術研究院 異質整合半導體封裝結構
CN114597627B (zh) * 2022-02-21 2023-03-21 北京遥感设备研究所 一种高功率密度集成有源相控阵天线微***
US20230269866A1 (en) * 2022-02-24 2023-08-24 Advanced Semiconductor Engineering, Inc. Electronic device
JP2023132708A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 配線基板および半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块
KR20180127144A (ko) * 2017-05-19 2018-11-28 삼성전기주식회사 안테나 기판 및 반도체 패키지 복합 모듈

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
US8564954B2 (en) * 2010-06-15 2013-10-22 Chipmos Technologies Inc. Thermally enhanced electronic package
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
KR20170105809A (ko) * 2016-03-10 2017-09-20 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR20170112363A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101872644B1 (ko) * 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치
US10541228B2 (en) * 2017-06-15 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages formed using RDL-last process
KR101942736B1 (ko) * 2017-08-04 2019-04-17 삼성전기 주식회사 반도체 패키지 연결 시스템
KR102039710B1 (ko) * 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块
KR20180127144A (ko) * 2017-05-19 2018-11-28 삼성전기주식회사 안테나 기판 및 반도체 패키지 복합 모듈

Also Published As

Publication number Publication date
CN111987054A (zh) 2020-11-24
TW202044501A (zh) 2020-12-01
KR102586072B1 (ko) 2023-10-05
US20200373244A1 (en) 2020-11-26
TWI800679B (zh) 2023-05-01
KR20200134035A (ko) 2020-12-01
US11037880B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
CN109755191B (zh) 扇出型半导体封装件
CN111293111B (zh) 天线模块
US20180197832A1 (en) Fan-out semiconductor package
US20180145033A1 (en) Fan-out semiconductor package
CN110957292B (zh) 扇出型半导体封装件
CN109727930B (zh) 扇出型半导体封装模块
CN111725148B (zh) 半导体封装件
CN110867417A (zh) 半导体封装件
CN110556364B (zh) 半导体封装件
CN111146177B (zh) 半导体封装件
CN110729547A (zh) 天线模块
CN110993587B (zh) 半导体封装件
CN111755395A (zh) 半导体封装件
CN111223823B (zh) 半导体芯片和半导体封装件
CN110970310A (zh) 敞开式焊盘结构及包括敞开式焊盘结构的半导体封装件
CN111276464A (zh) 半导体封装件
CN110739286A (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN110783295A (zh) 半导体封装件安装板
CN111341733B (zh) 扇出型半导体封装件
CN111755426A (zh) 半导体封装件
CN110858570A (zh) 半导体封装件和包括该半导体封装件的天线模块
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111106083A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant