CN112259463B - 扇出芯片的封装方法及扇出芯片封装结构 - Google Patents

扇出芯片的封装方法及扇出芯片封装结构 Download PDF

Info

Publication number
CN112259463B
CN112259463B CN202010922114.7A CN202010922114A CN112259463B CN 112259463 B CN112259463 B CN 112259463B CN 202010922114 A CN202010922114 A CN 202010922114A CN 112259463 B CN112259463 B CN 112259463B
Authority
CN
China
Prior art keywords
chip
heat dissipation
substrate
fan
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010922114.7A
Other languages
English (en)
Other versions
CN112259463A (zh
Inventor
李朋
何云龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Anjie Xinyuan Technology Co.,Ltd.
Original Assignee
Shenzhen Anjie Xinyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Anjie Xinyuan Semiconductor Co ltd filed Critical Shenzhen Anjie Xinyuan Semiconductor Co ltd
Priority to CN202010922114.7A priority Critical patent/CN112259463B/zh
Publication of CN112259463A publication Critical patent/CN112259463A/zh
Application granted granted Critical
Publication of CN112259463B publication Critical patent/CN112259463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种扇出芯片的封装方法及扇出芯片封装结构，封装方法包括：S1、制备第一芯片模组；S2、在第二基板的第一表面上设置相间隔的散热焊垫和第二导电线路；S3、将第二芯片焊接在散热焊垫上；S4、将第一芯片模组置于第二芯片和第二导电线路的上方，第一导电线路与第二芯片和第二导电线路导电连接，散热件连接在第二芯片上方；S5、在第二基板的第一表面上设置第二塑封层，将第一芯片模组、第二芯片和第二导电线路包覆其中并与第一塑封层复合形成塑封体；S6、去除第二基板，散热焊垫和第二导电线路露出塑封体的表面。本发明的扇出芯片封装结构，使用多芯片以上下堆叠封装，有效减小封装尺寸；通过在其中第二芯片上设置散热件，提高散热效果。

Description

扇出芯片的封装方法及扇出芯片封装结构
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种扇出芯片的封装方法及扇出芯片封装结构。
背景技术
在现有的扇出芯片的封装结构中，上下堆叠的芯片基本都是正相对设置并连接，从而上下芯片之间的散热区域会有交叉，这导致了上下芯片的散热会相互干扰，从而影响了整个封装结构的散热效果，进而影响扇出芯片的使用寿命等。
发明内容
本发明要解决的技术问题在于，提供一种改善散热效果的扇出芯片的封装方法及扇出芯片封装结构。
本发明解决其技术问题所采用的技术方案是：提供一种扇出芯片的封装方法，包括以下步骤：
S1、制备第一芯片模组；所述第一芯片模组的制备包括：
S1.1、提供第一基板，在所述第一基板的第一表面上设置第一导电线路；
S1.2、将第一芯片导电连接在所述第一导电线路上，将散热件设置在所述第一基板的第一表面上；
S1.3、在所述第一基板的第一表面上设置第一塑封层，所述第一塑封层将所述第一芯片、散热件和第一导电线路包覆在其中；
S1.4、去除所述第一基板，获得第一芯片模组；
S2、提供第二基板，在所述第二基板的第一表面上设置相间隔的散热焊垫和第二导电线路；
S3、将第二芯片焊接在所述散热焊垫上；
S4、将所述第一芯片模组置于所述第二芯片和第二导电线路的上方，所述第一导电线路通过焊盘与所述第二芯片和第二导电线路导电连接，所述散热件通过导热垫连接在所述第二芯片上方；
S5、在所述第二基板的第一表面上设置第二塑封层，所述第二塑封层将所述第一芯片模组、第二芯片和第二导电线路包覆其中并与所述第一塑封层复合形成塑封体；
S6、去除第二基板，所述散热焊垫和第二导电线路露出所述塑封体的表面。
优选地，步骤S1.1中，所述第一基板的第一表面上设有相间隔的第一槽位和第二槽位，所述第一导电线路位于所述第一槽位中；
步骤S1.2中，所述散热件设置在所述第二槽位上。
优选地，步骤S1.2中，在所述第一基板上，所述散热件的高度大于所述第一芯片的高度。
优选地，步骤S1.4中，通过蚀刻、剥离或减薄方式将所述第一基板去除；
步骤S6中，通过蚀刻、剥离或减薄方式将所述第二基板去除。
优选地，步骤S2中，所述第二基板的第一表面上设有相间隔的第三槽位和第四槽位，所述散热焊垫和第二导电线路分别位于所述第三槽位和第四槽位中。
优选地，所述第二基板的第一表面上设有位于所述第三槽位外周的凸起；
步骤S6中，去除所述第二基板后，所述凸起在所述第二塑封层上留下凹槽，所述凹槽与所述散热焊垫和第二导电线路之间的间隔相连通，形成散热通道。
优选地，在步骤S1.4中，还包括：分别在所述第一导电线路和散热件背向所述第一塑封层的一侧设置焊盘和导热垫；或者，
在步骤S3中，还包括：在所述第二芯片和第二导电线路上设置焊盘，在所述第二芯片上设置导热垫。
优选地，步骤S5或步骤S6还包括：对所述第二塑封层的顶面进行研磨，露出所述散热件的顶面。
优选地，获得的所述扇出芯片封装结构中，所述第一芯片位于所述第二芯片上方并与所述第二芯片相错开；所述第二芯片的功率大于所述第一芯片的功率。
本发明还提供一种扇出芯片封装结构，由以上任一项所述的封装方法获得。
本发明还提供另一种扇出芯片封装结构，包括上下设置的第一芯片和第二芯片、连接在所述第一芯片和第二芯片之间的第一导电线路、设置在所述第二芯片上的散热件、分别连接所述第二芯片和第一导电线路的散热焊垫和第二导电线路、包覆在所述第一芯片、第一导电线路、散热件和第二芯片外的塑封体；
所述散热件和第一芯片位于所述第二芯片的一侧，所述散热焊垫和第二导电线路位于所述第二芯片的相对另一侧且均露出所述塑封体的第一表面。
优选地，所述散热件远离所述第二芯片的顶面露出所述塑封体的第二表面。
优选地，所述第一导电线路通过焊盘连接在所述第二芯片和第二导电线路之间；所述散热件通过导热垫连接在所述第二芯片上。
优选地，所述塑封体的第一表面设有位于所述散热焊垫外周的凹槽，所述凹槽与所述散热焊垫和第二导电线路之间的间隔相连通，形成散热通道。
优选地，所述第一芯片与所述第二芯片在垂直方向上相错开；所述第二芯片的功率大于所述第一芯片的功率。
本发明的扇出芯片封装结构，使用多芯片以上下堆叠封装，有效减小封装尺寸；通过在其中第二芯片上设置散热件，提高其散热效果。
另外，上下堆叠的芯片相错开设置，避免散热干扰；在塑封体上靠近第二芯片位置设置凹槽，方便排气，形成散热通道，进一步提高散热效果。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明一实施例的扇出芯片的封装方法中第一芯片模组的形成过程示意图；
图2是本发明一实施例的扇出芯片的封装方法的形成过程示意图；
图3是本发明一实施例的扇出芯片封装结构的剖面结构示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
如图1、2所示，本发明一实施例的扇出芯片的封装方法，包括以下步骤：
S1、制备第一芯片模组。
第一芯片模组的制备可包括：
S1.1、提供第一基板10，该第一基板10包括相对的第一表面和第二表面，在第一基板10的第一表面上设置第一导电线路11。
第一基板10可选用玻纤板，如FR4等绝缘板。如图1中(a)所示，预先在第一基板10的第一表面上设置相间隔的第一槽位101和第二槽位102，第一导电线路11位于第一槽位101中。
S1.2、将第一芯片21导电连接在第一导电线路11上，将散热件30设置在第一基板10的第一表面上。
本实施例中，第一芯片21采用贴片、回流焊设置在第一导电线路11上；散热件30采用贴片、回流焊设置在第一基板10的第一表面上，散热件30与第一导电线路11不连接。
如图1中(a)至(b)所示，散热件30设置在第二槽位102上。并且，在第一基板10上，散热件30的高度大于第一芯片21的高度。散热件30可以是片状、柱体或筒体等结构，具体形状不限。
S1.3、在第一基板10的第一表面上设置第一塑封层41，第一塑封层41将第一芯片21、散热件30和第一导电线路11包覆其中，如图1中(c)所示。
其中，通过第一塑封层41的设置，将第一芯片21、散热件30和第一导电线路11连接为一个整体，避免后续去除第一基板10时各结构件散开等问题。
优选地，散热件30远离第一基板10的顶面露出第一塑封层41的表面。
S1.4、去除第一基板10，获得第一芯片模组，如图1中(d)至(e)所示。
作为选择，还可以分别在第一导电线路11和散热件30背向第一塑封层41的一侧设置焊盘110和导热垫310。导热垫310可以是导热焊垫、锡膏或导热胶等。
第一导电线路11上焊盘110的设置可通过喷焊打印方式实现，提高精度。
参考图1中(c)至(d)，去除第一基板10时，可以通过蚀刻、剥离或减薄等方式实现，使得第一导电线路11以及散热件30的一端外露在第一芯片模组的一侧。
参考图1中(e)，在第一导电线路11上选取焊接位置，并在焊接位置上设置焊盘110；在散热件30上设置导热垫310。
根据需要，还可包括对第一芯片模组进行切割、测试等操作，以获得所需尺寸、形状和性能的模组。
S2、提供第二基板20，在第二基板20的第一表面上设置相间隔的散热焊垫12和第二导电线路13，如图2中(a)所示。
第二基板20可选用玻纤板，如FR4等绝缘板。
参考图2中(a)，为方便散热焊垫12和第二导电线路13的设置，可根据散热焊垫12和第二导电线路13的预定形状、走向等，预先在第二基板20的第一表面上设置第三槽位201和第四槽位202。第三槽位201和第四槽位202相间隔，散热焊垫12和第二导电线路13分别设置在第三槽位201和第四槽位202中，散热焊垫12和第二导电线路13不相接。
进一步地，还可在第二基板20的第一表面上设置凸起203，凸起203位于第三槽位201的外周。
S3、将第二芯片22焊接在散热焊垫12上。
本实施例中，第二芯片22采用贴片、回流焊设置在散热焊垫12上。
如图2中(b)至(c)所示，在第二芯片22焊接前，在散热焊垫12上设置焊盘121，再将第二芯片22焊接在该焊盘121上。凸起203位于第二芯片22的外周，与第二芯片22临近。
作为步骤S1.4中焊盘110和导热垫310的另一设置方式，还可以将焊盘110分别设置在第二芯片22和第二导电线路13上，用于第一导电线路11的导电连接；将导热垫310设置第二芯片22上，用于与散热件30连接。
S4、将第一芯片模组置于第二芯片22和第二导电线路13的上方，第一导电线路11通过焊盘110与第二芯片22和第二导电线路13导电连接，散热件30通过导热垫310连接在第二芯片22上方，如图2中(d)所示。
本发明中，第二芯片22的功率大于第一芯片21的功率，因此在工作时第二芯片22产生的热量大于第一芯片21的热量。第一芯片21可以通过第一导电线路11和第一塑封层41的导热，足以将其热量向外导出。对于第二芯片22，为了满足其散热要求，将散热件30设置在第二芯片22上，将第二芯片22的热量向外导出，起到散热的作用。
在垂直方向上，第一芯片21位于第二芯片22的上方，第一导电线路11也位于第二芯片22的上方。优选地，将第一芯片21和第二芯片22在垂直方向上错开设置，避免两者之间的散热互相干扰，确保散热效果。
S5、在第二基板20的第一表面上设置第二塑封层42，第二塑封层42将第一芯片模组、第二芯片22和第二导电线路13包覆其中并与第一塑封层41复合形成塑封体40，如图2中(e)所示。
其中，第二塑封层42还将第一芯片模组与第二芯片22之间、第一芯片模组与第二导电线路13之间、第二芯片22与第二导电线路13之间等处的空隙填充。
S6、去除第二基板20，散热焊垫12和第二导电线路13露出塑封体40的表面，获得扇出芯片封装结构，如图2中(e)至(f)、(g)所示。
第二基板20去除可以通过蚀刻、剥离或减薄等方式实现。
该步骤S6中，去除第二基板20后，第二基板20上的凸起203在第二塑封层42上留下凹槽421，凹槽421与散热焊垫12和第二导电线路13之间的间隔相连通，形成散热通道，通过排气作用实现散热。
进一步地，还包括：对第二塑封层42的顶面进行研磨，露出散热件30的顶面，如图2中(f)至(g)所示。该对第二塑封层42的顶面研磨操作可以在步骤S5或步骤S6中进行。
在上述的封装方法中，根据需要，还可包括对获得的扇出芯片封装结构进行切割、测试等操作，以获得所需尺寸、形状和性能的封装结构。
通过上述封装方法获得的扇出芯片封装结构，如图3所示，可包括上下设置的第一芯片21和第二芯片22、连接在第一芯片21和第二芯片22之间的第一导电线路11、设置在第二芯片22上的散热件30、连接第二芯片22的散热焊垫12、第一导电线路11和第二导电线路13，还包括塑封体40，塑封体40包覆在第一芯片21、第一导电线路11、散热件30和第二芯片22外，将其封装。
其中，第一芯片21和第二芯片22分别可设置一个或多个。在整个封装结构的垂直方向上，第一芯片21位于第二芯片22的上方且与第二芯片22相错开。第二芯片22的功率大于第一芯片21的功率。散热件30设置在第二芯片22上，将第二芯片22的热量向外导出，起到散热的作用。
第一导电线路11通过焊盘110连接在第二芯片22和第二导电线路13之间；散热件30通过导热垫310连接在第二芯片22上。
塑封体40可包括相对的第一表面和第二表面。在塑封体40内，散热件30和第一芯片21位于第二芯片22的一侧，散热焊垫12和第二导电线路13位于第二芯片22的相对另一侧且均露出塑封体40的第一表面。散热件30远离第二芯片22的顶面露出塑封体40的第二表面。
塑封体40的第一表面设有位于散热焊垫12外周的凹槽421，凹槽421与散热焊垫12和第二导电线路13之间的间隔相连通，形成散热通道，通过排气实现散热。
本发明中，第一导电线路11、散热焊垫12和第二导电线路13采用铜材料形成，可同时起到连接和导热作用。第一芯片21为驱动芯片，第二芯片22为功率芯片。
可以理解地，本发明如图3所示的扇出芯片封装结构也可以采用其他可实现的方式制得，不限于上述及图1、2所示的封装方法。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (14)

1.一种扇出芯片的封装方法，其特征在于，包括以下步骤：
S1、制备第一芯片模组；所述第一芯片模组的制备包括：
S1.1、提供第一基板（10），在所述第一基板（10）的第一表面上设置第一导电线路（11）；
S1.2、将第一芯片（21）导电连接在所述第一导电线路（11）上，将散热件（30）设置在所述第一基板（10）的第一表面上；
S1.3、在所述第一基板（10）的第一表面上设置第一塑封层（41），所述第一塑封层（41）将所述第一芯片（21）、散热件（30）和第一导电线路（11）包覆在其中；
S1.4、去除所述第一基板（10），获得第一芯片模组；
S2、提供第二基板（20），在所述第二基板（20）的第一表面上设置相间隔的散热焊垫（12）和第二导电线路（13）；
S3、将第二芯片（22）焊接在所述散热焊垫（12）上；
S4、将所述第一芯片模组置于所述第二芯片（22）和第二导电线路（13）的上方，所述第一导电线路（11）通过焊盘（110）与所述第二芯片（22）和第二导电线路（13）导电连接，所述散热件（30）通过导热垫（310）连接在所述第二芯片（22）上方；
S5、在所述第二基板（20）的第一表面上设置第二塑封层（42），所述第二塑封层（42）将所述第一芯片模组、第二芯片（22）和第二导电线路（13）包覆其中并与所述第一塑封层（41）复合形成塑封体（40）；
S6、去除第二基板（20），所述散热焊垫（12）和第二导电线路（13）露出所述塑封体（40）的表面。
2.根据权利要求1所述的扇出芯片的封装方法，其特征在于，步骤S1.1中，所述第一基板（10）的第一表面上设有相间隔的第一槽位（101）和第二槽位（102），所述第一导电线路（11）位于所述第一槽位（101）中；
步骤S1.2中，所述散热件（30）设置在所述第二槽位（102）上。
3.根据权利要求1所述的扇出芯片的封装方法，其特征在于，步骤S1.2中，在所述第一基板（10）上，所述散热件（30）的高度大于所述第一芯片（21）的高度。
4.根据权利要求1所述的扇出芯片的封装方法，其特征在于，步骤S1.4中，通过蚀刻、剥离或减薄方式将所述第一基板（10）去除；
步骤S6中，通过蚀刻、剥离或减薄方式将所述第二基板（20）去除。
5.根据权利要求1所述的扇出芯片的封装方法，其特征在于，步骤S2中，所述第二基板（20）的第一表面上设有相间隔的第三槽位（201）和第四槽位（202），所述散热焊垫（12）和第二导电线路（13）分别位于所述第三槽位（201）和第四槽位（202）中。
6.根据权利要求5所述的扇出芯片的封装方法，其特征在于，所述第二基板（20）的第一表面上设有位于所述第三槽位（201）外周的凸起（203）；
步骤S6中，去除所述第二基板（20）后，所述凸起（203）在所述第二塑封层（42）上留下凹槽（421），所述凹槽（421）与所述散热焊垫（12）和第二导电线路（13）之间的间隔相连通，形成散热通道。
7.根据权利要求1所述的扇出芯片的封装方法，其特征在于，在步骤S1.4中，还包括：分别在所述第一导电线路（11）和散热件（30）背向所述第一塑封层（41）的一侧设置焊盘（110）和导热垫（310）；或者，
在步骤S3中，还包括：在所述第二芯片（22）和第二导电线路（13）上设置焊盘（110），在所述第二芯片（22）上设置导热垫（310）。
8.根据权利要求1-7任一项所述的扇出芯片的封装方法，其特征在于，步骤S5或步骤S6还包括：对所述第二塑封层（42）的顶面进行研磨，露出所述散热件（30）的顶面。
9.根据权利要求1-7任一项所述的扇出芯片的封装方法，其特征在于，获得的所述扇出芯片封装结构中，所述第一芯片（21）位于所述第二芯片（22）上方并与所述第二芯片（22）相错开；所述第二芯片（22）的功率大于所述第一芯片（21）的功率。
10.一种扇出芯片封装结构，其特征在于，由权利要求1-9任一项所述的封装方法获得。
11.一种扇出芯片封装结构，其特征在于，包括上下设置的第一芯片（21）和第二芯片（22）、连接在所述第一芯片（21）和第二芯片（22）之间的第一导电线路（11）、设置在所述第二芯片（22）上的散热件（30）、分别连接所述第二芯片（22）和第一导电线路（11）的散热焊垫（12）和第二导电线路（13）、包覆在所述第一芯片（21）、第一导电线路（11）、散热件（30）和第二芯片（22）外的塑封体（40）；
所述散热件（30）和第一芯片（21）位于所述第二芯片（22）的一侧，所述散热焊垫（12）和第二导电线路（13）位于所述第二芯片（22）的相对另一侧且均露出所述塑封体（40）的第一表面；
所述塑封体（40）的第一表面设有位于所述散热焊垫（12）外周的凹槽（421），所述凹槽（421）与所述散热焊垫（12）和第二导电线路（13）之间的间隔相连通，形成散热通道。
12.根据权利要求11所述的扇出芯片封装结构，其特征在于，所述散热件（30）远离所述第二芯片（22）的顶面露出所述塑封体（40）的第二表面。
13.根据权利要求11所述的扇出芯片封装结构，其特征在于，所述第一导电线路（11）通过焊盘（110）连接在所述第二芯片（22）和第二导电线路（13）之间；所述散热件（30）通过导热垫（310）连接在所述第二芯片（22）上。
14.根据权利要求11所述的扇出芯片封装结构，其特征在于，所述第一芯片（21）与所述第二芯片（22）在垂直方向上相错开；所述第二芯片（22）的功率大于所述第一芯片（21）的功率。
CN202010922114.7A 2020-09-04 2020-09-04 扇出芯片的封装方法及扇出芯片封装结构 Active CN112259463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010922114.7A CN112259463B (zh) 2020-09-04 2020-09-04 扇出芯片的封装方法及扇出芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010922114.7A CN112259463B (zh) 2020-09-04 2020-09-04 扇出芯片的封装方法及扇出芯片封装结构

Publications (2)

Publication Number Publication Date
CN112259463A CN112259463A (zh) 2021-01-22
CN112259463B true CN112259463B (zh) 2022-06-24

Family

ID=74224811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010922114.7A Active CN112259463B (zh) 2020-09-04 2020-09-04 扇出芯片的封装方法及扇出芯片封装结构

Country Status (1)

Country Link
CN (1) CN112259463B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613110B (zh) * 2023-06-16 2024-02-23 广东气派科技有限公司 一种增强散热的盖板封装结构制备方法及盖板封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
CN104900613A (zh) * 2015-06-09 2015-09-09 华进半导体封装先导技术研发中心有限公司 一种堆叠模组散热结构及其制作方法
CN111987054A (zh) * 2019-05-21 2020-11-24 三星电机株式会社 半导体封装件及包括该半导体封装件的天线模块

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101880A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
CN101221909A (zh) * 2007-01-10 2008-07-16 矽品精密工业股份有限公司 散热型封装件的制法及其所应用的散热结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
CN104900613A (zh) * 2015-06-09 2015-09-09 华进半导体封装先导技术研发中心有限公司 一种堆叠模组散热结构及其制作方法
CN111987054A (zh) * 2019-05-21 2020-11-24 三星电机株式会社 半导体封装件及包括该半导体封装件的天线模块

Also Published As

Publication number Publication date
CN112259463A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN108447857B (zh) 三维空间封装结构及其制造方法
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
KR101099773B1 (ko) 내포된 집적 회로 패키지 온 패키지 시스템
US7196403B2 (en) Semiconductor package with heat spreader
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US20120086111A1 (en) Semiconductor device
CN100568498C (zh) 半导体器件及其制造方法
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
JPH07321250A (ja) 熱伝導体を備える玉格子アレー集積回路パッケージ
JP4800625B2 (ja) 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法
CN102420217A (zh) 多芯片半导体封装体及其组装
CN202042472U (zh) 具有用于高电流、高频和热量耗散的穿透硅通孔的半导体器件
US20070205495A1 (en) Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means
JP2019071412A (ja) チップパッケージ
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN211150513U (zh) 封装体
CN103915405A (zh) 半导体器件和制造半导体器件的方法
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
KR20150125988A (ko) 반도체 장치
US8722465B1 (en) Method of assembling semiconductor device including insulating substrate and heat sink
CN111048478A (zh) 半导体设备封装、电子组合件和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518000 6th floor, building a, Shenzhen International Innovation Center (Futian science and Technology Plaza), 1006 Shennan Avenue, Xintian community, Huafu street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Anjie Xinyuan Technology Co.,Ltd.

Address before: 518000 6th floor, building a, Shenzhen International Innovation Center (Futian science and Technology Plaza), 1006 Shennan Avenue, Xintian community, Huafu street, Futian District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Anjie Xinyuan Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder