CN111986600A - 扫描驱动器和具有其的显示装置 - Google Patents

扫描驱动器和具有其的显示装置 Download PDF

Info

Publication number
CN111986600A
CN111986600A CN202010424178.4A CN202010424178A CN111986600A CN 111986600 A CN111986600 A CN 111986600A CN 202010424178 A CN202010424178 A CN 202010424178A CN 111986600 A CN111986600 A CN 111986600A
Authority
CN
China
Prior art keywords
node
voltage
transistor
stage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010424178.4A
Other languages
English (en)
Inventor
金江南
林省勋
李禹根
曹圭湜
崔宰凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111986600A publication Critical patent/CN111986600A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供扫描驱动器和具有扫描驱动器的显示装置。扫描驱动器包括多个级。多个级之中的第n级(n是自然数)包括分别响应于前一级和下一级的进位信号来控制第一节点的电压的第一输入电路和第二输入电路、响应于第一节点的电压来输出与进位时钟信号对应的第n进位信号的第一输出电路、响应于第一节点的电压来输出分别与扫描时钟信号和感测时钟信号对应的第n扫描信号和第n感测信号的第二输出电路以及响应于第一选择信号来存储前一级的进位信号并且响应于第二选择信号和经存储的进位信号来将控制电压供给到第一节点的采样电路。

Description

扫描驱动器和具有其的显示装置
相关申请的交叉引用
本申请要求于2019年5月23日提交到韩国知识产权局(KIPO)的第10-2019-0060734号韩国专利申请的优先权及权益，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本公开总体上涉及扫描驱动器和具有该扫描驱动器的显示装置。
背景技术
显示装置包括数据驱动器、扫描驱动器和像素。数据驱动器生成数据信号，扫描驱动器生成扫描信号。扫描驱动器顺序地将扫描信号供给到像素，并且相应地，像素被顺序地选择。数据信号提供给选择出的像素，并且该选择出的像素发射具有与数据信号对应的亮度的光。
发明内容
示例性实施方式的各方面涉及能够仅选择特定像素以测量每个像素中的驱动晶体管的迁移率信息和阈值电压信息的扫描驱动器。
示例性实施方式的各方面还涉及配置成选择性地生成扫描信号的扫描驱动器和具有该扫描驱动器的显示装置。
根据本公开的实施方式，提供扫描驱动器，该扫描驱动器包括多个级，其中，多个级之中的第n级(n是自然数)包括第一输入电路、第二输入电路、第一输出电路、第二输出电路和采样电路，其中，第一输入电路配置成响应于供给到第一输入端子的第n级的前一级的进位信号来控制第一节点的电压，第二输入电路配置成响应于供给到第二输入端子的第n级的下一级的进位信号来控制第一节点的电压，第一输出电路配置成响应于第一节点的电压来将与供给到第一时钟端子的进位时钟信号对应的第n进位信号输出到第一输出端子，第二输出电路配置成响应于第一节点的电压来将与供给到第二时钟端子的扫描时钟信号对应的第n扫描信号输出到第二输出端子并且响应于第一节点的电压来将与供给到第三时钟端子的感测时钟信号对应的第n感测信号输出到第三输出端子，并且采样电路配置成响应于供给到第一控制端子的第一选择信号来存储前一级的进位信号并且响应于供给到第二控制端子的第二选择信号和前一级的经存储的进位信号来将通过基准电源端子供给的控制电压供给到第一节点。
第一输入电路、第二输入电路、第一输出电路、第二输出电路和采样电路中的每个可包括氧化物半导体晶体管。
控制电压可为导通氧化物半导体晶体管的栅极导通电压。
采样电路可包括第一晶体管、电容器、第二晶体管和第三晶体管，其中，第一晶体管联接在第一输入端子与第一控制节点之间，且第一晶体管包括联接到第一控制端子的栅电极，电容器联接在第一控制节点与基准电源端子之间，第二晶体管联接在基准电源端子与第二控制节点之间，且第二晶体管包括联接到第一控制节点的栅电极，并且第三晶体管联接在第二控制节点与第一节点之间，且第三晶体管包括联接到第二控制端子的栅电极。
第一晶体管可包括彼此串联联接的第一子晶体管和第二子晶体管。第一子晶体管的一个电极和第二子晶体管的一个电极可联接到第二控制节点。
采样电路可响应于供给到第三控制端子的扫描起始信号而使第一节点放电。
采样电路还可包括第四晶体管，其中，第四晶体管联接在施加有第一电源的第一电源端子与第一节点之间，且第四晶体管包括联接到第三控制端子的栅电极。第一电源可具有比控制电压的电压电平低的电压电平。
可从多个级之中选择接收具有与第一选择信号的脉冲重叠的脉冲的前一级的进位信号的级。选择出的级可在施加第二选择信号的脉冲之后输出与感测时钟信号对应的感测信号。
级可响应于与前一级的进位信号对应的扫描起始信号而被初始化。
扫描驱动器还可包括反馈电路，其中，反馈电路配置成响应于第一节点的电压来将控制电压供给到第一输入电路和第二输入电路。
第一输入电路可包括第五晶体管和第六晶体管，其中，第五晶体管包括联接到第一输入端子的第一电极、联接到反馈节点的第二电极以及联接到第一输入端子的栅电极，并且第六晶体管包括联接到反馈节点的第一电极、联接到第一节点的第二电极以及联接到第一输入端子的栅电极。反馈电路可包括第七晶体管，其中，第七晶体管包括联接到基准电源端子的第一电极、联接到反馈节点的第二电极以及联接到第一节点的栅电极。
第二输入电路可响应于第二节点的电压来控制第一节点的电压。第二输入电路可包括第九晶体管、第十晶体管、第十一晶体管和第十二晶体管，其中，第九晶体管包括联接到第一节点的第一电极、联接到反馈节点的第二电极以及联接到第二输入端子的栅电极，第十晶体管包括联接到反馈节点的第一电极、联接到施加有第一电源的第一电源端子的第二电极以及联接到第二输入端子的栅电极，第十一晶体管包括联接到第一节点的第一电极、联接到反馈节点的第二电极以及联接到第二节点的栅电极，并且第十二晶体管包括联接到反馈节点的第一电极、联接到施加有第一电源的第一电源端子的第二电极以及联接到第二节点的栅电极。
扫描驱动器还可包括控制器，其中，控制器配置成将感测时钟信号供给到第二节点，并且配置成响应于第一节点的电压来使第二节点放电。
第一输入电路可包括第五晶体管和第六晶体管，其中，第五晶体管包括联接到基准电源端子的第一电极、联接到反馈节点的第二电极以及联接到第一输入端子的栅电极，并且第六晶体管包括联接到反馈节点的第一电极、联接到第一节点的第二电极以及联接到第一输入端子的栅电极。反馈电路可包括第七晶体管，其中，第七晶体管包括联接到基准电源端子的第一电极、联接到反馈节点的第二电极以及联接到第一节点的栅电极。
扫描驱动器还可包括反馈电路，其中，反馈电路配置成将第n扫描信号或第n感测信号供给到第一输入电路和第二输入电路。
根据本公开的实施方式，提供显示装置，该显示装置包括多个像素、扫描驱动器、数据驱动器和补偿器，其中，多个像素分别联接到扫描线、感测线、读出线和数据线，扫描驱动器包括配置成将扫描信号供给到扫描线并且将感测信号供给到感测线的多个级，数据驱动器配置成将数据信号供给到数据线，并且补偿器配置成基于从读出线提供的感测值来生成用于补偿像素的劣化的补偿值，其中，多个级之中的第n级(n是自然数)包括第一输入电路、第二输入电路、第一输出电路、第二输出电路和采样电路，其中，第一输入电路配置成响应于供给到第一输入端子的第n级的前一级的进位信号来控制第一节点的电压，第二输入电路配置成响应于供给到第二输入端子的第n级的下一级的进位信号来控制第一节点的电压，第一输出电路配置成响应于第一节点的电压来将与供给到第一时钟端子的进位时钟信号对应的第n进位信号输出到第一输出端子，第二输出电路配置成响应于第一节点的电压来将与供给到第二时钟端子的扫描时钟信号对应的第n扫描信号输出到第二输出端子并且响应于第一节点的电压来将与供给到第三时钟端子的感测时钟信号对应的第n感测信号输出到第三输出端子，并且采样电路配置成响应于供给到第一控制端子的第一选择信号来存储前一级的进位信号并且响应于供给到第二控制端子的第二选择信号和前一级的经存储的进位信号来将通过基准电源端子供给的控制电压供给到第一节点。
扫描驱动器还可包括虚设级，其中，虚设级配置成生成与扫描起始信号对应的基准进位信号，并且向多个级之中的第一级提供基准进位信号作为前一级的进位信号。虚设级可与扫描线和感测线电分离。
在第一周期中，数据信号可提供给数据线，并且第一选择信号可提供给级。在第二周期中，数据信号可不提供给数据线，并且第二选择信号可提供给级。
可从多个级之中选择接收具有与第一选择信号的脉冲重叠的脉冲的前一级的进位信号的级。当第二选择信号的脉冲被施加时，选择出的级可输出与感测时钟信号对应的感测信号。
采样电路可响应于供给到第三控制端子的扫描起始信号而使第一节点放电。
附图说明
现在将参照附图对示例性实施方式进行更加全面的描述，其中，在整个附图中相同的附图标记指示相同的元件。然而，本发明可以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达示例性实施方式的范围。相应地，对于本领域普通技术人员完整地理解本发明的方面和特征而言并不是必要的工艺、元件和技术可不被描述。
在附图中，为了清楚地示出，尺寸可被放大。应理解，当元件被称为在两个元件“之间”时，该元件可为两个元件之间的唯一元件，或者也可存在有一个或多个中间元件。在整个说明书中，相同的附图标记指示相同的元件。
图1是示出根据本公开的实施方式的显示装置的框图。
图2是示出包括在图1所示的显示装置中的像素的实例的电路图。
图3是示出包括在图1所示的显示装置中的扫描驱动器的实例的图。
图4是示出包括在图1所示的扫描驱动器中的级的实例的电路图。
图5是示出在图4所示的级中测量的信号的实例的波形图。
图6是示出在图4所示的级中测量的信号的实例的波形图。
图7是示出在图4所示的级中测量的信号的又一实例的波形图。
图8是示出包括在图4所示的级中的晶体管的电压-电流特性的图表。
图9是示出包括在图1所示的扫描驱动器中的级的实例的电路图。
图10是示出包括在图1所示的扫描驱动器中的级的实例的电路图。
具体实施方式
本公开的示例实施方式可以特定实例详细示出不同的变化和形状。然而，实例不限于某些形状和变化。例如，在一些实施方式中，等同材料可用作替代物。
与此同时，在下面的实施方式和附图中，可从描述中省略了与本公开不直接相关的元件，并且附图中的各个元件之间的尺寸关系可为了易于理解而被夸大，并且可未按实际比例绘制。应注意，在为每个附图的元件赋予附图标记时，即使在不同的附图中示出了相同的元件，相同的附图标记指示相同的元件。
应理解，尽管措辞“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些措辞限制。这些措辞仅用于将一个元件、部件、区、层或者部分与另一个元件、部件、区、层或者部分区分开。因此，下面所讨论的第一元件、部件、区域、层或者部分可被称为第二元件、部件、区域、层或者部分，而不背离本发明概念的精神和范围。
本文中所使用的术语是仅出于描述特定实施方式的目的，而不旨在对本发明概念的限制。除非上下文中另有明确指示，否则如本文中所使用的单数形式“一(a)”、“一个(an)”和“该(the)”也旨在包括复数形式。还应理解，当措辞“包括(comprise)”和/或“包括有(comprising)”在本说明书中使用时指示所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或添加。如本文中所使用的，措辞“和/或”包括相关所列项目中的一个或多个的任何和所有组合。此外，当描述本发明概念的实施方式时，“可(may)”的使用是指“本发明概念的一个或多个实施方式”。
如本文中所使用的，措辞“实质上(substantially)”、“约(about)”以及类似措辞用作近似的措辞而不是程度的措辞，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。
此外，本文中所列举的任何数值范围旨在包括归入所列举的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所列举的1.0的最小值与所列举的10.0的最大值之间的所有子范围(并且包括所列举的1.0的最小值和所列举的10.0的最大值)，即，具有大于或等于1.0的最小值和小于或等于10.0的最大值的所有子范围，例如，2.4至7.6。本文中所列举的任何最大数值限制旨在包括归入其中的所有更低数值限制，并且本说明书中所列举的任何最小数值限制旨在包括归入其中的所有更大数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地列举出归入本文中明确列举的范围内的任何子范围。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科技术语)具有与本公开所属技术领域的普通技术人员通常理解的含义相同的含义。还应理解，除非在本文中明确地这样定义，否则术语诸如常用词典中定义的那些术语应被解释为具有与它们在相关技术和/或说明书的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义来解释。
图1是示出根据本公开的实施方式的显示装置的框图。
参照图1，根据本公开的实施方式的显示装置10可包括时序控制器11、数据驱动器12、扫描驱动器(或栅极驱动器)13、传感器(或感测驱动器)14和像素单元(或显示面板)15。
时序控制器11可将灰度值(或灰度级值)、控制信号等提供给数据驱动器12。另外，时序控制器11可将时钟信号、控制信号等提供给扫描驱动器13。
数据驱动器12可通过使用从时序控制器11接收到的灰度值、控制信号等来生成待提供给数据线D1至Dq(q是正整数)的数据信号。例如，数据驱动器12可通过使用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据信号提供给数据线D1至Dq。
扫描驱动器13可通过从时序控制器11接收时钟信号、控制信号等来生成待提供给扫描线SC1至SCp的扫描信号(p是正整数)。例如，扫描驱动器13可将具有栅极导通电压的脉冲(例如，达到栅极导通电压电平或导通电压电平的脉冲)的扫描信号顺序地提供给扫描线SC1至SCp。例如，扫描驱动器13可通过根据时钟信号将栅极导通电压的脉冲顺序地传输到下一级的方式来生成扫描信号。例如，扫描驱动器13可配置成移位寄存器的形式。
另外，扫描驱动器13可生成待提供给感测线SS1至SSp的感测信号。例如，扫描驱动器13可将具有栅极导通电压的脉冲的感测信号顺序地提供给感测线SS1至SSp。例如，扫描驱动器13可通过根据时钟信号将栅极导通电压的脉冲顺序地传输到下一级的方式来生成感测信号。
然而，扫描驱动器13的上述操作与显示周期(例如，数据信号提供给数据线D1至Dq的有源周期或数据记录周期)中的操作相关联，并且感测周期(例如，消隐周期、垂直消隐周期或边沿周期)中的操作将在稍后参照图6进行描述。显示周期和感测周期可包括在一帧周期(或一帧)中。
传感器14可根据通过接收线R1至Rq接收到的电流或电压来测量像素的劣化信息。例如，像素的劣化信息可为驱动晶体管的迁移率信息、驱动晶体管的阈值电压信息、发光元件的劣化信息等。另外，传感器14可根据通过接收线R1至Rq接收到的电流或电压来测量与环境相应的像素的特征信息。例如，传感器14可测量根据温度或湿度而改变的像素的特征信息。
像素单元15可包括像素PXij(或多个像素)。像素PXij(i和j是正整数)可联接到对应的数据线(例如，Dj)、对应的扫描线(例如，SCi)、对应的感测线(例如，SSi)和对应的接收线(例如，Rj)。换言之，像素PXij可联接到第i扫描线SCi并且可联接到第j数据线Dj。
图2是示出包括在图1所示的显示装置中的像素的实例的电路图。
参照图2，像素PXij可包括开关元件M1、M2和M3、存储电容器Cst和发光元件LD。开关元件M1、M2和M3中的每个可用n型晶体管来实现。
第一开关元件(或驱动晶体管)M1可包括联接到第一电源VDD(或施加有第一电源VDD的第一电源线)的第一电极、联接到第二节点Nb的第二电极以及联接到第一节点Na的栅电极。
第二开关元件(或开关晶体管)M2可包括联接到数据线Dj的第一电极、联接到第一节点Na的第二电极以及联接到扫描线SCi的栅电极。
第三开关元件(或感测晶体管)M3可包括联接到接收线Rj的第一电极、联接到第二节点Nb的第二电极以及联接到感测线SSi的栅电极。
存储电容器Cst可联接在第一节点Na与第二节点Nb之间。
发光元件LD的阳极可联接到第二节点Nb，并且发光元件LD的阴极可联接到第二电源VSS(或施加有第二电源VSS的第二电源线)。发光元件LD可用有机发光二极管、无机发光二极管等配置。
在一帧周期期间的显示周期中，栅极导通电压(例如，栅极导通电压电平或导通电压电平)的脉冲可施加到扫描线SCi和感测线SSi。对应的数据信号可施加到数据线Dj，并且第一基准电压可施加到接收线Rj。第二开关元件M2和第三开关元件M3可被导通，并且存储电容器Cst可存储与数据信号与第一基准电压之间的差异对应的电压。随后，当第二开关元件M2和第三开关元件M3关断时，可与存储在存储电容器Cst中的电压对应地确定流过第一开关元件M1的驱动电流量，并且发光元件LD可与驱动电流量对应地发射光。
图3是示出包括在图1所示的显示装置中的扫描驱动器的实例的图。
参照图3，扫描驱动器13可包括多个级ST1、ST2和ST3。另外，扫描驱动器13还可包括虚设级ST0。
虚设级ST0和级ST1、ST2和ST3上可施加有时钟信号CLKs、第一信号(或第一选择信号)S1、第二信号(或第二选择信号)S2、控制电压Von(例如，栅极导通电压Von或高电压)、第一电源Vss1(例如，栅极关断电压或第一低电压)和第二电源(或第二低压)Vss2。时钟信号CLKs、第一信号S1和第二信号S2可包括在控制信号中，并且可从时序控制器11提供。控制电压Von、第一电源Vss1和第二电源Vss2可从时序控制器11、数据驱动器12或单独的电源提供。
时钟信号CLKs可包括第一时钟信号(或进位时钟信号)CR_CK、第二时钟信号(或扫描时钟信号)SC_CK和第三时钟信号(或感测时钟信号)SS_CK。
第一时钟信号CR_CK、第二时钟信号SC_CK和第三时钟信号SS_CK中的每个可设置为逻辑高电平和逻辑低电平交替地重复的方波信号。逻辑高电平可对应于栅极导通电压，并且逻辑低电平可对应于栅极关断电压。例如，逻辑高电平可为约10V至约30V的电压值，并且逻辑低电平可为约-16V至约-3V的电压值。
在实施方式中，时钟信号CLKs可提供给奇数级ST1和ST3，并且反相时钟信号可提供给偶数级ST2(和虚设级ST0)。反相时钟信号的周期可等于时钟信号CLKs的周期。反相时钟信号可具有相对于时钟信号CLKs的相位反相的相位，或者具有相对于时钟信号CLKs的相位延迟半个周期的相位。在实施方式中，反相时钟信号可提供给奇数级ST1和ST3，并且时钟信号CLKs可提供给偶数级ST2(和虚设级ST0)。
第一信号S1和第二信号S2中的每个可包括具有逻辑高电平的脉冲。第一信号S1和第二信号S2可用于选择级ST1、ST2和ST3中的一个。稍后将参照图6对通过使用第一信号S1和第二信号S2来选择级ST1、ST2和ST3中的一个的配置进行描述。
控制电压Von可对应于栅极导通电压，并且第一电源Vss1和第二电源Vss2中的每个可对应于栅极关断电压。例如，控制电压Von可具有约10V至约30V的电压值。在实施方式中，第一电源Vss1和第二电源Vss2可为相同的(例如，第一电源Vss1和第二电源Vss2可具有相同的电压电平)。在其他实施方式中，第二电源Vss2可具有比第一电源Vss1的电压电平低(或小)的电压电平。例如，第一电源Vss1可设置在约-14V至约-1V的范围内，并且第二电源Vss2可设置在约-16V至约-3V的范围内。
虚设级ST0可响应于扫描起始信号(或起始脉冲)STVP而生成基准进位信号CR[0]，并且将基准进位信号CR[0]提供给第一级ST1。扫描起始信号STVP可包括在控制信号中，并且可从时序控制器11提供。虚设级ST0不联接到扫描线和感测线，并且可与扫描线和感测线电分离(例如，电隔离)。
级ST1、ST2和ST3可分别响应于从前一级提供的进位信号而输出扫描信号SC[1]、SC[2]和SC[3]和进位信号CR[1]，CR[2]和CR[3]。例如，第一级ST1可响应于基准进位信号CR[0]而将第一扫描信号SC[1]输出到第一扫描线SC1，并且将第一进位信号CR[1]输出到第二级ST2。第一进位信号CR[1]也可提供给虚设级ST0。相似地，第二级ST2可响应于第一进位信号CR[1]而将第二扫描信号SC[2]输出到第二扫描线SC2，并且将第二进位信号CR[2]提供给第三级ST3和第一级ST1。即，第n(n是正整数)级可响应于第(n-1)进位信号而将第n扫描信号输出到第n扫描线，并且将第n进位信号提供给第(n+1)级和第(n-1)级。
图4是示出包括在图1所示的扫描驱动器中的级的实例的电路图。图3中所示的第一级ST1至第三级ST3(和虚设级ST0)彼此实质上相似，级ST将描述为包括第一级ST1至第三级ST3。
参照图4，级ST可包括第一时钟端子IN_CK1、第二时钟端子IN_CK2、第三时钟端子IN_CK3、第一输入端子IN1、第二输入端子IN2、第一控制端子IN_S1、第二控制端子IN_S2、第三控制端子IN_S3、基准电源端子IN_V0、第一电源端子IN_V1、第二电源端子IN_V2、第一输出端子OUT1、第二输出端子OUT2和第三输出端子OUT3。
第一时钟信号(或进位时钟信号)CR_CK可提供给第一时钟端子IN_CK1，第二时钟信号(或扫描时钟信号)SC_CK可提供给第二时钟端子IN_CK2，并且第三时钟信号(或感测时钟信号)SS_CK可提供给第三时钟端子IN_CK3。
前一级的进位信号(即，前一级进位信号CR[N-1])可提供给第一输入端子IN1，下一级进位信号(即，下一级的进位信号CR[N]+1])可提供给第二输入端子IN2，并且扫描起始信号(或起始脉冲)STVP可提供给第三控制端子IN_S3。
第一信号(或第一选择信号)S1可提供给第一控制端子IN_S1，并且第二信号(或第二选择信号)S2可提供给第二控制端子IN_S2。
控制电压(或栅极导通电压)Von可提供给基准电源端子IN_V0，第一电源Vss1可施加到第一电源端子IN_V1，并且第二电源Vss2可施加到第二电源端子IN_V2。
进位信号CR[N]可通过第一输出端子OUT1输出，扫描信号SC[N]可通过第二输出端子OUT2输出，并且感测信号SS[N]可通过第三输出端子OUT3输出。
级ST可包括第一子级SST1至第五子级SST5。第一子级SST1至第五子级SST5可包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4-1和T4-2、第一辅助晶体管T1-1、第二辅助晶体管T2-1和第三辅助晶体管T3-1、第七晶体管T7、第八晶体管T8、第九晶体管T9-1和T9-2、第十晶体管T10-1和T10-2、第十一晶体管T11、第十二晶体管T12和第十三晶体管TT13、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17、第十八晶体管T18-1和T18-2、第十九晶体管T19-1和T19-2、第二十晶体管T20和第二十一晶体管T21、以及第一电容器C1、第二电容器C2和第三电容器C3。晶体管中的每个可为氧化物半导体晶体管或n型晶体管。
第一子级(或采样单元、采样电路)SST1可响应于供给到第一控制端子IN_S1的第一信号(或第一控制信号)S1而存储前一级的进位信号(即，前一级进位信号CR[N-1])，并且响应于供给到第二控制端子IN_S2的第二信号(或第二选择信号)S2和存储的前一级进位信号CR[N-1]而将通过基准电源端子IN_V0供给的控制电压Von供给到第一节点N_Q。另外，第一子级SST1可响应于供给到第三控制端子IN_S3的扫描起始信号STVP而使第一节点N_Q放电。
第一子级SST1可包括第十八晶体管T18-1和T18-2、第十九晶体管T19-1和T19-2、第二十晶体管T20、第二十一晶体管T21和第三电容器C3。第十八晶体管T18-1和T18-2可用包括第(18-1)晶体管T18-1和第(18-2)晶体管T18-2的双栅晶体管来实现，并且第十九晶体管T19-1和T19-2可用包括第(19-1)晶体管T19-1和第(19-2)晶体管T19-2的双栅晶体管来实现。
第(18-1)晶体管T18-1和第(18-2)晶体管T18-2可电联接在第一节点N_Q与第二电源端子IN_V2之间。第(18-1)晶体管T18-1可包括联接到第一节点N_Q的第一电极、联接到第三节点(或反馈节点)N_FB的第二电极以及联接到第三控制端子IN_S3的栅电极。第(18-2)晶体管T18-2可包括联接到第三节点N_FB的第一电极、联接到施加有第二电源Vss2的第二电源端子IN_V2的第二电极以及联接到第三控制端子IN_S3的栅电极。
响应于扫描起始信号STVP，第(18-1)晶体管T18-1和第(18-2)晶体管T18-2可通过使用第二电源Vss2使第一节点N_Q放电或下拉。
第(19-1)晶体管T19-1和第(19-2)晶体管T19-2可联接在第一输入端子IN1与第一控制节点N_S之间。第(19-1)晶体管T19-1可包括联接到第一输入端子IN1的第一电极、联接到第二控制节点N_SF的第二电极以及联接到第一控制端子IN_S1的栅电极。第(19-2)晶体管T19-2可包括联接到第二控制节点N_SF的第一电极、联接到第一控制节点N_S的第二电极、以及联接到第一控制端子IN_S1的栅电极。
第(19-1)晶体管T19-1和第(19-2)晶体管T19-2可响应于第一信号S1将前一级进位信号CR[N-1]传输到第一控制节点N_S。
第三电容器C3可联接在基准电源端子IN_V0与第一控制节点N_S之间。第三电容器C3可由通过第(19-1)晶体管T19-1和第(19-2)晶体管T19-2传输的前一级进位信号CR[N-1]充电或存储前一级进位信号CR[N-1]。
第二十晶体管T20可包括联接到基准电源端子IN_V0的第一电极、联接到第二控制节点N_SF的第二电极以及联接到第一控制节点N_S的栅电极。第二十晶体管T20可响应于第一控制节点N_S的电压(例如，前一级进位信号CR[N-1])将控制电压Von传输到第二控制节点N_SF。
第二十一晶体管T21可包括联接到第二控制节点N_SF的第一电极、联接到第一节点N_Q的第二电极以及联接到第二控制端子IN_S2的栅电极。第二十一晶体管T21可响应于第二信号S2来传输第二控制节点N_SF的电压(例如，控制电压Von)。
在实施方式中，在显示周期(或数据写入周期)期间，在栅极导通电压的前一级进位信号CR[N-1]和栅极导通电压的第一信号S1彼此重叠的周期中，第一子级SST1可在通过使用前一级进位信号CR[N-1]对第三电容器C3进行充电的同时导通第二十晶体管T20。此外，当在消隐周期(或感测周期)中施加栅极导通电压的第二信号S2时，第一子级SST1可通过第二十晶体管T20和第二十一晶体管T21将控制电压Von传输到第一节点N_Q。换言之，第一节点N_Q可被充电。
第二子级(或充电器或第一输入单元或第一输入电路)SST2可响应于前一级的进位信号(即，供给到第一输入端子IN1的前一级进位信号CR[N-1])来控制第一节点N_Q的电压。
第二子级SST2可包括第四晶体管T4-1和T4-2。第四晶体管T4-1和T4-2可用包括第(4-1)晶体管T4-1和第(4-2)晶体管T4-2的双栅晶体管来实现。
第(4-1)晶体管T4-1和第(4-2)晶体管T4-2可联接在第一输入端子IN1与第一节点N_Q之间。第(4-1)晶体管T4-1可包括联接到第一输入端子IN1的第一电极、联接到第三节点N_FB的第二电极以及联接到第一输入端子IN1的栅电极。第(4-2)晶体管T4-2可包括联接到第三节点N_FB的第一电极、联接到第一节点N_Q的第二电极以及联接到第一输入端子IN1的栅电极。
第二子级SST2(或第四晶体管T4-1和T4-2)可通过接收前一级进位信号CR[N-1]来对第一节点N_Q进行充电。
第三子级SST3(或稳定器或第二输入单元或第二输入电路)可响应于下一级的进位信号(即，供给到第二输入端子IN2的下一级进位信号CR[N+1])来控制第一节点N_Q的电压。
第三子级SST3可包括第九晶体管T9-1和T9-2以及第十晶体管T10-1和T10-2。第九晶体管T9-1和T9-2可用包括第(9-1)晶体管T9-1和第(9-2)晶体管T9-2的双栅晶体管来实现，并且第十晶体管T10-1和T10-2可用包括第(10-1)晶体管T10-1和第(10-2)晶体管T10-2的双栅晶体管来实现。
第九晶体管T9-1和T9-2以及第十晶体管T10-1和T10-2可联接在第一节点N_Q与第二电源端子IN_V2之间。
第(9-1)晶体管T9-1可包括联接到第一节点N_Q的第一电极、联接到第三节点N_FB的第二电极以及联接到第二输入端子IN2的栅电极。第(9-2)晶体管T9-2可包括联接到第三节点N_FB的第一电极、联接到第二电源端子IN_V2的第二电极以及联接到第二输入端子IN2的栅电极。
相似地，第(10-1)晶体管T10-1可包括联接到第一节点N_Q的第一电极、联接到第三节点N_FB的第二电极以及联接到第二节点N_QB的栅电极。第(10-2)晶体管T10-2可包括联接到第三节点N_FB的第一电极、联接到第二电源端子IN_V2的第二电极以及联接到第二节点N_QB的栅电极。
响应于下一级进位信号CR[N+1]，第(9-1)晶体管T9-1和第(9-2)晶体管T9-2可使用第二电源Vss2使第一节点N_Q放电或下拉。相似地，第(10-1)晶体管T10-1和第(10-2)晶体管T10-2可响应于第二节点N_QB的电压使第一节点N_Q放电。
即，第三子级SST3可响应于下一级进位信号CR[N+1]和第二节点N_QB的电压来使第一节点N_Q放电。
第四子级(或反馈单元或反馈电路)SST4可响应于第一节点N_Q的电压将控制电压Von供给到第二子级SST2和第三子级SST3。
第四子级SST4可包括第十六晶体管T16。
第十六晶体管T16可包括联接到基准电源端子IN_V0的第一电极、联接到第三节点N_FB的第二电极以及联接到第一节点N_Q的栅电极。
当第一节点N_Q被充电时，第四子级SST4(或第十六晶体管T16)可用控制电压Von对第三节点N_FB进行充电。
第五子级(或逆变器或控制器)SST5将第三时钟信号(或感测时钟信号)SS_CK供给到第二节点N_QB，并且可响应于第一节点N_Q的电压使第二节点N_QB放电。
第五子级SST5可包括第七晶体管T7、第八晶体管T8、第十二晶体管T12和第十三晶体管T13。
第七晶体管T7可包括联接到第三时钟端子IN_CK3的第一电极、联接到第二节点N_QB的第二电极以及联接到第四节点N_C的栅电极。
第八晶体管T8可包括联接到第二节点N_QB的第一电极、联接到第二电源端子IN_V2的第二电极以及联接到第一节点N_Q的栅电极。
第十二晶体管T12可包括联接到第三时钟端子IN_CK3的第一电极、联接到第四节点N_C的第二电极以及联接到第三时钟端子IN_CK3的栅电极。
第十三晶体管T13可包括联接到第四节点N_C的第一电极、联接到第一电源端子IN_V1的第二电极以及联接到第一节点N_Q的栅电极。
第五子级SST5将与第三时钟信号SS_CK同步的信号提供给第二节点N_QB，并且当第一节点N_Q的电压足够高于第一电源Vss1的电压电平时，可使第二节点N_QB放电。
第六子级(或第一输出单元或第一输出电路)SST6可响应于第一节点N_Q的电压而将与供给到第一时钟端子IN_CK1的第一时钟信号(或进位时钟信号)CR_CK对应的进位信号CR[N]输出到第一输出端子OUT1。
第六子级SST6可包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第一电容器C1。此外，第六子级SST6还可包括第一辅助晶体管T1-1、第二辅助晶体管T2-1、第三辅助晶体管T3-1和第二电容器C2。
第一晶体管T1可包括联接到第三时钟端子IN_CK3的第一电极、联接到第三输出端子OUT3的第二电极以及联接到第一节点N_Q的栅电极。
第二晶体管T2可包括联接到第三输出端子OUT3的第一电极、联接到第一电源端子IN_V1的第二电极以及联接到第二输入端子IN2的栅电极。
第三晶体管T3可包括联接到第三输出端子OUT3的第一电极、联接到第一电源端子IN_V1的第二电极以及联接到第二节点N_QB的栅电极。
第一电容器C1可联接在第一节点N_Q与第三输出端子OUT3之间。
第一电容器C1可存储通过第二子级SST2和第四子级SST4传输的控制电压Von。当第一节点N_Q被充电时，第一晶体管T1可将第三时钟信号SS_CK传输到第三输出端子OUT3。可作为感测信号SS[N]输出第三时钟信号SS_CK。
第二晶体管T2可响应于下一级进位信号CR[N+1]而放电或下拉第三输出端子OUT3的输出，并且第三晶体管T3可响应于第二节点N_QB的电压而放电或下拉第三输出端子OUT3的输出。
即，第六子级SST6可响应于第一节点N_Q的电压而作为感测信号SS[N]输出第三时钟信号SS_CK，并且可响应于下一级进位信号CR[N+1]和第二节点N_QB的电压而下拉感测信号SS[N]。
第一辅助晶体管T1-1可包括联接到第二时钟端子IN_CK2的第一电极、联接到第二输出端子OUT2的第二电极以及联接到第一节点N_Q的栅电极。
第二辅助晶体管T2-1可包括联接到第二输出端子OUT2的第一电极、联接到第一电源端子IN_V1的第二电极以及联接到第二输入端子IN2的栅电极。
第三辅助晶体管T3-1可包括联接到第二输出端子OUT2的第一电极、联接到第一电源端子IN_V1的第二电极以及联接到第二节点N_QB的栅电极。
第二电容器C2可联接在第一节点N_Q与第二输出端子OUT2之间。
第二电容器C2可存储通过第二子级SST2和第四子级SST4传输的控制电压Von。当第一节点N_Q被充电时，第一辅助晶体管T1-1可将第二时钟信号SC_CK传输到第二输出端子OUT2。可作为扫描信号SC[N]输出第二时钟信号SC_CK。
第二辅助晶体管T2-1可响应于下一级进位信号CR[N+1]而放电或下拉第二输出端子OUT2的输出，并且第三辅助晶体管T3-1可响应于第二节点N_QB的电压而放电或下拉第二输出端子OUT2的输出。
即，第六子级SST6可响应于第一节点N_Q的电压而作为扫描信号SC[N]输出第二时钟信号SC_CK，并且响应于下一级进位信号CR[N+1]和第二节点N_QB的电压而下拉扫描信号SC[N]。
第七子级(或第二输出单元或第二输出电路)SST7可响应于第一节点N_Q的电压而将与供给到第二时钟端子IN_CK2的第二时钟信号(或扫描时钟信号)SC_CK对应的扫描信号SC[N]输出到第二输出端子OUT2，并且响应于第一节点N_Q的电压而将与供给到第三时钟端子IN_CK3的第三时钟信号SS_CK(或感测时钟信号)对应的感测信号SS[N]输出到第三输出端子OUT3。
第七子级SST7可包括第十一晶体管T11、第十五晶体管T15和第十七晶体管T17。
第十一晶体管T11可包括联接到第一输出端子OUT1的第一电极、联接到第二电源端子IN_V2的第二电极以及联接到第二节点N_QB的栅电极。
第十五晶体管T15可包括联接到第一时钟端子IN_CK1的第一电极、联接到第一输出端子OUT1的第二电极以及联接到第一节点N_Q的栅电极。
第十七晶体管T17可包括联接到第一输出端子OUT1的第一电极、联接到第二电源端子IN_V2的第二电极以及联接到第二输入端子IN2的栅电极。
当第一节点N_Q被充电时，第十五晶体管T15可将第一时钟信号CR_CK传输到第三输出端子OUT3，并可作为进位信号CR[N]输出第一时钟信号CR_CK。
第十一晶体管T11可响应于第二节点N_QB的电压而放电或下拉第二输出端子OUT2的输出，并且第十七晶体管T17可响应于下一级进位信号CR[N+1]而放电或下拉第二输出端子OUT2的输出。
即，第七子级SST7可响应于第一节点N_Q的电压而作为进位信号CR[N]输出第一时钟信号CR_CK，并且可响应于下一级进位信号CR[N+1]和第二节点N_QB的电压而下拉进位信号CR[N]。
图5是示出在图4所示的级中测量的信号的实例的波形图。一帧周期可包括将数据信号提供给数据线或显示图像的显示周期(或有源周期)以及位于显示周期与相邻的显示周期之间的感测周期(例如，垂直消隐周期或不向数据线提供任何有效数据信号的周期)。在图5中示出了在显示周期***作的级中测量到的信号。
参照图4至图5，第一信号S1、第二信号S2和扫描起始信号STVP中的每个可具有栅极关断电压(或逻辑低电平)。例如，栅极关断电压可等于参照图4描述的第一电源Vss1的电压电平或第二电源Vss2的电压电平。
控制电压Von可等于栅极导通电压Von。
第一时钟信号CR_CK、第二时钟信号SC_CK和第三时钟信号SS_CK中的每个可重复地具有逻辑高电平和逻辑低电平。换言之，第一时钟信号CR_CK、第二时钟信号SC_CK和第三时钟信号SS_CK可各自在逻辑高电平与逻辑低电平之间交替。
在第一时间t1处，第三时钟信号SS_CK可从栅极关断电压改变为栅极导通电压Von。在第一时间t1与第二时间t2之间的第一周期P1中，第三时钟信号SS_CK可保持栅极导通电压Von。
第五子级SST5可将栅极导通电压Von的第三时钟信号SS_CK传输到第二节点N_QB。当第十二晶体管T12导通时，第四节点N_C的电压可上升。第七晶体管T7可响应于第四节点N_C的电压而被导通。第二节点N_QB的电压(即，第二节点电压V_QB)可上升到栅极导通电压Von。
在第二时间t2处，第三时钟信号SS_CK可改变为栅极关断电压。
在第二时间t2与第三时间t3之间的第二周期P2期间，前一级进位信号CR[N-1]可从栅极关断电压改变为栅极导通电压Von，并且保持栅极导通电压Von。
第二子级SST2可通过接收前一级进位信号CR[N-1]来对第一节点N_Q和第三节点N_FB进行充电。第四晶体管T4-1和T4-2可响应于栅极导通电压Von的前一级进位信号CR[N-1]而被导通，并且栅极导通电压Von的前一级进位信号CR[N-1]可传输到第一节点N_Q和第三节点N_FB。第一节点N_Q的电压(即，第一节点电压V_Q)可上升，并且第三节点N_FB的电压(即，第三节点电压V_FB)可上升。第一节点电压V_Q和第三节点电压V_FB中的每个可上升到栅极导通电压Von。
与此同时，第五子级SST5的第八晶体管T8可响应于第一节点电压V_Q而被导通。第二节点N_QB可被放电或下拉到第二电源Vss2。第二节点电压V_QB可改变为栅极关断电压。
另外，第六子级SST6的第一晶体管T1、第一辅助晶体管T1-1和第十五晶体管T15中的每个可被导通。然而，在第二周期P2期间，第三时钟信号SS_CK、第二时钟信号SC_CK和第一时钟信号CR_CK中的每个具有栅极关断电压。因此，扫描信号SC[N]、感测信号SS[N]和进位信号CR[N]中的每个可具有栅极关断电压。
在第三时间t3处，第一时钟信号CR_CK、第二时钟信号SC_CK和第三时钟信号SS_CK中的每个可改变为栅极导通电压Von。另外，在第三时间t3与第四时间t4之间的第三周期P3期间，第一时钟信号CR_CK、第二时钟信号SC_CK和第三时钟信号SS_CK中的每个可保持栅极导通电压Von。
第六子级SST6的第一晶体管T1和第一辅助晶体管T1-1以及第七子级SST7的第十五晶体管T15中的每个保持导通状态。因此，扫描信号SC[N]、感测信号SS[N]和进位信号CR[N]中的每个可根据第三时钟信号SS_CK、第二时钟信号SC_CK和第一时钟信号CR_CK而具有栅极导通电压Von。
与此同时，由于第六子级SST6的第一电容器C1和第二电容器C2的电容性耦合(或电容性升压)，第一节点电压V_Q可上升到比栅极导通电压Von大的电压电平(例如，Von+ΔV)。
第(4-2)晶体管T4-2、第(9-1)晶体管T9-1、第(10-1)晶体管T10-1和第(18-1)晶体管T18-1中的每个的栅-源电压(例如，Vgs)可等于第二电源Vss2的电压电平与栅极导通电压Von之间的差异(即，Vss2-Von)。因此，从第一节点N_Q通过第(4-2)晶体管T4-2、第(9-1)晶体管T9-1、第(10-1)晶体管T10-1和第(18-1)晶体管T18-1泄漏的电流非常小，并且相应地，可不用考虑漏电流。
在第四时间t4处，下一级进位信号CR[N+1]可从栅极关断电压改变为栅极导通电压Von。在第四时间t4与第五时间t5之间的第四周期P4期间，下一级进位信号CR[N+1]可保持栅极导通电压Von。
第六子级SST6和第七子级SST7可响应于栅极导通电压Von的下一级进位信号CR[N+1]而下拉扫描信号SC[N]、感测信号SS[N]和进位信号CR[N]中的每个。第六子级SST6的第二晶体管T2和第二辅助晶体管T2-1以及第七子级SST7的第十七晶体管T17中的每个可响应于栅极导通电压Von的下一级进位信号CR[N+1]而被导通，并且扫描信号SC[N]、感测信号SS[N]和进位信号CR[N]可改变为第一电源Vss1(即，栅极关断电压)。
另外，第三子级SST3可响应于栅极导通电压Von的下一级进位信号CR[N+1]而使第一节点N_Q放电。第三子级SST3的第九晶体管T9-1和T9-2可响应于栅极导通电压Von的下一级进位信号CR[N+1]而被导通，并且第一节点电压V_Q可改变为第二电源Vss2(即，栅极关断电压)。
在第五时间t5处，第三时钟信号SS_CK可从栅极关断电压改变为栅极导通电压Von。
在第五时间t5与第六时间t6之间的第五周期P5中的级ST的操作可与第一周期P1中的级ST的操作实质上相似。因此，将不再重复冗余描述。
图6是示出在图4所示的级中测量的信号的实例的波形图。
参照图4至图6，显示周期P_SCAN中的级ST的操作与参照图5描述的级ST的操作实质上相似，并因此将不重复冗余描述。
如图6中所示，在第一时间t1与第二时间t2之间的第一子周期PS1期间，第一信号(或第一控制信号)可具有栅极导通电压。
接收具有与第一信号S1的脉冲(即，栅极导通电压的脉冲)重叠的脉冲的前一级进位信号CR[N-1](即，前一级的进位信号)的级可选自级ST1、ST2和ST3(参见图3)之中。即，接收与第一信号S1重叠的前一级进位信号CR[N-1]的级可被选择。
在选择出的级中，第(19-1)晶体管T19-1和第(19-2)晶体管T19-2可响应于栅极导通电压的第一信号S1而被导通。第一控制节点N_S可由栅极导通电压的前一级进位信号CR[N-1]来进行充电。第一控制节点N_S的电压(即，第一控制节点电压V_S)可上升到栅极导通电压。第一控制节点电压V_S可通过第三电容器C3保持为栅极导通电压。
消隐周期(或感测周期)P_BLANK可包括第二子周期PS2、第三子周期PS3和第四子周期PS4。
在第三时间t3与第四时间t4之间的第二子周期PS2期间，第二信号(或第二控制信号)S2可具有栅极导通电压。
在选择出的级中，第二十一晶体管T21可响应于栅极导通电压的第二信号S2而被导通。与此同时，第二十晶体管T20的导通状态可通过第一控制节点电压V_S来保持。因此，控制电压Von可提供给第一节点N_Q。第一节点N_Q可用控制电压Von进行充电。第一节点N_Q的电压(即，第一节点电压V_Q)可上升到栅极导通电压。
在选择出的级中，第一晶体管T1、第一辅助晶体管T1-1和第十五晶体管T15中的每个可响应于第一节点电压V_Q而被导通。
然而，第一时钟信号CR_CK、第二时钟信号SC_CK和第三时钟信号SS_CK中的每个可保持栅极关断电压，并且相应地，各自具有栅极关断电压的进位信号CR[N]、扫描信号SC[N]和感测信号SS[N]可被输出。
随后，在第五时间t5与第六时间t6之间的第三子周期PS3期间，第二时钟信号SC_CK可具有栅极导通电压。因为第一辅助晶体管T1-1保持导通状态，因此可通过第二输出端子OUT2输出与栅极导通电压的第二时钟信号SC_CK对应的扫描信号SC[N]。
相似地，第三时钟信号SS_CK可具有栅极导通电压。因为第一晶体管T1保持导通状态，因此可通过第三输出端子OUT3输出与栅极导通电压的第三时钟信号SS_CK对应的感测信号SS[N]。
也就是说，在施加第二信号S2(即，栅极导通电压的脉冲)之后，选择出的级可输出与第二时钟信号SC_CK对应的扫描信号SC[N]，并且输出与第三时钟信号SS_CK对应的感测信号SS[N]。
由于第一电容器C1和第二电容器C2的电容性耦合，第一节点电压V_Q可上升到比栅极导通电压大的电压电平(例如，Von+ΔV(参见图4))。
第(4-2)晶体管T4-2、第(9-1)晶体管T9-1、第(10-1)晶体管T10-1和第(18-1)晶体管T18-1中的每个的栅-源电压(例如，Vgs)可等于第二电源Vss2的电压电平与栅极导通电压Von之间的差异(即，Vss2-Von)。因此，从第一节点N_Q通过第(4-2)晶体管T4-2、第(9-1)晶体管T9-1、第(10-1)晶体管T10-1和第(18-1)晶体管T18-1泄漏的电流非常小，并且相应地，可忽略(或不考虑)漏电流。
与此同时，第一时钟信号CR_CK保持栅极关断电压。相应地，可输出具有栅极关断电压的进位信号CR[N]，或者可不输出任何有效(或有源)进位信号CR[N]。
随后，在第七时间t7与第八时间t8之间的第四子周期PS4中，扫描起始信号STVP可具有栅极导通电压。
在选择的级中，第(18-1)晶体管T18-1和第(18-2)晶体管T18-2可响应于栅极导通电压的扫描起始信号STVP而被导通，并且第一节点N_Q可放电到第二电源Vss2。相应地，第一节点电压V_Q可被下拉或放电到栅极关断电压。
如参照图3至图6所描述的，根据本公开的实施方式的扫描驱动器13(和显示装置10)包括各自输出进位信号、扫描信号和感测信号的多个级ST1、ST2和ST3，并且多个级ST1、ST2和ST3中的每个可包括响应于第一信号S1而存储前一级进位信号CR[N-1]的第一子级(或采样单元或采样电路)SST1。因此，仅选择接收与第一信号S1重叠的前一级进位信号CR[N-1](例如，栅极导通电压的前一级进位信号CR[N-1])的级，并且在消隐周期P_BLANK中，通过选择出的级输出扫描信号SC[N]和感测信号SS[N]。
图7是示出在图4所示的级中测量的信号的实例的波形图。在图7中示出了图4所示的级中的第一控制节点N_S的电压(即，第一控制节点电压V_S)、第二控制节点N_SF的电压(即，第二控制节点电压V_SF)、第一节点N_Q的电压(即，第一节点电压V_Q)和第二节点N_QB的电压(第二节点电压V_QB)。
参照图4、图6和图7，第一时间t1与第二时间t2之间的周期中的级ST的操作可与参照图6述的第一子周期PS1中的级ST的操作实质上相似。另外，第三时间t3与第四时间t4之间的周期中的级ST的操作可与参照图6描述的第二子周期PS2中的级ST的操作实质上一致。因此，将不再重复冗余描述。
在第一时间t1与第二时间t2之间的周期期间，第一信号(或第一控制信号)S1可具有栅极导通电压。
从多个级ST1、ST2和ST3(参见图3)之中可选择接收与第一信号S1重叠的前一级进位信号CR[N-1]的级。
在选择出的级中，第(19-1)晶体管T19-1和第(19-2)晶体管T19-2可响应于栅极导通电压的第一信号S1而被导通。第一控制节点N_S可由栅极导通电压的前一级进位信号CR[N-1]来进行充电。第一控制节点N_S的电压(即，第一控制节点电压V_S)可上升到栅极导通电压。第一控制节点电压V_S可通过第三电容器C3保持为栅极导通电压。
与此同时，为了在消隐周期P_BLANK(或感测周期)中使选择出的级响应于栅极导通电压的第二信号(或第二控制信号)S2而正常地进行操作，在第二时间t2与第三时间t3之间的保持周期P_HOLD期间，第一控制节点电压V_S被保持为栅极导通电压，并应防止或减少漏电流。例如，当以60Hz驱动扫描驱动器13(或显示装置10)(参见图1)时，保持周期P_HOLD可为约16ms。
如参照图4所描述的，在根据本公开的实施方式的级ST中，第(19-2)晶体管T19-2的第一电极可联接到第二控制节点N_SF，并且第二十晶体管T20的第二电极可联接到第二控制节点N_SF。
在保持周期P_HOLD中，第二十晶体管T20响应于栅极导通电压的第一控制节点电压V_S而保持导通状态，并因此第二控制节点电压V_SF可等于控制电压Von(或栅极导通电压)。第(19-2)晶体管T19-2的栅-源电压可等于第一信号S1与第二控制节点电压V_SF之间的差异。例如，栅极关断电压的第一信号S1可在约-16V至约-3V的范围内。当第二控制节点电压V_SF在约10V至约30V的范围内时，第(19-2)晶体管T19-2的栅-源电压可为约-30V或更小(即，Vss2-Von)。
因此，在保持周期P_HOLD期间，进一步减小流过第(19-2)晶体管T19-2的电流(或漏电流)，或者防止或减少第一控制节点N_S的电流泄漏。相应地，第一控制节点电压V_S可被稳定地保持为栅极导通电压。
将参照图8对第(19-2)晶体管T19-2的漏电流进行描述。
图8是示出包括在图4所示的级中的晶体管的电压-电流特性的图表。
参照图8，第一曲线CURVE1表示根据包括在级ST中的晶体管的栅-源电压Vgs的流过晶体管的电流Ids。晶体管可为氧化物半导体晶体管。
当栅-源电压Vgs为0V(即，第一点PT1)时，电流Ids理想地为0，但是实际上可为约1.E-08A(即，1nA至10nA)。即，当栅-源电压Vgs为0V时，可能存在漏电流。
随着栅-源电压Vgs在负方向上增加，电流Ids可进一步减小。
当栅-源电压Vgs为约-30V(即，在第二点PT2处)时，电流Ids可为约1.E-14A(即，10fA)，并且为栅-源电压Vgs为0V时的约1/100000。
与此同时，尽管在图8中示出了当电流Ids为约1.E-14A(即，10fA)时电流Ids饱和的情况，但是这是由于测量仪器的性能极限所致。随着栅-源电压Vgs在负方向上增加，电流Ids(或漏电流)可进一步减小。
返回参照图4和图7，在第三时间t3与第四时间t4之间的周期期间，第二节点电压V_QB可保持为栅极关断电压。
如参照图4所描述，第五子级SST5可与第三时钟信号(或感测时钟信号)SS_CK同步地进行操作，并且通过使用栅极关断电压的第三时钟信号SS_CK将第二节点N_QB保持为具有栅极关断电压。即，第二节点N_QB可使用第三时钟信号SS_CK来控制。因此，不需要在消隐周期P_BLANK中控制第二节点电压V_QB的单独的电路配置，并且允许级ST在消隐周期P_BLANK中进行操作的第一子级SST1(或采样电路)的面积可被相对减少。
如参照图7至图8所描述，级ST(或第一子级(或采样电路)SST1)将前一级进位信号CR[N-1]存储在第一控制节点N_S中，并且可通过将晶体管(例如，第(19-2)晶体管T19-2)的与第一控制节点N_S联接的第二电极联接到第二控制节点N_SF来施加栅极导通电压。因此，在保持周期P_HOLD期间，通过对应的晶体管的第一控制节点N_S的漏电流被防止或减少，并且包括级ST的扫描驱动器13和显示装置10可更稳定地执行选择性扫描/感测操作。
图9是示出包括在图1所示的扫描驱动器中的级的实例的电路图。在图9中示出了与图4所示的级ST对应的级ST-1。
参照图4和图9，除了第二子级SST2的第(4-1)晶体管T4-1的联接配置以外，图9中所示的级ST-1可与图4所示的级ST实质上相似。因此，将不再重复冗余描述。
第(4-1)晶体管T4-1可包括联接到基准电源端子IN_V0的第一电极、联接到第三节点N_FB的第二电极以及联接到第一输入端子IN1的栅电极。
相应地，第二子级SST2(或第四晶体管T4-1和T4-2)可响应于前一级进位信号CR[N-1]而通过接收控制电压Von来对第一节点N_Q进行充电。
图10是示出包括在图1所示的扫描驱动器中的级的实例的电路图。在图10中示出了与图4所示的级ST对应的级ST-2。
参照图4和图10，除了第四子级SST4以外，图10中所示的级ST-2可与图4所示的级ST实质上相似。因此，冗余描述将被省略。
第四子级(或反馈电路)SST4可接收扫描信号SC[N]或感测信号SS[N]，并且将扫描信号SC[N]或感测信号SS[N]供给到第二子级SST2和第三子级SST3。
第四子级SST4可包括第十六晶体管T16。
第十六晶体管T16可包括接收扫描信号SC[N]或感测信号SS[N](或联接到第二输出端子OUT2或第三输出端子OUT3)的第一电极、联接到第三节点N_FB的第二电极以及联接到第一节点N_Q的的栅电极。
当输出栅极导通电压的扫描信号SC[N]或感测信号SS[N]时，第四子级SST4(或第十六晶体管T16)可用控制电压Von对第三节点N_FB进行充电。
根据本公开，扫描驱动器和显示装置包括各自输出进位信号、扫描信号和感测信号的多个级，并且多个级中的每个可包括配置成响应于第一信号而存储前一级进位信号的采样电路。因此，仅选择接收与第一信号重叠的前一级进位信号(例如，栅极导通电压的前一级进位信号)的级，并且可通过选择出的级输出扫描信号和感测信号。
此外，采样电路将前一级进位信号存储在第一控制节点处，并且可通过将晶体管的与第一控制节点联接的一个电极联接到第二控制节点来施加栅极导通电压。因此，防止或减少通过对应的晶体管的第一控制节点的漏电流，并且扫描驱动器和显示装置可更稳定地执行选择性扫描/感测操作。
虽然本发明已结合其优选实施方式进行了描述，但是对于本领域技术人员将理解，可在不背离由随附的权利要求书限定的本发明的精神和范围的情况下对其进行各种修改和改变。
因此，本发明的范围不应由本文中描述的特定实施方式限制，而是应由随附的权利要求及其等同物限定。

Claims (10)

1.一种扫描驱动器，包括：
多个级，
其中，所述多个级之中的第n级包括：
第一输入电路，所述第一输入电路配置成响应于供给到第一输入端子的所述第n级的前一级的进位信号来控制第一节点的电压；
第二输入电路，所述第二输入电路配置成响应于供给到第二输入端子的所述第n级的下一级的进位信号来控制所述第一节点的所述电压；
第一输出电路，所述第一输出电路配置成响应于所述第一节点的所述电压来将与供给到第一时钟端子的进位时钟信号对应的第n进位信号输出到第一输出端子；
第二输出电路，所述第二输出电路配置成响应于所述第一节点的所述电压来将与供给到第二时钟端子的扫描时钟信号对应的第n扫描信号输出到第二输出端子，并且响应于所述第一节点的所述电压来将与供给到第三时钟端子的感测时钟信号对应的第n感测信号输出到第三输出端子；以及
采样电路，所述采样电路配置成响应于供给到第一控制端子的第一选择信号来存储所述前一级的所述进位信号，并且配置成响应于供给到第二控制端子的第二选择信号和所述前一级的经存储的所述进位信号来将通过基准电源端子供给的控制电压供给到所述第一节点，
其中，n是自然数。
2.如权利要求1所述的扫描驱动器，其中，
所述第一输入电路、所述第二输入电路、所述第一输出电路、所述第二输出电路和所述采样电路中的每个包括氧化物半导体晶体管。
3.如权利要求2所述的扫描驱动器，其中，
所述控制电压为栅极导通电压以导通所述氧化物半导体晶体管。
4.如权利要求1所述的扫描驱动器，其中，
所述采样电路包括：
第一晶体管，所述第一晶体管联接在所述第一输入端子与第一控制节点之间，且所述第一晶体管包括联接到所述第一控制端子的栅电极；
电容器，所述电容器联接在所述第一控制节点与所述基准电源端子之间；
第二晶体管，所述第二晶体管联接在所述基准电源端子与第二控制节点之间，且所述第二晶体管包括联接到所述第一控制节点的栅电极；以及
第三晶体管，所述第三晶体管联接在所述第二控制节点与所述第一节点之间，且所述第三晶体管包括联接到所述第二控制端子的栅电极。
5.如权利要求4所述的扫描驱动器，其中，
所述第一晶体管包括彼此串联联接的第一子晶体管和第二子晶体管，以及
其中，所述第一子晶体管的一个电极和所述第二子晶体管的一个电极联接到所述第二控制节点。
6.如权利要求4所述的扫描驱动器，其中，
所述采样电路配置成响应于供给到第三控制端子的扫描起始信号而使所述第一节点放电。
7.如权利要求6所述的扫描驱动器，其中，
所述采样电路还包括：
第四晶体管，所述第四晶体管联接在施加有第一电源的第一电源端子与所述第一节点之间，且所述第四晶体管包括联接到所述第三控制端子的栅电极；以及
其中，所述第一电源具有比所述控制电压的电压电平低的电压电平。
8.如权利要求7所述的扫描驱动器，其中，
从所述级之中选择接收具有与所述第一选择信号的脉冲重叠的脉冲的所述前一级的进位信号的级，
其中，选择出的所述级配置成在施加所述第二选择信号的脉冲之后输出与所述感测时钟信号对应的所述感测信号。
9.如权利要求7所述的扫描驱动器，其中，
所述级响应于与所述前一级的所述进位信号对应的扫描起始信号而被初始化。
10.一种显示装置，包括：
多个像素，所述多个像素分别联接到扫描线、感测线、读出线和数据线；
扫描驱动器，所述扫描驱动器包括配置成将扫描信号供给到所述扫描线并且将感测信号供给到所述感测线的多个级；
数据驱动器，所述数据驱动器配置成将数据信号供给到所述数据线；以及
补偿器，所述补偿器配置成基于从所述读出线提供的感测值来生成用于补偿所述像素的劣化的补偿值，
其中，所述多个级之中的第n级包括：
第一输入电路，所述第一输入电路配置成响应于供给到第一输入端子的所述第n级的前一级的进位信号来控制第一节点的电压；
第二输入电路，所述第二输入电路配置成响应于供给到第二输入端子的所述第n级的下一级的进位信号来控制所述第一节点的所述电压；
第一输出电路，所述第一输出电路配置成响应于所述第一节点的所述电压来将与供给到第一时钟端子的进位时钟信号对应的第n进位信号输出到第一输出端子；
第二输出电路，所述第二输出电路配置成响应于所述第一节点的所述电压来将与供给到第二时钟端子的扫描时钟信号对应的第n扫描信号输出到第二输出端子，并且响应于所述第一节点的所述电压来将与供给到第三时钟端子的感测时钟信号对应的第n感测信号输出到第三输出端子；以及
采样电路，所述采样电路配置成响应于供给到第一控制端子的第一选择信号来存储所述前一级的所述进位信号，并且响应于供给到第二控制端子的第二选择信号和所述前一级的经存储的所述进位信号来将通过基准电源端子供给的控制电压供给到所述第一节点，
其中，n是自然数。
CN202010424178.4A 2019-05-23 2020-05-19 扫描驱动器和具有其的显示装置 Pending CN111986600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190060734A KR102643142B1 (ko) 2019-05-23 2019-05-23 스캔 구동부 및 이를 포함하는 표시 장치
KR10-2019-0060734 2019-05-23

Publications (1)

Publication Number Publication Date
CN111986600A true CN111986600A (zh) 2020-11-24

Family

ID=73441792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010424178.4A Pending CN111986600A (zh) 2019-05-23 2020-05-19 扫描驱动器和具有其的显示装置

Country Status (3)

Country Link
US (3) US11127339B2 (zh)
KR (2) KR102643142B1 (zh)
CN (1) CN111986600A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694592A (zh) * 2020-12-31 2022-07-01 乐金显示有限公司 发光显示设备
US11984058B2 (en) * 2022-04-08 2024-05-14 Samsung Display Co., Ltd. Scan driver

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611466B1 (ko) 2019-01-30 2023-12-08 삼성디스플레이 주식회사 주사 구동부
KR102643142B1 (ko) * 2019-05-23 2024-03-06 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210027576A (ko) 2019-08-28 2021-03-11 삼성디스플레이 주식회사 주사 구동부
KR102676665B1 (ko) 2019-09-11 2024-06-24 삼성디스플레이 주식회사 주사 구동부
KR102676667B1 (ko) 2019-10-08 2024-06-24 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
CN111081180B (zh) * 2020-01-17 2022-06-14 合肥鑫晟光电科技有限公司 一种阵列基板、其检测方法及显示装置
CN111261108A (zh) * 2020-02-11 2020-06-09 深圳市华星光电半导体显示技术有限公司 栅极驱动电路
KR20220055510A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 표시 장치
KR20220152460A (ko) 2021-05-07 2022-11-16 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20220154316A (ko) * 2021-05-12 2022-11-22 삼성디스플레이 주식회사 스캔 구동부
KR20220161637A (ko) 2021-05-28 2022-12-07 삼성디스플레이 주식회사 표시 장치
TWI767740B (zh) * 2021-06-04 2022-06-11 凌巨科技股份有限公司 具虛擬輸出之陣列上閘極驅動電路
KR20230009228A (ko) * 2021-07-08 2023-01-17 엘지디스플레이 주식회사 인버터 회로, 이를 이용하는 게이트 구동부 및 표시 장치
KR20230051390A (ko) 2021-10-08 2023-04-18 삼성디스플레이 주식회사 표시장치
KR20230082728A (ko) * 2021-12-01 2023-06-09 삼성디스플레이 주식회사 스캔구동부 및 이를 포함하는 표시장치
KR20230089630A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시 장치
CN114241998B (zh) * 2021-12-27 2023-06-30 昆山国显光电有限公司 像素电路、显示装置和显示装置的驱动方法
KR20230172063A (ko) * 2022-06-14 2023-12-22 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150042689A1 (en) * 2013-08-12 2015-02-12 Samsung Display Co., Ltd. Gate driving circuit and display apparatus having the same
US20160210928A1 (en) * 2015-01-21 2016-07-21 Samsung Display Co., Ltd. Gate driving circuit and a display device including the gate driving circuit
CN108564914A (zh) * 2018-04-24 2018-09-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108932930A (zh) * 2017-05-22 2018-12-04 乐金显示有限公司 栅极移位寄存器以及包括其的有机发光二极管显示器
CN109272939A (zh) * 2017-07-17 2019-01-25 三星显示有限公司 级电路以及使用级电路的扫描驱动器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017600A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 표시장치
KR100833754B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
KR102077786B1 (ko) * 2013-08-12 2020-02-17 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
US10810920B2 (en) * 2014-05-02 2020-10-20 Lg Display Co., Ltd. Shift register and display device using the same
KR102523280B1 (ko) 2014-12-16 2023-04-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
KR102244015B1 (ko) * 2015-01-29 2021-04-27 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치
KR102281753B1 (ko) 2015-04-14 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102635475B1 (ko) 2015-12-29 2024-02-08 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
KR102430433B1 (ko) 2016-01-04 2022-08-09 삼성디스플레이 주식회사 표시장치
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102664310B1 (ko) * 2018-08-31 2024-05-09 엘지디스플레이 주식회사 게이트 구동부와 그를 포함한 표시장치
KR102656236B1 (ko) * 2018-09-03 2024-04-09 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR102643142B1 (ko) * 2019-05-23 2024-03-06 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210024382A (ko) * 2019-08-23 2021-03-05 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150042689A1 (en) * 2013-08-12 2015-02-12 Samsung Display Co., Ltd. Gate driving circuit and display apparatus having the same
US20160210928A1 (en) * 2015-01-21 2016-07-21 Samsung Display Co., Ltd. Gate driving circuit and a display device including the gate driving circuit
CN108932930A (zh) * 2017-05-22 2018-12-04 乐金显示有限公司 栅极移位寄存器以及包括其的有机发光二极管显示器
CN109272939A (zh) * 2017-07-17 2019-01-25 三星显示有限公司 级电路以及使用级电路的扫描驱动器
CN108564914A (zh) * 2018-04-24 2018-09-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694592A (zh) * 2020-12-31 2022-07-01 乐金显示有限公司 发光显示设备
CN114694592B (zh) * 2020-12-31 2024-02-09 乐金显示有限公司 发光显示设备
US11984058B2 (en) * 2022-04-08 2024-05-14 Samsung Display Co., Ltd. Scan driver

Also Published As

Publication number Publication date
US12002404B2 (en) 2024-06-04
US20200372851A1 (en) 2020-11-26
US20220005402A1 (en) 2022-01-06
KR102643142B1 (ko) 2024-03-06
US11127339B2 (en) 2021-09-21
US11626060B2 (en) 2023-04-11
KR20240032001A (ko) 2024-03-08
US20230245612A1 (en) 2023-08-03
KR20200135633A (ko) 2020-12-03

Similar Documents

Publication Publication Date Title
CN111986600A (zh) 扫描驱动器和具有其的显示装置
KR102676647B1 (ko) 스테이지 및 이를 포함하는 주사 구동부
CN111312140A (zh) 扫描驱动器和具有该扫描驱动器的显示装置
US7982704B2 (en) Data driving circuit and electroluminescent display using the same
CN108122538B (zh) 显示装置的发光控制器和包括发光控制器的发光显示装置
EP1847983A1 (en) Scan driving circuit and organic light emitting display using the same
CN110660362B (zh) 移位寄存器及栅极驱动电路
US20150262703A1 (en) Shift register, display device provided therewith, and shift-register driving method
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
CN103578410A (zh) 有机发光二极管显示装置及其驱动方法
TW201009845A (en) Shift register
CN113838408A (zh) 栅驱动器和包括该栅驱动器的显示装置
EP3151225A1 (en) Shift circuit, shift resistor, and display device
CN112382249B (zh) 栅极驱动单元、栅极驱动电路及显示装置
KR20120082660A (ko) 주사 구동 장치 및 그 구동 방법
US20100171689A1 (en) Shift register and organic light emitting display device using the same
KR20200071206A (ko) 주사 구동부 및 이를 포함하는 표시 장치
TW202040535A (zh) 掃描驅動器及包含其之顯示裝置
CN101593561B (zh) 液晶显示器
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US11183124B2 (en) Scan driver and display device including ihe same
US7268717B2 (en) Display driver circuit, current sample/hold circuit and display driving method using the display driver circuit
EP1848000A1 (en) Scan driving circuit and organic light emitting display using the same
CN111383602A (zh) 用于显示装置的扫描驱动器的级以及具有级的扫描驱动器
CN115148140A (zh) 移位寄存器、显示面板及其显示驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination