CN111966410A - 启动处理方法、装置、电子设备及存储介质 - Google Patents
启动处理方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN111966410A CN111966410A CN202010763585.8A CN202010763585A CN111966410A CN 111966410 A CN111966410 A CN 111966410A CN 202010763585 A CN202010763585 A CN 202010763585A CN 111966410 A CN111966410 A CN 111966410A
- Authority
- CN
- China
- Prior art keywords
- processing
- processing unit
- memory
- target
- processing units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 86
- 238000003672 processing method Methods 0.000 title claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 428
- 238000012549 training Methods 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 74
- 230000008569 process Effects 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000004904 shortening Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明实施例提供了一种启动处理方法、装置、电子设备及存储介质，涉及计算机技术领域。其中，所述方法应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，包括：接收针对所述电子设备的启动指令；响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。本发明可以缩短内存训练的时长，提高内存训练的效率。
Description
技术领域
本发明涉及计算机技术领域，特别是涉及一种启动处理方法、装置、电子设备及存储介质。
背景技术
在计算机技术领域中，计算机可以是为用户提供服务的任意设备，设备的内存需要根据内存控制参数进行控制，其中，内存控制参数可以包括但不限于：充电时间、读取延迟时间，在充电时间内不能读取内存和访问内存，在读取延迟时间内如果未读取到数据，那么判定读取异常。
现有技术中，内存控制参数可以是设备通过内存训练得到的，在内存训练过程中，不断的调整内存控制参数，以得到一个较优的内存控制参数。具体地，若设备存在多个CPU(Central Processing Unit，中央处理单元)，则可以对多个CPU按照一定规则排序，然后按照该顺序逐个对其进行内存训练，以获取到每个CPU对应的内存控制参数。
发明人对上述方案进行研究过程中发现，上述方案的内存训练过程所需要的时长较长、效率较低。
发明内容
鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种启动处理方法。
相应的，本发明实施例还提供了一种启动处理装置、电子设备及存储介质，用以保证上述方法的实现及应用。
为了解决上述问题，本发明实施例公开了一种启动处理方法，应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，包括：
接收针对所述电子设备的启动指令；
响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
可选地，所述方法还包括：
通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
可选地，所述方法还包括：
将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中；
所述通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动，包括：
从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数；
通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
可选地，所述方法还包括：
在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中；
所述通过加载的所述内核程序启动所述电子设备的文件***，包括：
在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
可选地，在所述通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练之前，还包括：
从目标处理单元对应的存储区中获取初始化程序；
通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
本发明实施例还公开了一种启动处理装置，应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，包括：
启动指令接收模块，用于接收针对所述电子设备的启动指令；
内存训练模块，用于响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
启动控制模块，用于通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
可选地，所述装置还包括：
准备处理模块，用于通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
可选地，所述装置还包括：
内存控制参数存储模块，用于将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中；
所述启动控制模块，包括：
内存控制参数获取子模块，用于从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数；
启动控制子模块，用于通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
可选地，所述装置还包括：
结束标志写入模块，用于在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中；
所述启动控制子模块，包括：
文件***加载单元，用于在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
可选地，所述装置还包括：
初始化程序获取模块，用于从目标处理单元对应的存储区中获取初始化程序；
初始化模块，用于通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
本发明实施例还公开了一种电子设备，包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于进行以下操作的指令：
接收针对电子设备的启动指令，所述电子设备包括至少两个处理单元，所述处理单元包括至少两个处理核；
响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
本发明实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行本发明实施例中一个或多个所述的启动处理方法。
本发明实施例包括以下优点：
在本发明实施例中，可以通过存储有内存训练所需的程序的处理单元的至少两个处理核，分别对至少两个处理单元进行内存训练，内存训练过程之前，各处理核可以从其所在的处理单元中获取到内存训练所需的程序，以并行的方式对至少两个处理单元进行内存训练，至少两个处理核对至少两个处理单元同时进行内存训练，相对于先后对多个处理单元进行内存训练，本申请缩短了内存训练的时长，提高了内存训练的效率。
附图说明
图1是本发明的一种启动处理方法实施例的步骤流程图；
图2是本发明的一种启动处理装置实施例的结构框图；
图3是根据一示例性实施例示出的一种用于启动处理的电子设备的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例的核心构思之一在于，对于具有多个处理单元的电子设备，使用处理单元包括的多个处理核分别对多个处理单元进行内存训练，相较于对多个处理单元先后进行内存训练，采用多个处理核分别对多个处理单元进行内存训练，可以实现内存训练在时间上的并行化。例如，对于具有4个处理单元的电子设备，若对这4个处理单元先后进行内存训练，并且每个处理单元的内存训练所需的时长为T，则对这4个处理单元进行内存训练的总时长为4*T；而在本发明中，若其中一个处理单元是4核的，该处理单元包括4个处理核，则可以分别采用这4个处理核分别对这4个处理单元进行内存训练，如此对这4个处理单元进行内存训练的总时长为T。可以看出，本发明缩短了内存训练的时长，提高了内存训练的效率。
此外，该选取的处理核可以是存储有内存训练所需的程序的处理单元的处理核，如此，处理核在训练之前可以直接从其所在的处理单元中获取内存训练所需的程序，从而简化了获取内存训练所需的程序的过程，缩短了获取内存训练所需的程序的时长，进而进一步缩短了内存训练的时长，提高了内存训练的效率。
参照图1，示出了本发明的一种启动处理方法实施例的步骤流程图，应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，具体可以包括如下步骤：
步骤101，接收针对所述电子设备的启动指令。
其中，启动指令是用户对电子设备的指定按钮的操作指令，例如，对电源键的按压操作。电子设备在接收到启动指令之后，对电子设备的各个处理单元进行上电，以使处理单元启动电子设备。
本发明的电子设备可以是任意具有处理单元的设备，其中，处理单元可以是具有数据处理能力的单元，通常可以是CPU。处理单元可以是多核的，在本发明实施例中，处理单元包含的多核称为多个处理核。
步骤102，响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元。
其中，内存训练所需的程序称为内存训练程序，内存训练程序用于表述内存训练的实现逻辑。内存训练用于不断的调整处理单元的内存控制参数，并在达到预设条件之后停止进行内存训练，此时得到的内存控制参数为内存训练得到的较优的内存控制参数。该预设条件为信号的建立时间大于或等于第一预设时长，信号的保持时间大于或等于预设时长，且电子设备的配置数据线的参考电压达到预设目标电压，信号是数据的一种表示方式，信号的建立时间为时钟信号的上升沿到来之前，数据已经到来并稳定持续的时间间隔，信号的保持时间为触发器的时钟信号的上升沿到来以后，数据稳定不变的时间，在保持时间内数据保持不变以使数据被稳定读取。
上述过程中的内存控制参数包括但不限于：充电时间、读取延迟时间、写入延迟时间，在充电时间内，不能读取数据或写入数据；读取延迟时间用于控制写入的最大延迟时间，在发送读取请求之后，若在该读取延迟时间内未读取到数据，则代表读取失败；在发送写入请求之后，若在该写入延迟时间内未写入数据，则代表写入失败。
本发明的实施例可以将目标处理单元的至少两个处理核分配给每一个处理单元，即建立处理核与处理单元之间的对应关系。
在第一种示例中，目标处理单元的处理核的数目大于或等于处理单元的数目，从而可以为每一个处理单元均分配一个对应的处理核，使得处理核和处理单元之间一一对应。例如，对于3个处理单元CPU1、CPU2和CPU3，其中目标处理单元CPU1存在3个处理核CORE1、CORE2、CORE3，可以将CORE1分配给CPU1，将CORE2分配给CPU2，将CORE3分配给CPU3，从而使得CORE1对CPU1进行内存训练，CORE2对CPU2进行内存训练，CORE3对CPU3进行内存训练。
在第二种示例中，目标处理单元的处理核的数目小于处理单元的数目，从而无法为每一个处理单元均分配一个对应的处理核，此时，可以将同一个处理核分配给多个处理单元，一个处理核对应一个或多个处理单元。为了尽量的缩短内存训练的时长，可以将处理核均匀的分配处理单元，使得一个处理核对应的处理单元的数目接近。例如，对于5个处理单元CPU1、CPU2、CPU3、CPU4和CPU5，其中目标处理单元CPU1存在3个处理核CORE1、CORE2、CORE3和CORE4，将CORE1分配给CPU1和CPU2，将CORE2分配给CPU3和CPU4，将CORE3分配给CPU5，从而使得CORE1对CPU1、CPU2进行内存训练，CORE2对CPU3和CPU4进行内存训练，CORE3对CPU5进行内存训练。
需要说明的是，一个处理核对至少两个处理单元进行内存训练时，需要先后进行，例如，对于上述的CORE1，其可以先对CPU1进行内存训练，再对CPU2进行内存训练。
可以看出，第一种示例对内存训练的时长可以最大程度的缩短，缩短的程度可以用缩短程度参数表示，缩短程度参数与处理单元的数目成正向关系：处理单元的数目越多，缩短程度参数越大，缩短的程度越大；处理单元的数目越少，缩短程度参数越小，缩短的程度越小；第二种示例中对内存的缩短程度比第一种示例对内存的缩短程度小，缩短程度参数与处理单元的数目成反向关系、与目标处理单元的处理核的数目成正向关系：若处理单元的数目越小，目标处理单元的处理核的数目越大，则缩短程度参数越大；若处理单元的数目越大，目标处理单元的处理核的数目越大，则缩短程度参数越小。
从而，在第一种示例中，可以将处理单元的数目作为缩短程度参数，或缩短程度参数的线性/非线性变换作为缩短程度参数，但要保证第一种示例中的缩短程度参数和处理单元的数目之间的正向关系；在第二种示例中，可以将目标处理单元的处理核的数目与处理单元的数目之间的比值，或该比值的线性/非线性变换作为缩短程度参数，但要保证第二种示例中的缩短程度参数和处理核的数目之间的正向关系，和处理单元的数目之间的反向关系。
此外，由于内存训练的效率可以认为与时长成反向关系，从而可以根据上述关系确定内存训练的效率的提高程度参数，具体地，可以将缩短程度参数的倒数，或其进行线性/非线性变换作为提高程度参数。
步骤103，通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
可以理解的是，在启动电子设备的过程中，需要将启动所需的程序和数据加载到处理单元的内存中，从而需要通过内存控制参数控制启动过程中对处理单元的内存的使用。例如，若存在3个处理单元CPU1、CPU2和CPU3，可以通过CPU1的内存控制参数控制CPU1对内存的使用，通过CPU2的内存控制参数控制CPU2对内存的使用，通过CPU3的内存控制参数控制CPU3对内存的使用。
在实际应用中，可以调用内存控制器对内存进行控制。
需要说明的是，在启动过程中进行内存训练，从而缩短内存训练的时长可以缩短电子设备的启动时长，进而提高启动效率。
可选地，在步骤102之后，步骤103之前，所述方法还包括步骤104：
步骤104，通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
其中，电子设备的子设备包括但不限于：麦克风、USB(Universal Serial Bus，通用串行总线)接口、网卡、声卡，从而对子设备进行初始化可以为对子设备的各参数设置为默认取值，例如，将麦克风的频率设置为默认频率，将USB接口的传输速率设置为默认传输速率，将网卡的IP(InternetProtocol，网络协议)地址和端口分别设置为默认地址和默认端口，将声卡的采样频率设置为默认频率。
构建内核程序的加载环境用于为加载内核程序做准备，加载环境可以包括加载内核程序所需要的硬件环境和软件环境。
在准备好加载环境之后，可以从电子设备的磁盘中将内核程序加载到目标处理单元的存储区中，内核程序是用于启动文件***的程序，电子设备的***通常包括内核***和文件***，内核***由多个内核程序构成，启动电子设备即为启动电子设备的内核***，以通过内核***启动文件***。其中，内核***通常为BIOS(Basic Input Output System，基本输入输出***)，内核***是电子设备在出厂时配置，文件***也可以称为操作***(OS，Operation System)，可以在出厂时配置，也可以在用户购买电子设备之后自行安装。
在本发明中，由于目标处理核是对目标处理单元进行内存训练的处理核，目标处理核是目标处理单元的处理核，从而其不存在跨节点进行内存训练的问题，在内存满载的前提下，该目标处理核先完成内存训练。基于此，在该目标处理核完成内存训练，但在其余处理核未完成内存训练的情况下，通过该目标处理核完成对子设备的初始化、对加载环境的构建、对内核程序的加载等其余处理过程，可以进一步缩短内存训练的时长，提高内存训练的效率。例如，对于3个处理单元CPU1、CPU2和CPU3，其中目标处理单元CPU1存在3个处理核CORE1、CORE2、CORE3，CORE1对CPU1进行内存训练，CORE2对CPU2进行内存训练，CORE3对CPU3进行内存训练，由于CORE1是对目标处理单元CPU1进行内存训练的处理核，从而CORE1作为目标处理核进行上述其余处理过程。
可以理解的是，本发明采用了最先完成内存训练的目标处理核进行内存训练之后的其余处理过程，若采用非最先完成内存训练的处理核进行其余处理过程，则需要等待该处理核内存训练完成，从而增加了等待时长，使得内存训练的时长较长。
可选地，在步骤102之后，所述方法还包括步骤105：
步骤105，将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中。
在实际应用中，内存控制参数为训练结果参数的重要参数，但还存在一些其余的训练结果参数，包括但不限于：每个处理核的内存训练所需要的时长、训练成功或失败的标记、失败原因。基于此，可以将训练结果参数存储至目标处理单元的存储区中，其中，该存储区可以为flash(闪存)中指定的存储空间，从而不易丢失训练结果参数，flash可以通过SPI(Serial Peripheral Interface，串行外设接口)与目标处理单元通信连接。
当然，存储区还可以选取其余存储设备，本发明对其不加以限制。
基于步骤105，所述步骤103包括子步骤1031至1032：
子步骤1031，从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数。
具体地，可以为每个处理单元分配一个存储区域，以存储该处理单元的内存控制参数，以根据处理单元从对应的存储区域中获取内存控制参数。可以理解的是，对于每个处理单元，可以将以键值对的方式存储多个内存控制参数，以内存控制参数的标识作为键，以内存控制参数的取值作为值。
子步骤1032，通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
如前述步骤104中对内核程序的说明，步骤104通过目标处理核完成了对内核程序的加载，从而可以启动内核程序，进而启动文件***，在启动文件***过程中。
可选地，步骤102之后，所述方法还包括步骤106：
步骤106，在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中。
在本发明中，可以在目标处理单元的存储区中为每个处理单元设置一存储区域，以存储该处理单元的结束标志。为了减少对存储区的浪费，可以将结束标志设置为1比特，并将多个处理单元的结束标志拼接为一个字节，例如，用数值“1”代表结束标志；此外，还可以在初始状态下向目标存储位置中写入默认数值，代表未结束。例如，存在处理单元CPU1、CPU2、CPU3，则初始状态下，拼接的字节可以为：00000000，在CPU1结束内存训练之后，拼接的字节可以为：10000000，在CPU2结束内存训练之后，拼接的字节可以为：11000000，在CPU3结束内存训练之后，拼接的字节可以为：11100000。
基于所述步骤106，所述子步骤1032中的通过加载的所述内核程序启动所述电子设备的文件***，包括子步骤10321：
子步骤10321，在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
具体地，在各处理单元的目标存储位置中均为结束标志的情况下，通过通过加载的内核程序启动电子设备的文件***；在其中至少一个处理单元的目标存储位置中未写入结束标志的情况下，不通过加载的内核程序启动电子设备的文件***。
在本发明中，当处理单元的结束标志被拼接为一个字节时，可以通过该字节的取值确定各处理单元的目标存储位置中是否均为结束标志；例如，若该字节为11100000＝224，则确定各处理单元的目标存储位置中均为结束标志。
本发明可以通过结束标志准确的表示内存训练是否结束，此外，结束标志存储在目标处理单元对应的存储区中，避免跨节点获取结束标志，有助于提高写入结束标志以及读取结束标志的速度，进一步缩短内存训练的时长，提高内存训练的效率。
可选地，在所述步骤102之前，还包括步骤107：
步骤107，从目标处理单元对应的存储区中获取初始化程序。
其中，初始化程序是BIOS中的程序，初始化程序用于对处理单元进行初始化，针对不同的处理单元，初始化程序可以不同，可以应用于不同的处理单元进行不同的处理任务的场景；针对不同的处理单元，初始化程序也可以相同，可以应用于不同的处理单元采用相同的处理任务的场景，不同的处理单元的处理逻辑相同。
步骤108，通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
其中，对处理核进行初始化用于将处理单元的资源分配给处理核，可以包括但不限于：将处理单元的内存分配给处理核、关闭中断、配置异常向量、初始化缓存、初始化TLB(translation lookaside buffer，地址转换后援缓冲器，可简称为快表)、清理邮箱。
在对处理核进行初始化之后，目标处理器之外的处理器的处理核进入空闲模式，从而不进行任何操作，而目标处理器的处理核不进入空闲模式，进入步骤102以进行内存训练。
综上所述，在本发明实施例中，可以通过存储有内存训练所需的程序的处理单元的至少两个处理核，分别对至少两个处理单元进行内存训练，内存训练过程之前，各处理核可以从其所在的处理单元中获取到内存训练所需的程序，以并行的方式对至少两个处理单元进行内存训练，至少两个处理核对至少两个处理单元同时进行内存训练，相对于先后对多个处理单元进行内存训练，本申请缩短了内存训练的时长，提高了内存训练的效率。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图2，示出了本发明的一种启动处理装置实施例的结构框图，应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，该装置200具体可以包括如下模块：
启动指令接收模块201，用于接收针对所述电子设备的启动指令。
内存训练模块202，用于响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元。
启动控制模块203，用于通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
可选地，所述装置还包括准备处理模块：
准备处理模块，用于通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
可选地，所述装置还包括内存控制参数存储模块：
内存控制参数存储模块，用于将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中。
基于所述内存控制参数存储模块，所述启动控制模块，包括内存控制参数获取子模块和启动控制子模块：
内存控制参数获取子模块，用于从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数。
启动控制子模块，用于通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
可选地，所述装置还包括结束标志写入模块：
结束标志写入模块，用于在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中；
基于所述结束标志写入模块，所述启动控制子模块，包括文件***加载单元：
文件***加载单元，用于在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
可选地，所述装置还包括初始化程序获取模块和初始化模块：
初始化程序获取模块，用于从目标处理单元对应的存储区中获取初始化程序。
初始化模块，用于通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
综上所述，在本发明实施例中，可以通过存储有内存训练所需的程序的处理单元的至少两个处理核，分别对至少两个处理单元进行内存训练，内存训练过程之前，各处理核可以从其所在的处理单元中获取到内存训练所需的程序，以并行的方式对至少两个处理单元进行内存训练，至少两个处理核对至少两个处理单元同时进行内存训练，相对于先后对多个处理单元进行内存训练，本申请缩短了内存训练的时长，提高了内存训练的效率。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
图3是根据一示例性实施例示出的一种用于启动处理的电子设备300的结构框图。例如，电子设备300可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。
参照图3，电子设备300可以包括以下一个或多个组件：处理组件302，存储器304，电源组件306，多媒体组件308，音频组件310，输入/输出(I/O)的接口312，传感器组件314，以及通信组件316。
处理组件302通常控制电子设备300的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理元件302可以包括一个或多个处理器320来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件302可以包括一个或多个模块，便于处理组件302和其他组件之间的交互。例如，处理部件302可以包括多媒体模块，以方便多媒体组件308和处理组件302之间的交互。
存储器304被配置为存储各种类型的数据以支持在设备300的操作。这些数据的示例包括用于在电子设备300上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器304可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
电源组件306为电子设备300的各种组件提供电力。电源组件306可以包括电源管理***，一个或多个电源，及其他与为电子设备300生成、管理和分配电力相关联的组件。
多媒体组件308包括在所述电子设备300和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件308包括一个前置摄像头和/或后置摄像头。当电子设备300处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜***或具有焦距和光学变焦能力。
音频组件310被配置为输出和/或输入音频信号。例如，音频组件310包括一个麦克风(MIC)，当电子设备300处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器304或经由通信组件316发送。在一些实施例中，音频组件310还包括一个扬声器，用于输出音频信号。
I/O接口312为处理组件302和***接口模块之间提供接口，上述***接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件314包括一个或多个传感器，用于为电子设备300提供各个方面的状态评估。例如，传感器组件314可以检测到设备300的打开/关闭状态，组件的相对定位，例如所述组件为电子设备300的显示器和小键盘，传感器组件314还可以检测电子设备300或电子设备300一个组件的位置改变，用户与电子设备300接触的存在或不存在，电子设备300方位或加速/减速和电子设备300的温度变化。传感器组件314可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件314还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件314还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
通信组件316被配置为便于电子设备300和其他设备之间有线或无线方式的通信。电子设备300可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件316经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件316还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。
在示例性实施例中，电子设备300可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。
在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器304，上述指令可由电子设备300的处理器320执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
一种非临时性计算机可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行一种启动处理方法，所述方法包括：
接收针对电子设备的启动指令，所述电子设备包括至少两个处理单元，所述处理单元包括至少两个处理核；
响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
可选地，所述方法还包括：
通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
可选地，所述方法还包括：
将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中；
所述通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动，包括：
从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数；
通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
可选地，所述方法还包括：
在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中；
所述通过加载的所述内核程序启动所述电子设备的文件***，包括：
在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
可选地，在所述通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练之前，还包括：
从目标处理单元对应的存储区中获取初始化程序；
通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种启动处理方法、装置、电子设备及存储介质，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (12)
1.一种启动处理方法，应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，其特征在于，包括：
接收针对所述电子设备的启动指令；
响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中；
所述通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动，包括：
从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数；
通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中；
所述通过加载的所述内核程序启动所述电子设备的文件***，包括：
在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
5.根据权利要求1至4任一项所述的方法，其特征在于，在所述通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练之前，还包括：
从目标处理单元对应的存储区中获取初始化程序；
通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
6.一种启动处理装置，应用于包括至少两个处理单元的电子设备，所述处理单元包括至少两个处理核，其特征在于，包括：
启动指令接收模块，用于接收针对所述电子设备的启动指令；
内存训练模块，用于响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
启动控制模块，用于通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
准备处理模块，用于通过目标处理核进行如下至少一项处理：对所述电子设备的子设备进行初始化、构建内核程序的加载环境、加载内核程序，所述目标处理核为对所述目标处理单元进行内存训练的处理核。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：
内存控制参数存储模块，用于将所述至少两个处理单元分别对应的内存控制参数存储至所述目标处理单元对应的存储区中；
所述启动控制模块，包括：
内存控制参数获取子模块，用于从所述目标处理单元对应的存储区中获取所述至少两个处理单元分别对应的内存控制参数；
启动控制子模块，用于通过加载的所述内核程序启动所述电子设备的文件***，并在启动过程中，通过所述至少两个处理单元分别对应的内存控制参数控制所述处理单元对内存的使用。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括：
结束标志写入模块，用于在对所述处理单元进行内存训练结束之后，在所述处理单元对应的目标存储位置中写入结束标志，所述目标存储位置位于所述目标处理单元的存储区中；
所述启动控制子模块，包括：
文件***加载单元，用于在所述目标存储位置中被写入所述结束标志的情况下，通过加载的所述内核程序启动所述电子设备的文件***。
10.根据权利要求6至9中任一项所述的装置，其特征在于，所述装置还包括：
初始化程序获取模块，用于从目标处理单元对应的存储区中获取初始化程序；
初始化模块，用于通过所述初始化程序分别对所述处理单元的至少两个处理核进行初始化。
11.一种电子设备，其特征在于，包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于进行以下操作的指令：
接收针对电子设备的启动指令，所述电子设备包括至少两个处理单元，所述处理单元包括至少两个处理核；
响应于所述启动指令，通过目标处理单元包括的至少两个处理核分别对所述至少两个处理单元进行内存训练，以调整所述至少两个处理单元分别对应的内存控制参数，所述目标处理单元为存储有所述内存训练所需的程序的处理单元；
通过所述至少两个处理单元分别对应的内存控制参数控制所述电子设备启动。
12.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如方法权利要求1至5中任一项所述的启动处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010763585.8A CN111966410B (zh) | 2020-07-31 | 2020-07-31 | 启动处理方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010763585.8A CN111966410B (zh) | 2020-07-31 | 2020-07-31 | 启动处理方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111966410A true CN111966410A (zh) | 2020-11-20 |
| CN111966410B CN111966410B (zh) | 2023-11-14 |
Family
ID=73364203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010763585.8A Active CN111966410B (zh) | 2020-07-31 | 2020-07-31 | 启动处理方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111966410B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112612608A (zh) * | 2020-12-16 | 2021-04-06 | 海光信息技术股份有限公司 | 一种内存训练的方法及*** |
| CN114489851A (zh) * | 2022-01-20 | 2022-05-13 | 飞腾信息技术有限公司 | 内存芯片的启动方法、装置、计算机设备及存储介质 |
| CN117076081A (zh) * | 2023-08-22 | 2023-11-17 | 上海合芯数字科技有限公司 | 存储器训练方法、设备、存储介质及程序产品 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140298346A1 (en) * | 2013-03-27 | 2014-10-02 | Nice-Systems Ltd. | Management of task allocation in a multi-core processing system |
| US20150106822A1 (en) * | 2013-05-28 | 2015-04-16 | Huawei Technologies Co., Ltd. | Method and system for supporting resource isolation in multi-core architecture |
| US20180144136A1 (en) * | 2016-11-22 | 2018-05-24 | Advanced Micro Devices, Inc. | Secure system memory training |
| WO2018108051A1 (zh) * | 2016-12-15 | 2018-06-21 | 腾讯科技（深圳）有限公司 | 一种***管理方法及装置、存储介质 |
| US20190004825A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | Technologies to improve system boot performance and reliability |
| CN111258965A (zh) * | 2020-01-10 | 2020-06-09 | 北京猎豹移动科技有限公司 | 一种数据获取方法、装置、电子设备及存储介质 |
-
2020
- 2020-07-31 CN CN202010763585.8A patent/CN111966410B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140298346A1 (en) * | 2013-03-27 | 2014-10-02 | Nice-Systems Ltd. | Management of task allocation in a multi-core processing system |
| US20150106822A1 (en) * | 2013-05-28 | 2015-04-16 | Huawei Technologies Co., Ltd. | Method and system for supporting resource isolation in multi-core architecture |
| US20180144136A1 (en) * | 2016-11-22 | 2018-05-24 | Advanced Micro Devices, Inc. | Secure system memory training |
| WO2018108051A1 (zh) * | 2016-12-15 | 2018-06-21 | 腾讯科技（深圳）有限公司 | 一种***管理方法及装置、存储介质 |
| US20190004825A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | Technologies to improve system boot performance and reliability |
| CN111258965A (zh) * | 2020-01-10 | 2020-06-09 | 北京猎豹移动科技有限公司 | 一种数据获取方法、装置、电子设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| CAPPUCCINO-JAY: "关于处理器的多核多线程", pages 1, Retrieved from the Internet <URL:https://blog.csdn.net/Cappuccino_jay/article/details/105478427> * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112612608A (zh) * | 2020-12-16 | 2021-04-06 | 海光信息技术股份有限公司 | 一种内存训练的方法及*** |
| CN112612608B (zh) * | 2020-12-16 | 2022-07-29 | 海光信息技术股份有限公司 | 一种内存训练的方法及*** |
| CN114489851A (zh) * | 2022-01-20 | 2022-05-13 | 飞腾信息技术有限公司 | 内存芯片的启动方法、装置、计算机设备及存储介质 |
| CN114489851B (zh) * | 2022-01-20 | 2024-02-20 | 飞腾信息技术有限公司 | 内存芯片的启动方法、装置、计算机设备及存储介质 |
| CN117076081A (zh) * | 2023-08-22 | 2023-11-17 | 上海合芯数字科技有限公司 | 存储器训练方法、设备、存储介质及程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111966410B (zh) | 2023-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105955765B (zh) | 应用预加载方法及装置 | |
| RU2633151C2 (ru) | Способ и устройство для обновления микропрограммного обеспечения | |
| JP6072362B2 (ja) | アプリケーションプログラムの処理方法、装置、プログラム及び記憶媒体 | |
| CN107291626B (zh) | 数据存储方法和装置 | |
| CN111966410B (zh) | 启动处理方法、装置、电子设备及存储介质 | |
| CN112955856A (zh) | 在分屏上显示可执行应用的列表的电子装置及其操作方法 | |
| RU2644557C1 (ru) | Способ и устройство для установки будильника | |
| EP3015983A1 (en) | Method and device for optimizing memory | |
| CN104281478A (zh) | 更新应用程序的方法及装置 | |
| CN105930213A (zh) | 应用运行方法及装置 | |
| WO2016150104A1 (zh) | 应用主题的加载方法及装置 | |
| CN115576645B (zh) | 一种虚拟处理器调度方法、装置、存储介质及电子设备 | |
| CN111258952B (zh) | 一种数据存储控制方法、装置及存储介质 | |
| CN108182085B (zh) | 终端屏幕的唤醒方法、装置、终端及存储介质 | |
| RU2632396C2 (ru) | Способ и устройство для управления подключаемым модулем маршрутизатора | |
| WO2019061223A1 (zh) | 相机应用的控制方法及装置 | |
| RU2643439C2 (ru) | Способ и устройство для представления задач | |
| CN107632835B (zh) | 应用安装方法及装置 | |
| CN112188034A (zh) | 一种图像处理方法、装置、终端设备及介质 | |
| CN105786561B (zh) | 进程调用的方法及装置 | |
| CN111638938A (zh) | 虚拟机的迁移方法、装置、电子设备及存储介质 | |
| CN108958824A (zh) | 应用程序的启动方法、装置、电子设备及存储介质 | |
| CN115017073B (zh) | 通信控制器的使能方法、装置、电子设备及存储介质 | |
| CN106354657B (zh) | 寄存器访问方法、装置及*** | |
| CN112068761A (zh) | 触屏数据处理方法、触屏数据处理装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |