CN111933671B - 一种显示基板及其制作方法、显示面板 - Google Patents
一种显示基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN111933671B CN111933671B CN202010826310.4A CN202010826310A CN111933671B CN 111933671 B CN111933671 B CN 111933671B CN 202010826310 A CN202010826310 A CN 202010826310A CN 111933671 B CN111933671 B CN 111933671B
- Authority
- CN
- China
- Prior art keywords
- binding
- substrate
- interlayer dielectric
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供了一种显示基板及其制作方法、显示面板,涉及显示技术领域,该显示基板能够有效避免绑定端子的边缘被刻蚀,从而提高产品质量。一种显示基板,包括绑定区,所述绑定区包括衬底和位于所述衬底之上的多个绑定单元,所述绑定单元包括:绑定部,所述绑定部包括第一层间介质层和绑定端子,所述绑定端子覆盖所述第一层间介质层;第一平坦部,所述第一平坦部至少包覆所述绑定端子的部分边缘。本发明适用于显示基板的制作。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板及其制作方法、显示面板。
背景技术
OLED(Organic Light-Emitting Diode,有机发光二极管)显示产品凭借低功耗、宽色域、轻薄化、可异形化等优势逐渐占领了消费者的市场,广泛应用于携带电子、穿戴设备、即时通讯、虚拟现实等领域。
OLED显示面板包括显示区和绑定区(pad)。绑定区包括与芯片端子电连接的绑定端子,显示区包括薄膜晶体管和OLED发光单元。绑定端子一般与薄膜晶体管的源漏极(SD)同层设置。而为了获得较低的电阻,源漏极采用Ti/Al/Ti(钛/铝/钛)的叠层结构。为了提高OLED发光单元的出光效率,OLED发光单元的阳极采用ITO/Ag/ITO(氧化铟锡/银/氧化铟锡)的叠层结构。Ag和ITO很难进行干刻,一般采用湿刻进行制作。那么,采用湿法刻蚀形成阳极时,绑定端子边缘中的Al会被银刻蚀液刻蚀,形成undercut(底切);同时Al被银刻蚀液刻蚀后,会造成Ag析出,析出的Ag能够导致相邻两个绑定端子短路或者移动到显示区产生GDS(Growing Dark Spot,不断变大的黑点)现象,从而降低产品质量。
发明内容
本发明的实施例提供一种显示基板及其制作方法、显示面板,该显示基板能够有效避免绑定端子的边缘被刻蚀,从而提高产品质量。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,提供了一种显示基板,包括绑定区,所述绑定区包括衬底和位于所述衬底之上的多个绑定单元,所述绑定单元包括:
绑定部,所述绑定部包括第一层间介质层和绑定端子,所述绑定端子覆盖所述第一层间介质层;
第一平坦部,所述第一平坦部至少包覆所述绑定端子的部分边缘。
可选的,所述绑定单元还包括:
凹槽,所述凹槽至少位于所述绑定部的一侧;所述凹槽的开口端沿垂直于所述衬底的方向到所述衬底的距离小于所述第一层间介质层沿垂直于所述衬底的方向到所述衬底的距离,所述绑定端子的至少部分边缘位于所述凹槽内;所述第一平坦部位于所述凹槽内。
可选的,所述绑定部还包括连接线,所述第一层间介质层覆盖所述连接线,所述绑定端子与所述连接线电连接;
所述绑定区还包括位于所述衬底和多个所述绑定单元之间的第一绝缘层,各所述绑定单元的所述连接线分别与所述第一绝缘层相接触;
所述绑定单元中,所述凹槽的底端位于所述第一绝缘层内。
可选的,所述绑定单元还包括引线部;所述引线部包括引线和第二层间介质层,所述第二层间介质层覆盖所述引线,所述引线与所述连接线相连;
所述绑定单元中,所述绑定部的四周区域中除所述引线所在区域外均设置所述凹槽。
可选的,所述显示基板还包括与所述绑定区相连的显示区,所述显示区包括:多个阵列排布的子像素,所述子像素包括薄膜晶体管和覆盖所述薄膜晶体管的第二平坦部,所述第二平坦部包括平坦过孔,所述平坦过孔的孔深小于所述凹槽的槽深;
所述第一平坦部与所述第二平坦部同层设置。
可选的,所述显示区还包括:多条栅线,相邻两排所述子像素之间设置有一条所述栅线,多条所述栅线分别与多条所述引线对应相连;
所述薄膜晶体管包括层叠设置的有源层、栅绝缘层、栅极和第二绝缘层,所述栅绝缘层覆盖所述有源层,所述第二绝缘层覆盖所述栅极;
所述栅极、所述栅线、所述引线和所述连接线同层设置;
所述第一绝缘层包括第一子层和第二子层,所述第一子层与所述栅绝缘层同层设置,所述第二子层和所述第二绝缘层同层设置。
可选的,所述薄膜晶体管还包括位于所述第二绝缘层之上的第三层间介质层、源漏极和源漏极过孔;所述源漏极过孔贯穿所述第三层间介质层、所述第二绝缘层和所述栅绝缘层,所述源漏极通过所述源漏极过孔与所述有源层电连接;
所述第一层间介质层、所述第二层间介质层和所述第三层间介质层同层设置;所述源漏极与所述绑定端子同层设置;所述凹槽与所述源漏极过孔同层设置。
可选的,相邻两个所述绑定单元中相邻的两个所述凹槽相连。
可选的,所述显示基板还包括与所述绑定区相连的显示区,所述显示区包括:多个阵列排布的子像素,所述子像素包括薄膜晶体管和覆盖所述薄膜晶体管的第二平坦部;
所述第一平坦部位于所述绑定端子远离所述衬底的一侧,且所述第一平坦部沿垂直于所述衬底方向的厚度小于所述第二平坦部沿垂直于所述衬底方向的厚度。
另一方面,提供了一种显示面板,包括上述的显示基板。
再一方面,提供了一种显示基板的制作方法,所述方法包括:
形成绑定部,所述绑定部包括第一层间介质层和绑定端子,所述绑定端子覆盖所述第一层间介质层;
形成第一平坦部,所述第一平坦部至少包覆所述绑定端子的部分边缘。
可选的,所述显示基板还包括凹槽;在所述形成第一平坦部之前,所述方法还包括:
形成凹槽,所述凹槽至少位于所述绑定部的一侧;所述凹槽的开口端沿垂直于所述衬底的方向到所述衬底的距离小于所述第一层间介质层沿垂直于所述衬底的方向到所述衬底的距离,所述绑定端子的部分边缘位于所述凹槽内。
本发明的实施例提供了一种显示基板及其制作方法、显示面板,该显示基板包括绑定区,所述绑定区包括衬底和位于所述衬底之上的多个绑定单元,所述绑定单元包括:绑定部,所述绑定部包括第一层间介质层和绑定端子,所述绑定端子覆盖所述第一层间介质层;第一平坦部,所述第一平坦部至少包覆所述绑定端子的部分边缘。该显示基板中,第一平坦部至少包覆绑定端子的部分边缘,则在后续刻蚀工艺中,第一平坦部至少能够避免绑定端子的部分边缘与刻蚀液直接接触,从而有效避免其包覆的绑定端子的边缘被刻蚀,进而提高产品质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示基板的结构示意图;
图2为沿图1的AB方向的一种截面图;
图3为沿图1的AB方向的另一种截面图;
图4为本发明实施例提供的另一种显示基板的结构示意图;
图5为沿图4的CD方向的一种截面图;
图6为沿图4的CD方向的另一种截面图;
图7为沿图1的AB方向的又一种截面图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的实施例中,采用“第一”、“第二”、“第三”等字样对功能和作用基本相同的相同项或相似项进行区分,仅为了清楚描述本发明实施例的技术方案,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本发明的实施例中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明的实施例中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
实施例一
本发明实施例提供了一种显示基板,包括绑定区,参考图1所示,绑定区包括衬底和位于衬底之上的多个绑定单元1,参考图2和图3所示,绑定单元包括:
绑定部,绑定部包括第一层间介质层32和绑定端子31,绑定端子31 覆盖第一层间介质层32。
第一平坦部5,第一平坦部5至少包覆绑定端子31的部分边缘。
上述绑定端子可用于后续与芯片端子绑定。绑定端子可以包括两层叠层结构,例如:钛层和铝层,其中,铝层与第一层间介质层接触;还可以包括三层叠层结构,例如:第一钛层、铝层和第二钛层,这里不做限定,可以根据实际要求选择。
上述第一平坦部至少包覆绑定端子的部分边缘是指:第一平坦部可以仅包覆绑定端子的部分边缘,也可以是包覆绑定端子的全部边缘。第一平坦部包覆的绑定端子的边缘越多,则在后续刻蚀工艺中,越能有效避免绑定端子的边缘被刻蚀。另外,第一平坦部具有平坦化和绝缘两种作用,其材料可以是光刻胶。
这里对于第一平坦部的具体设置位置不做限定,示例的,第一平坦部可以如图2所示,位于凹槽4内;也可以如图3所示,位于绑定端子31 远离衬底10的一侧。
上述衬底的材料不做限定,其可以采用刚性材料制作,例如:玻璃;也可以采用柔性材料制作,例如:PI(Polyimide,聚酰亚胺)膜或者PDMS (Polydimethylsiloxane,聚二甲基硅氧烷)膜。
该显示基板中,第一平坦部至少包覆绑定端子的部分边缘,则在后续刻蚀工艺中,第一平坦部至少能够避免绑定端子的部分边缘与刻蚀液直接接触,从而有效避免其包覆的绑定端子的边缘被刻蚀,进而提高产品质量。
可选的,参考图2所示,绑定单元还包括:
凹槽4,凹槽至少位于绑定部的一侧;凹槽4的开口端沿垂直于衬底10的方向到衬底10的距离h1小于第一层间介质层31沿垂直于衬底10 的方向到衬底10的距离h2,绑定端子的至少部分边缘位于凹槽内;第一平坦部位于凹槽内。
上述凹槽至少位于绑定部的一侧是指:凹槽可以仅位于绑定部的一侧,也可以位于绑定部的多侧。若绑定部的四周均设置凹槽,则绑定端子的全部边缘都位于凹槽内。若绑定部的一侧设置凹槽,则绑定端子的部分边缘都位于凹槽内。凹槽可以是连续的,也可以包括多个独立的子凹槽;为了避免绑定端子的更多边缘被刻蚀,可以选择前者。
这里对于凹槽沿垂直于衬底方向的截面形状不做限定,其可以是矩形、梯形等。图2以凹槽沿垂直于衬底方向的截面形状是倒梯形为例进行绘示。
需要说明的是,在绑定芯片端子和绑定端子之前,显示基板中显示区的膜层结构已基本形成;若芯片端子和绑定端子接触不良,则会产生巨大的良率损失,导致成本剧增。本发明中,第一平坦部设置在凹槽内,绑定端子的至少部分边缘位于凹槽内,第一平坦部至少包覆绑定端子中位于凹槽内的边缘;同时凹槽的开口端沿垂直于衬底的方向到衬底的距离小于第一层间介质层沿垂直于衬底的方向到衬底的距离,则第一平坦部在有效避免其包覆的绑定端子的边缘被刻蚀的情况下,不会导致绑定端子的中心与边缘之间产生段差,从而避免后续绑定芯片端子和绑定端子时发生接触不良的问题,保证绑定质量,并提高良率,降低成本。
进一步可选的,参考图2所示,绑定部还包括连接线33,第一层间介质层32覆盖连接线,绑定端子31与连接线电连接。
绑定区还包括位于衬底和多个绑定单元之间的第一绝缘层34,各绑定单元的连接线33分别与第一绝缘层34相接触。
绑定单元中,凹槽4的底端位于第一绝缘层34内。
上述第一绝缘层的材料不做限定,示例的,可以是氮化硅、氧化硅、氮氧化硅等。第一绝缘层可以仅包括一层,也可以包括多层,示例的,第一绝缘层可以包括叠层设置的第一子层和第二子层。
上述凹槽贯穿第一层间介质层和部分第一绝缘层,足够容纳绑定端子的边缘和第一平坦部。该结构简单,容易制作。
需要说明的是,上述凹槽也可以是仅贯穿第一层间介质层的全部,此时,凹槽的底端为第一绝缘层中远离衬底的表面,相邻两个绑定部的第一层间介质层断开;或者,还可以是仅贯穿第一层间介质层的部分,此时,凹槽的底端位于第一层间介质层内,相邻两个绑定部的第一层间介质层相连。
可选的,参考图1所示,该绑定单元还包括引线部3;引线部包括引线和第二层间介质层,第二层间介质层覆盖引线,引线与连接线相连。
参考图1所示,绑定单元中,绑定部2的四周区域中除引线所在区域外均设置凹槽。
上述引线用于连接位于显示区的走线和绑定部的连接线,该引线可以是栅线引线、数据线引线等,其中,栅线引线可以用于连接栅线和连接线,数据线引线可以用于连接数据线和连接线。
由于上述凹槽的底端位于第一绝缘层内,而引线位于第一绝缘层之上,为了避免引线断开,在引线所在区域不设置凹槽。为了最大程度的避免绑定端子的边缘被刻蚀,绑定部的四周区域中除引线所在区域外均设置凹槽。
可选的,为了充分利用原有制作工艺,且不额外增加一道mask,参考图4所示,显示基板还包括与绑定区OF相连的显示区OE,显示区OE 包括:多个阵列排布的子像素6,参考图5和图6所示,子像素包括薄膜晶体管7和覆盖薄膜晶体管7的第二平坦部14,第二平坦部包括平坦过孔 (图5和图6均未标记),平坦过孔的孔深小于凹槽的槽深;第一平坦部与第二平坦部同层设置。
上述显示区(Active Area,AA)是指用于实现显示的区域。
上述子像素可以是红色子像素(R)、绿色子像素(G)或者蓝色子像素(B)中的任一种。该显示基板的显示区可以同时包括红色子像素、绿色子像素和蓝色子像素三种子像素;也可以仅包括一种子像素,例如:仅包括多个红色子像素,或者仅包括多个绿色子像素,或者仅包括多个蓝色子像素。具体可以根据实际要求确定。
上述凹槽的槽深即沿垂直于衬底方向凹槽的开口端与底端之间的距离,该槽深的大小范围可以为0.8-1.2μm,具体的,可以是0.8μm、1.0μm 和1.2μm。
上述第一平坦部与第二平坦部同层设置是指采用一次构图工艺制作第一平坦部与第二平坦部。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
由于平坦过孔的孔深小于凹槽的槽深,因此,采用普通掩膜板(mask) 进行图形化形成平坦过孔时,凹槽内会自然残留未曝透的平坦膜材料,进而形成第一平坦部。
上述薄膜晶体管可以是如图6所示包括有源层21、栅绝缘层11、栅极22、第三层间介质层13、源极23和漏极24;还可以是如图5所示包括有源层21、栅绝缘层11、栅极22、第二绝缘层12、第三层间介质层13、源极23和漏极24。这里对于薄膜晶体管的类型不做限定,其可以是顶栅型薄膜晶体管,也可以是底栅型薄膜晶体管。这里对于有源层的材料也不做限定,其可以是氧化物半导体材料,例如:IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)、ITZO(Indium Tin Zinc Oxide,铟锡锌氧化物)、 IZO(Indium Zinc Oxide,氧化铟锌)等等;还可以是LTPS(Low Temperature Poly-silicon,低温多晶硅);当然,还可以是单晶硅等材料。
可选的,为了进一步充分利用原有制作工艺,且不额外增加一道 mask,参考图4所示,显示区OE还包括:多条栅线7,相邻两排子像素 6之间设置有一条栅线7;多条栅线分别与多条引线对应相连。
参考图5所示,薄膜晶体管包括层叠设置的有源层21、栅绝缘层11、栅极22和第二绝缘层12,栅绝缘层11覆盖有源层21,第二绝缘层12覆盖栅极22。
栅极、栅线、引线和连接线同层设置。
第一绝缘层包括第一子层和第二子层,第一子层与栅绝缘层同层设置,第二子层和第二绝缘层同层设置。上述栅极、栅线、引线和连接线同层设置是指采用一次构图工艺制作栅极、栅线、引线和连接线。第一子层与栅绝缘层同层设置是指采用一次构图工艺制作第一子层与栅绝缘层。第二子层和第二绝缘层同层设置是指采用一次构图工艺制作第二子层和第二绝缘层。
上述相邻两排子像素之间设置有一条栅线,这里相邻两排子像素可以是相邻两行子像素,也可以是如图4所示的相邻两列子像素。这里对于栅线的驱动方式不做限定,可以是一条栅线驱动一排子像素,也可以是一条栅线驱动两排子像素。栅线可以与薄膜晶体管的栅极电连接。
可选的,参考图5所示,薄膜晶体管7还包括位于第二绝缘层12之上的第三层间介质层13、源漏极和源漏极过孔(图5未标记);源漏极过孔贯穿第三层间介质层、第二绝缘层和栅绝缘层,源漏极通过源漏极过孔与有源层电连接。其中,参考图6所示,源漏极包括源极23和漏极24;源漏极过孔包括源极过孔和漏极过孔。
第一层间介质层、第二层间介质层和第三层间介质层同层设置;源漏极与绑定端子同层设置;凹槽与源漏极过孔同层设置。
上述第一层间介质层、第二层间介质层和第三层间介质层同层设置是指采用一次构图工艺制作第一层间介质层、第二层间介质层和第三层间介质层;源漏极与绑定端子同层设置是指采用一次构图工艺制作源漏极与绑定端子;凹槽与源漏极过孔同层设置是指采用一次构图工艺制作凹槽与源漏极过孔。
由于源漏极与绑定端子同层设置,绑定端子的结构与源漏极的结构相同。为了获得较低的电阻,源漏极和绑定端子可以均采用Ti/Al/Ti叠层结构。在后续采用银刻蚀液形成阳极时,第一平坦部包覆绑定端子的边缘,避免Al和银刻蚀液接触,从而避免绑定端子的边缘被刻蚀和防止Ag析出,以保证绑定端子的导电性能。
上述结构没有增加新膜层,同时可以最大程度利用原有工艺制作,且不增加额外的掩膜板,制作成本低。
需要说明的是,参考图5所示,上述显示基板的子像素还可以包括第一电极25和第二电极26、第一电极25和栅极12同层设置,第一电极25 和第二电极26可以形成电容。另外,子像素还可以包括如图5所示的阳极15、像素界定层16、有机发光功能层17、阴极18和隔垫物(Photo Spacer, PS)等,阳极通过第二平坦部的平坦过孔与漏极电连接;源漏极过孔的孔深较大,属于深孔;当然,第三层间介质层分别到栅极和第一电极之间还设置有浅孔,以利于连接走线。
可选的,为了尽可能地节省空间,相邻两个绑定单元中相邻的两个凹槽相连。
以上结构中,第一平坦部位于凹槽内。下面提供第一平坦部的另一种设置结构。
可选的,参考图4所示,显示基板还包括与绑定区OF相连的显示区 OE,显示区OE包括:多个阵列排布的子像素6,子像素包括薄膜晶体管和覆盖薄膜晶体管的第二平坦部。
参考图3所示,第一平坦部5位于绑定端子31远离衬底10的一侧,且第一平坦部沿垂直于衬底方向的厚度小于第二平坦部沿垂直于衬底方向的厚度。
为了不增加掩膜板数量,可以采用Half-Tone Mask(半色调掩膜板) 通过一次构图工艺形成第一平坦部和第二平坦部。
需要说明的是,第二平坦部一般较厚,若第一平坦部沿垂直于衬底方向的厚度与第一平坦部沿垂直于衬底方向的厚度相同,则参考图7所示,在绑定端子31的边缘上会形成较高凸起(第一平坦部5造成),使得绑定端子的中心与边缘之间产生较大段差;那么在后续绑定芯片端子和绑定端子时,绑定芯片端子和绑定端子容易发生接触不良的问题,进而降低绑定良率。因此,第一平坦部沿垂直于衬底方向的厚度需要小于第二平坦部沿垂直于衬底方向的厚度,以减小绑定端子的中心与边缘之间的段差,进而减轻芯片端子和绑定端子接触不良的问题,从而提高绑定良率。
实施例二
本发明实施例提供了一种显示面板,包括实施例一提供的显示基板。
该显示面板可以是柔性显示面板,也可以是刚性显示面板,这里不做限定。该显示面板可以是OLED(Organic Light-Emitting Diode,有机发光二极管)显示面板,以及包括OLED显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。该OLED显示面板可以是顶发射型OLED显示面板,也可以是底发射型OLED显示面板,这里不做限定。
实施例三
本发明实施例提供了一种实施例一的显示基板的制作方法,方法包括:
S01、形成绑定部,绑定部包括第一层间介质层和绑定端子,绑定端子覆盖第一层间介质层。
S02、形成第一平坦部,第一平坦部至少包覆绑定端子的部分边缘。
通过该方法形成的显示基板中,第一平坦部至少包覆绑定端子的部分边缘,则在后续刻蚀工艺中,第一平坦部至少能够避免绑定端子的部分边缘与刻蚀液直接接触,从而有效避免其包覆的绑定端子的边缘被刻蚀,进而提高产品质量。
可选的,该显示基板还包括凹槽;在S02、形成第一平坦部之前,方法还包括:
S03、形成凹槽,凹槽至少位于绑定部的一侧;凹槽的开口端沿垂直于衬底的方向到衬底的距离小于第一层间介质层沿垂直于衬底的方向到衬底的距离,绑定端子的部分边缘位于凹槽内。
下面以图5和图2所示的显示基板的结构为例,具体说明制作方法。该方法包括:
S10、在衬底上形成有源层,有源层位于显示区。
该有源层的材料可以是低温多晶硅。
S11、通过一次构图工艺形成栅绝缘层和第一子层;其中,第一子层位于绑定区,栅绝缘层位于显示区、且覆盖有源层。
S12、通过一次构图工艺形成栅极(Gate)、第二电极、栅线、引线和连接线;其中,栅极、第一电极和栅线位于栅绝缘层之上,引线和连接线位于第一子层之上。
S13、形成第二电极和覆盖第二电极的第二绝缘层、第二子层;第二电极和第二绝缘层位于显示区,第二子层位于绑定区,此时,第一子层和第二子层形成第一绝缘层,即绑定区的第一绝缘层包括第一绝缘子层和第二绝缘子层两层结构。
S14、在第二绝缘层之上形成第二电极,第二电极位于显示区。
S15、通过一次构图工艺形成第一层间介质层(ILD1)、第二层间介质层(ILD2)和第三层间介质层(ILD3),第一层级介质层和第二层间介质层均位于第二绝缘子层之上,第三层间介质层位于覆盖第二电极和第二绝缘层。
S16、通过刻蚀工艺形成源漏极过孔和凹槽,源漏极过孔位于显示区,凹槽位于绑定区。
S17、形成源漏极(SD)和绑定端子;其中,源漏极位于显示区,包括源极和漏极;绑定端子位于绑定区,其边缘位于凹槽内。
源漏极和绑定端子均可以采用Ti/Al/Ti叠层结构,以获得较低的电阻;此时,形成源漏极和绑定端子包括:依次形成钛层、铝层和钛层。
S18、采用普通掩膜板形成第一平坦部(PLN1)和第二平坦部(PLN2),第一平坦部位于凹槽内,第二平坦部位于显示区、且覆盖源漏极。
S19、在第二平坦部之上依次形成阳极(AND)、像素界定层(PDL)。
阳极可以采用ITO/Ag/ITO(氧化铟锡/银/氧化铟锡)的叠层结构,以提高出光效率;此时,形成阳极包括:依次形成氧化铟锡层、银层和氧化铟锡层。
S20、在像素界定层的开口内形成发光层(EL)。
S21、在发光层之上形成阴极。
通过上述步骤形成的显示基板能够有效避免第一平坦部包覆的绑定端子的边缘被刻蚀,同时不会导致绑定端子的中心与边缘之间产生段差,从而避免后续绑定芯片端子和绑定端子时发生接触不良的问题,保证绑定质量,并提高良率,降低成本。
本实施例中涉及显示基板的相关结构说明,可以参实施例一,这里不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种显示基板,包括绑定区,其特征在于,所述绑定区包括衬底和位于所述衬底之上的多个绑定单元,所述绑定单元包括:
绑定部,所述绑定部包括第一层间介质层和绑定端子,所述绑定端子覆盖所述第一层间介质层;
第一平坦部,所述第一平坦部至少包覆所述绑定端子的部分边缘;
凹槽,所述凹槽至少位于所述绑定部的一侧;所述凹槽的开口端沿垂直于所述衬底的方向到所述衬底的距离小于所述第一层间介质层沿垂直于所述衬底的方向到所述衬底的距离,所述绑定端子的至少部分边缘位于所述凹槽内;所述第一平坦部位于所述凹槽内;
所述绑定部还包括连接线,所述第一层间介质层覆盖所述连接线,所述绑定端子与所述连接线电连接;
所述绑定区还包括位于所述衬底和多个所述绑定单元之间的第一绝缘层,各所述绑定单元的所述连接线分别与所述第一绝缘层相接触;
所述绑定单元中,所述凹槽的底端位于所述第一绝缘层内。
2.根据权利要求1所述的显示基板,其特征在于,
所述绑定单元还包括引线部;所述引线部包括引线和第二层间介质层,所述第二层间介质层覆盖所述引线,所述引线与所述连接线相连;
所述绑定单元中,所述绑定部的四周区域中除所述引线所在区域外均设置所述凹槽。
3.根据权利要求2所述的显示基板,其特征在于,所述显示基板还包括与所述绑定区相连的显示区,所述显示区包括:多个阵列排布的子像素,所述子像素包括薄膜晶体管和覆盖所述薄膜晶体管的第二平坦部,所述第二平坦部包括平坦过孔,所述平坦过孔的孔深小于所述凹槽的槽深;
所述第一平坦部与所述第二平坦部同层设置。
4.根据权利要求3所述的显示基板,其特征在于,所述显示区还包括:多条栅线,相邻两排所述子像素之间设置有一条所述栅线,多条所述栅线分别与多条所述引线对应相连;
所述薄膜晶体管包括层叠设置的有源层、栅绝缘层、栅极和第二绝缘层,所述栅绝缘层覆盖所述有源层,所述第二绝缘层覆盖所述栅极;
所述栅极、所述栅线、所述引线和所述连接线同层设置;
所述第一绝缘层包括第一子层和第二子层,所述第一子层与所述栅绝缘层同层设置,所述第二子层和所述第二绝缘层同层设置。
5.根据权利要求4所述的显示基板,其特征在于,所述薄膜晶体管还包括位于所述第二绝缘层之上的第三层间介质层、源漏极和源漏极过孔;所述源漏极过孔贯穿所述第三层间介质层、所述第二绝缘层和所述栅绝缘层,所述源漏极通过所述源漏极过孔与所述有源层电连接;
所述第一层间介质层、所述第二层间介质层和所述第三层间介质层同层设置;所述源漏极与所述绑定端子同层设置;所述凹槽与所述源漏极过孔同层设置。
6.根据权利要求1-5任一项所述的显示基板,其特征在于,相邻两个所述绑定单元中相邻的两个所述凹槽相连。
7.根据权利要求1所述的显示基板,其特征在于,所述显示基板还包括与所述绑定区相连的显示区,所述显示区包括:多个阵列排布的子像素,所述子像素包括薄膜晶体管和覆盖所述薄膜晶体管的第二平坦部;
所述第一平坦部位于所述绑定端子远离所述衬底的一侧,且所述第一平坦部沿垂直于所述衬底方向的厚度小于所述第二平坦部沿垂直于所述衬底方向的厚度。
8.一种显示面板,其特征在于,包括权利要求1-7任一项所述的显示基板。
9.一种如权利要求1-7任一项所述的显示基板的制作方法,其特征在于,所述方法包括:
形成第一绝缘层;
形成绑定部,所述绑定部包括连接线、第一层间介质层和绑定端子,所述绑定端子覆盖所述第一层间介质层;所述第一层间介质层覆盖所述连接线,所述绑定端子与所述连接线电连接;所述第一绝缘层与所述连接线相接触;
形成凹槽,所述凹槽至少位于所述绑定部的一侧;所述凹槽的开口端沿垂直于所述衬底的方向到所述衬底的距离小于所述第一层间介质层沿垂直于所述衬底的方向到所述衬底的距离,所述绑定端子的部分边缘位于所述凹槽内;所述凹槽的底端位于所述第一绝缘层内;
形成第一平坦部,所述第一平坦部至少包覆所述绑定端子的部分边缘,所述第一平坦部位于所述凹槽内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010826310.4A CN111933671B (zh) | 2020-08-17 | 2020-08-17 | 一种显示基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010826310.4A CN111933671B (zh) | 2020-08-17 | 2020-08-17 | 一种显示基板及其制作方法、显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111933671A CN111933671A (zh) | 2020-11-13 |
CN111933671B true CN111933671B (zh) | 2022-07-26 |
Family
ID=73311057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010826310.4A Active CN111933671B (zh) | 2020-08-17 | 2020-08-17 | 一种显示基板及其制作方法、显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111933671B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113782546B (zh) * | 2021-08-26 | 2022-09-30 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
CN113838868B (zh) * | 2021-09-23 | 2024-02-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247239A (ja) * | 2003-02-17 | 2004-09-02 | Sony Corp | 表示装置の製造方法および表示装置 |
CN104733471A (zh) * | 2013-12-23 | 2015-06-24 | 昆山国显光电有限公司 | 一种有机发光显示器件的阵列基板及其制备方法 |
CN106847774A (zh) * | 2017-01-09 | 2017-06-13 | 上海天马微电子有限公司 | 一种显示面板及显示面板的制备方法 |
CN110676217A (zh) * | 2019-10-09 | 2020-01-10 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
-
2020
- 2020-08-17 CN CN202010826310.4A patent/CN111933671B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247239A (ja) * | 2003-02-17 | 2004-09-02 | Sony Corp | 表示装置の製造方法および表示装置 |
CN104733471A (zh) * | 2013-12-23 | 2015-06-24 | 昆山国显光电有限公司 | 一种有机发光显示器件的阵列基板及其制备方法 |
CN106847774A (zh) * | 2017-01-09 | 2017-06-13 | 上海天马微电子有限公司 | 一种显示面板及显示面板的制备方法 |
CN110676217A (zh) * | 2019-10-09 | 2020-01-10 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111933671A (zh) | 2020-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11923382B2 (en) | Method of fabricating array substrate, array substrate and display device | |
US20210193777A1 (en) | Display substrate and display device | |
CN112186023B (zh) | 一种显示基板及其制备方法、显示装置 | |
CN109037297B (zh) | 一种有机发光显示基板及其制作方法 | |
CN111725287A (zh) | 显示面板、显示装置及显示面板的制作方法 | |
US20220359632A1 (en) | Display substrate and display panel | |
US20230075199A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US11164918B2 (en) | Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof | |
US10529790B2 (en) | Organic light-emitting diode display and method of manufacturing the same with no cladding process | |
CN110112205B (zh) | 显示基板及其制造方法、有机发光二极管显示装置 | |
CN111524952B (zh) | 显示基板及其制备方法、显示装置 | |
CN113812014B (zh) | 一种阵列基板及其制备方法和显示面板 | |
US20240130175A1 (en) | Display substrate and manufacturing method therefor, and display device | |
KR20220031889A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
US20240038773A1 (en) | Display panel and display device | |
CN111933671B (zh) | 一种显示基板及其制作方法、显示面板 | |
CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
JP2023518622A (ja) | 表示基板及びその製造方法、表示マザーボード並びに表示装置 | |
CN211125656U (zh) | 显示母板、显示基板和显示装置 | |
CN213042915U (zh) | 显示基板和显示装置 | |
US20220344448A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
US12004376B2 (en) | Display motherboard, preparation method thereof, display substrate and display device | |
CN112310327A (zh) | 显示面板和显示装置 | |
US20240049569A1 (en) | Display Panel and Method for Manufacturing the Same, and Display Device | |
WO2022041022A1 (zh) | 显示基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |