CN110676217A - 显示面板及其制造方法、显示装置 - Google Patents

显示面板及其制造方法、显示装置 Download PDF

Info

Publication number
CN110676217A
CN110676217A CN201910955832.1A CN201910955832A CN110676217A CN 110676217 A CN110676217 A CN 110676217A CN 201910955832 A CN201910955832 A CN 201910955832A CN 110676217 A CN110676217 A CN 110676217A
Authority
CN
China
Prior art keywords
pattern
layer
binding
base plate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910955832.1A
Other languages
English (en)
Other versions
CN110676217B (zh
Inventor
杨中流
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910955832.1A priority Critical patent/CN110676217B/zh
Publication of CN110676217A publication Critical patent/CN110676217A/zh
Priority to PCT/CN2020/118821 priority patent/WO2021068805A1/zh
Priority to US17/419,812 priority patent/US12034014B2/en
Application granted granted Critical
Publication of CN110676217B publication Critical patent/CN110676217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板及其制造方法、显示装置，属于显示技术领域。该方法包括：在衬底基板上形成包括至少一个导电层的绑定图案，每个导电层远离衬底基板的一面具有绑定区域；在形成有绑定图案的衬底基板上形成平坦层并将其处理为平坦层图案，平坦层图案包括开口区域和遮挡区域，绑定区域在衬底基板上的正投影位于开口区域在衬底基板上的正投影中，导电层的侧面在衬底基板上的正投影位于遮挡区域在衬底基板上的正投影中。如此使得该遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，避免了阳极刻蚀液与该夹层的金属材料发生置换反应，也避免了由于置换出的金属附着在绑定图案而导致其短路的风险，因此也避免了显示面板出现异常显示的现象。

Description

显示面板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板及其制造方法、显示装置。
背景技术
覆晶薄膜(Chip on film，COF)是一种将驱动集成电路固定于柔性线路板上的封装技术，已广泛应用于显示技术领域。COF可以用于连接印刷电路板以及显示面板，用于将从印刷电路板接收到的数据信号传输至显示面板，以驱动显示面板进行显示。
其中，COF通过其上设置的绑定图案来连接印刷电路板以及显示面板。相关技术中，为了简化显示面板的制作工艺，COF上的绑定图案与显示区域中每个像素的源漏极金属图案同层设置。为了在源漏极金属图案上通过构图工艺形成阳极，会先在形成源漏极金属图案以及绑定图案的显示面板上覆盖一层平坦层，再去除绑定图案上覆盖的平坦层而保留显示区域中源漏极金属图案上的平坦层，然后在显示区域中的源漏极金属图案上通过构图工艺形成阳极。
在相关技术中，在源漏极金属图案上通过构图工艺形成阳极时，虽然只在源漏极金属图案上形成阳极层，但是在采用刻蚀液对阳极层进行刻蚀时，需要将整个显示面板浸在刻蚀液中。当绑定图案的形成材料为多层金属材料时，在绑定图案的侧面难免会露出该多层金属材料的夹层，该夹层会与刻蚀液发生置换反应并将置换出的金属附着在绑定图案上，导致绑定图案有发生短路的风险，进而导致显示面板显示异常。
发明内容
为了解决相关技术的问题，本发明实施例提供了一种显示面板及其制造方法、显示装置，可以解决相关技术中由于绑定图案发生短路而导致显示面板显示异常的问题。所述技术方案如下：
第一方面，提供了一种显示面板的制造方法，所述方法包括：
在衬底基板上形成绑定图案，所述绑定图案包括至少一个导电层，每个所述导电层远离所述衬底基板的一面具有绑定区域；
在形成有所述绑定图案的衬底基板上形成平坦层；
将所述平坦层处理为平坦层图案，所述平坦层图案包括开口区域和遮挡区域，所述绑定区域在所述衬底基板上的正投影位于所述开口区域在所述衬底基板上的正投影中，所述导电层的侧面在所述衬底基板上的正投影位于所述遮挡区域在所述衬底基板上的正投影中。
可选的，所述将所述平坦层处理为平坦层图案，包括：
将所述平坦层处理为包括至少一个凹槽的平坦层图案，所述至少一个凹槽位于所述平坦层图案的遮挡区域中。
可选的，所述平坦层的材料包括光阻材料，所述将所述平坦层处理为包括至少一个凹槽的平坦层图案，包括：
以指定掩膜板作为掩膜对所述平坦层进行曝光、显影后，形成包括所述至少一个凹槽的平坦层图案；
其中，所述指定掩膜板包括第一区域、第二区域以及第三区域，所述第一区域围绕在所述第三区域四周，所述第一区域与所述遮挡区域对应，所述第二区域与所述开口区域对应，所述第三区域与所述凹槽对应。
可选的，所述将所述平坦层处理为平坦层图案，包括：
通过灰度掩膜工艺将所述平坦层处理为平坦层图案，所述平坦层图案的遮挡区域与所述绑定图案平齐。
可选的，所述绑定图案包括第一子绑定图案，所述第一子绑定图案包括至少一个所述导电层。
可选的，所述绑定图案还包括第二子绑定图案，所述在衬底基板上形成绑定图案，包括:
在衬底基板上形成第一绝缘层；
在形成有所述第一绝缘层的衬底基板上形成所述第二子绑定图案；
在形成有所述第二子绑定图案的衬底基板上形成第二绝缘层；
在形成有所述第二绝缘层的衬底基板上形成层间介质层；
在形成有所述层间介质层的衬底基板上形成所述第一子绑定图案。
可选的，所述在形成有所述层间介质层的衬底基板上形成所述第一子绑定图案之前，所述方法包括：
在所述层间介质层和所述第二绝缘层上形成过孔；
所述在形成有所述层间介质层的衬底基板上形成所述第一子绑定图案，包括：
在形成有过孔的所述层间介质层的衬底基板上形成第一子绑定图案，所述第一子绑定图案通过所述过孔与所述第二子绑定图案连接。
可选的，所述平坦层图案的遮挡区域的厚度范围为6500埃至8800埃。
第二方面，提供了一种显示面板，所述显示面板包括：
衬底基板、绑定图案以及平坦层图案；
其中，所述绑定图案位于所述衬底基板上，所述绑定图案包括至少一个导电层，每个所述导电层远离所述衬底基板的一面具有绑定区域，所述平坦层图案包括开口区域和遮挡区域，所述绑定区域在所述衬底基板上的正投影位于所述开口区域在所述衬底基板上的正投影中，所述导电层的侧面在所述衬底基板上的正投影位于所述遮挡区域在所述衬底基板上的正投影中。
可选的，所述平坦层图案的遮挡区域与所述绑定图案平齐。
可选的，所述绑定图案包括第一子绑定图案，所述第一子绑定图案包括至少一个所述导电层。
可选的，所述绑定图案还包括第二子绑定图案，所述第二子绑定图案位于形成有第一绝缘层的衬底基板上，所述第一子绑定图案位于形成有层间介质层的衬底基板上。
可选的，所述层间介质层和所述第二绝缘层上具有过孔，所述第一子绑定图案位于形成有所述过孔的层间介质层的衬底基板上，所述过孔用于连接所述第一子绑定图案以及所述第二子绑定图案。
可选的，所述平坦层图案的遮挡区域的厚度范围为6500埃至8800埃。
第三方面，提供了一种显示装置，所述显示装置包括第二方面所述的显示面板。
本发明实施例提供的技术方案带来的有益效果是：
由于绑定图案包括的导电层的侧面在衬底基板上的正投影位于平坦层图案的遮挡区域在衬底基板上的正投影中，使得该遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，避免了阳极刻蚀液与形成该夹层的金属材料发生置换反应的情况，也避免了由于置换出的金属附着在绑定图案而导致绑定图案短路的风险，因此也避免了显示面板出现异常显示的现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的一种显示面板的部分结构图；
图2是相关技术中提供的另一种显示面板的部分结构图；
图3是本发明实施例提供的一种显示面板的部分结构图；
图4是本发明实施例提供的一种显示面板的俯视图；
图5是本发明实施例提供的另一种显示面板的俯视图；
图6是本发明实施例提供的另一种显示面板的部分结构图；
图7是本发明实施例提供的另一种显示面板的结构示意图；
图8是本发明实施例提供的另一种显示面板的结构示意图；
图9是本发明实施例提供的一种显示面板制造方法的流程图；
图10是本发明实施例提供的另一种显示面板制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
相关技术中常采用多层金属材料来形成绑定图案，在采用刻蚀液对阳极层进行刻蚀时，绑定图案侧面露出的多层金属材料的夹层会与刻蚀液发生置换反应。
例如，该多层金属材料为钛/铝/钛(即Ti/Al/Ti)材料，也即是，该多层金属材料为三层金属材料，中间夹层的金属材料为铝，中间夹层的上下两层金属材料均为钛；待刻蚀的阳极也可以由多层材料制成，例如该多层材料为氧化铟锡/银/氧化铟锡(即ITO/Ag/ITO)材料，也即是，该多层材料为三层材料，中间夹层的材料为银，中间夹层的上下两层材料均为氧化铟锡；刻蚀该阳极采用银(Ag)刻蚀剂(Etchant)，该银刻蚀剂中具有银离子。银蚀刻剂对绑定图案中的铝有腐蚀作用，在腐蚀的过程中，铝原子和蚀刻剂中的银离子发生置换反应，生成物银易吸附在绑定图案表面的不平整区域，导致绑定图案有短路的风险。
图1示出的是相关技术中提供的一种显示面板的部分结构图。该显示面板00包括衬底基板01、形成于衬底基板01上的栅极图案02、形成于栅极图案02上的层间介质(InterLayer Dielectric，ILD)层03以及形成于层间介质层03上的绑定图案04。图1还示意性地示出了由三层金属材料形成的绑定图案的侧面，该侧面露出的金属夹层易与刻蚀剂发生置换反应。
为了便于搭接显示面板以及印刷电路板，绑定图案04通常为衬底基板01上的多个凸起区域。该多个凸起区域的形成原因可以如下：由于层间介质层03的厚度通常较薄，因此，在将层间介质层03覆盖在栅极层02上之后，该层间介质层03会沿着栅极图案02的轮廓凸起，使得该层间介质层03的表面具有多个凸起区域；类似的，由于绑定图案04的厚度通常也较薄，因此，在将其覆盖在层间介质层03上之后，该绑定图案04会沿着层间介质层03的轮廓凸起，使得最终形成的绑定图案04为衬底基板01上的多个凸起区域，该多个凸起区域为不平整区域，该不平整区域易被置换出的金属附着。图1示意性地示出了该不平整区域A。
图2示出的是相关技术中提供的另一种显示面板的部分结构图。图2示出的显示面板00在图1所示的显示面板00的基础上，在层间介质层03上设置了过孔。该过孔使得绑定图案04与栅极层02能够电连接。由于层间介质层03上设置了过孔，使得在形成绑定图案04时，绑定图案04上与该过孔对应的地方会形成凹陷区域，该凹陷区域进一步导致绑定图案04表面不平整，增大了绑定图案04表面的不平整区域的面积。由于该凹陷区域也易被置换出的金属附着，导致绑定图案04表面的不平整区域较易附着更多的金属。
另外，金属不但易附着在不平整区域上，也易悬浮在空气中导致被氧化生成金属氧化物。该金属氧化物若掉落在绑定图案上易影响绑定图案的导电性。例如，置换出的银在空气中氧化成氧化银(AgO)，氧化银若掉落在绑定图案上易影响该绑定图案的导电性。
图3示出了本发明实施例提供的一种显示面板30的部分结构图，显示面板30包括：衬底基板31、绑定图案32以及平坦层(Planarization Layer，PLN)图案33。
其中，绑定图案32形成于衬底基板31上，绑定图案32包括至少一个导电层321，每个导电层321远离衬底基板31的一面具有绑定区域3211。绑定区域3211用于连接显示面板或者印刷电路板。其中，图3示出的是绑定图案23包括两个导电层321的情况。
平坦层图案33为在形成有绑定图案32的衬底基板31上形成平坦层后，将平坦层处理形成的。平坦层图案33包括开口区域331和遮挡区域332，绑定区域3211在衬底基板31上的正投影位于开口区域331在衬底基板31上的正投影中，导电层321的侧面在衬底基板31上的正投影位于遮挡区域332在衬底基板31上的正投影中。
综上所述，本发明实施例提供的显示面板，由于绑定图案包括的导电层的侧面在衬底基板上的正投影位于平坦层图案的遮挡区域在衬底基板上的正投影中，使得该遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，避免了阳极刻蚀液与该夹层发生置换反应的情况，也避免了由于置换出的金属附着在绑定图案而导致绑定图案短路的风险，因此也避免了显示面板出现异常显示的现象。
图4示出的是图3所示的显示面板的俯视图，图3所示的显示面板为图4所示的显示面板在DD’方向的侧视图。
需要说明的是，在其他可选的实现方式中，绑定图案32也可以称为COF单元，多个COF单元可以组成绑定区域，显示面板上可以设置有多个COF单元。绑定图案32可以包括第一子绑定图案，图3示出的即是该绑定图案32包括第一子绑定图案的情况。该第一子绑定图案包括至少一个导电层321，该导电层321也可以称为源漏极金属线，也即是，每个COF单元可以包括第一子绑定图案，该第一子绑定图案包括至少一个源漏极金属线。可选的，平坦层包括有机平坦层，形成该平坦层的材料包括光阻材料(即光刻胶)，则平坦层图案33可以为通过灰度掩膜工艺对平坦层进行曝光、显影处理后形成的。
其中，灰度掩膜板工艺也可以称为半曝光工艺，灰度掩膜板工艺可以在掩膜板(也称为灰度掩膜板)的不同位置提供不同的透光量，在经过一次显影之后，便可以形成厚度不同的多个光刻胶区域，进而可以光刻出厚度不同的多个图案。
在本发明实施例中，该灰度掩膜板可以包括第一区域和第二区域。根据光刻胶的性质不同，第一区域和第二区域的透光量可以不同，以光刻胶为正性光刻胶为例，用于对正性光刻胶进行曝光的灰度掩膜板的第一区域的透光量小于第二区域的透光量。该第一区域对应平坦层图案33的遮挡区域332，第二区域对应显示面板上除遮挡区域332之外的区域，显示面板上除遮挡区域332之外的区域包括平坦层图案33的开口区域331。在经过一次显影之后，便可以形成平坦层图案33。当然，在其他可选的实现方式中也可以采用普通掩膜板形成平坦层图案33，本发明实施例对此不进行限制。
可选的，由于光阻材料具有流动性，将显示面板在水平面上静置一段时间之后，遮挡区域332的表面可以趋于平坦。为了保证遮挡区域332的表面可以较快速地趋于平坦，如图5所示，在显示面板的制造过程中，平坦层图案(该标号图4中未示出)的遮挡区域332可以具有至少一个凹槽3321。形成有凹槽3321的遮挡区域332在每个凹槽3321处均具有高低落差，由于光阻材料具有流动性，处于高处的光阻材料会自发地流向低处以将每个凹槽3321填平，如此加快了遮挡区域332的表面趋于平坦的速度，有效节约了显示面板制造工艺的时间。需要说明的是，遮挡区域332上凹槽3321的数量与形成的遮挡区域332表面的平坦程度以及该表面趋于平坦的速度成正比，也即是，遮挡区域332上凹槽3321的数量越多，遮挡区域332的表面越平坦，且平坦层图案332的表面趋于平坦的速度越快。当然，该凹槽也可以为通槽，本发明实施例对此不进行限制。
可选的，在本发明实施例中，为了使遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，遮挡区域的厚度应该不小于绑定图案的厚度。考虑到绑定图案32用于连接印刷电路板以及显示面板，该印刷电路板以及显示面板均通过引脚(Pin脚)与绑定图案32搭接以实现电连接，为了避免引脚与绑定图案32可以稳定搭接，可以将平坦层图案33的遮挡区域332设置为与绑定图案32平齐，参考图3所示的显示面板。当然，在其他可选的实现方式中，平坦层图案33的遮挡区域332也可以设置为高于绑定图案32，使得该遮挡区域332可以有效将绑定图案32包括的导电层的侧面包裹住，避免被阳极刻蚀液腐蚀。
需要说明的是，平坦层图案33的遮挡区域332与绑定图案32平齐，指的是在水平面静置一段时间之后的遮挡区域332的表面与绑定图案32的表面平齐。如此避免了由于平坦层的形成材料具有流动性而导致静置前和静置后平坦层图案33的遮挡区域332厚度不一致，而导致遮挡区域332最终并非与绑定图案32平齐的情况。
可选的，在其他可选的实现方式中，绑定图案还可以包括第二子绑定图案，即该绑定图案包括第一子绑定图案和第二子绑定图案，在本发明实施例中，以第二子绑定图案包括至少一个栅极图案，第一子绑定图案包括至少一个导电层为例进行说明。图6示出了本发明实施例提供的另一种显示面板的部分结构图，该显示面板30包括形成于衬底基板上的第一栅绝缘层34，在形成有第一栅绝缘层34的衬底基板31上形成的至少一个栅极图案35(图6中以两个栅极图案35为例进行说明)、在形成有栅极图案35的衬底基板31上形成的第二栅绝缘层36、在形成有第二栅绝缘层36的衬底基板31上形成的层间介质层37以及在形成有层间介质层37的衬底基板上形成的至少一个导电层321(图6中以两个导电层321为例进行说明)。另外，该显示面板30还包括平坦层图案33。需要说明的是，图6示出的是在层间介质层37以及第二栅绝缘层36上设置了过孔的情况。至少一个栅极图案35与至少一个导电层321一一对应并通过层间介质层37以及第二栅绝缘层36上设置的过孔电连接。
在图6所示的实现方式中，绑定图案32除了包括至少一个导电层321之外，还包括与该导电层一一对应连接的至少一个栅极图案35，一个导电层321和一个对应的栅极图案35可以用于组成一个COF焊盘(pad)，一个COF pad可以称为一个绑定图案32。
图7示出的是图6所示的显示面板的剖面图，并且，在图6所示的显示面板的遮挡区域332中形成有至少一个凹槽3321的示意图。从图7中可以看出，至少一个导电层321上具有用于连接第一子图案和第二子绑定图案的多个过孔D。
图8示意性地示出了一种显示面板的结构示意图，该显示面板包括可操作区域(Active Area，AA)以及3个COF单元(即3个绑定图案32)，其中每个COF单元均包括至少一个COF Pad(即包括至少一个导电层321以及对应的至少一个栅极图案)。AA和该3个COF单元(即绑定图案)均设置于衬底基板31上，该衬底基板31可以为薄膜晶体管(Thin FilmTransistor，TFT)玻璃，该TFT玻璃也可以称为液晶玻璃或者电控液晶玻璃等。
可选的，平坦层图案33的遮挡区域的厚度范围可以为6500埃至8800埃，示例的，平坦层图案33的遮挡区域的厚度为8800埃。请继续参考图6，假设该图中第二栅绝缘层36的厚度为1300埃、层间介质层37的厚度为5000埃、每个栅极图案35的厚度为2500埃以及每个导电层321的厚度为6300埃，当平坦层图案33的遮挡区域的厚度为8800埃时，该平坦层图案33的遮挡区域可以填充导电层321与层间介质层37之间的断差，使得导电层321与导电层321之间可以趋于平坦，既避免了导电层的侧面会露出夹层的情况，又使得印刷电路板以及显示面板可以通过Pin脚与绑定图案32稳定搭接，保证了显示面板的正常显示效果。
综上所述，本发明实施例提供的显示面板，由于绑定图案包括的导电层的侧面在衬底基板上的正投影位于平坦层图案的遮挡区域在衬底基板上的正投影中，使得该遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，避免了阳极刻蚀液与该夹层发生置换反应的情况，也避免了由于置换出的金属附着在绑定图案而导致绑定图案短路的风险，在一定程度上避免了显示面板出现异常显示的现象。另外，由于将平坦层图案的遮挡区域设置为与绑定图案平齐，使得印刷电路板以及显示面板可以与绑定图案进行稳定搭接，避免引脚断裂的情况，也在一定程度上避免了显示面板出现异常显示的现象。
图9示出的是本发明实施例提供的一种显示面板制造方法的流程图，该方法可以用于制造图3所示的显示面板，该方法包括：
步骤901、在衬底基板上形成绑定图案，绑定图案包括至少一个导电层，每个导电层远离衬底基板的一面具有绑定区域。
步骤902、在形成有绑定图案的衬底基板上形成平坦层。
步骤903、将平坦层处理为平坦层图案。
该平坦层图案包括开口区域和遮挡区域，绑定区域在衬底基板上的正投影位于开口区域在所述衬底基板上的正投影中，导电层的侧面在衬底基板上的正投影位于遮挡区域在衬底基板上的正投影中。
综上所述，本发明实施例提供的显示面板制造方法，由于绑定图案包括的导电层的侧面在衬底基板上的正投影位于平坦层图案的遮挡区域在衬底基板上的正投影中，使得该遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，避免了阳极刻蚀液与该夹层发生置换反应的情况，也避免了由于置换出的金属附着在绑定图案而导致绑定图案短路的风险，因此也避免了显示面板出现异常显示的现象。
可选的，绑定图案可以包括第一子绑定图案，该第一子绑定图案包括至少一个导电层。则该显示面板的制造方法可以参考图9所示的实施例。
可选的，绑定图案还可以包括第二子绑定图案，即该绑定图案包括第一子绑定图案和第二子绑定图案。本发明实施例中，以第二子绑定图案包括至少一个栅极图案，第一子绑定图案包括至少一个导电层，第一绝缘层包括第一栅绝缘层以及第二绝缘层包括第二栅绝缘层为例进行说明。图10示出了本发明实施例提供的另一种显示面板的制造方法的流程图，该方法可以用于形成图7所示的显示面板，该方法包括：
步骤1001、在衬底基板上形成第一栅绝缘层。
可选的，通过涂覆等方式在衬底基板上形成第一栅绝缘层。该第一栅绝缘层可以与AA中形成的第一栅绝缘层同层设置。
步骤1002、在形成有第一栅绝缘层的衬底基板上形成栅极图案。
可选的，通过构图工艺将衬底基板上形成的第一栅绝缘层处理形成至少一个栅极图案。该至少一个栅极图案可以与AA中每个像素的栅极图案同层设置，且通过一次构图工艺形成。
步骤1003、在形成有栅极图案的衬底基板上形成第二栅绝缘层。
可选的，通过涂覆等方式在衬底基板上形成第二栅绝缘层。该第二栅绝缘层可以与AA中形成的第二栅绝缘层同层设置。
步骤1004、在形成有第二栅绝缘层的衬底基板上形成层间介质层。
可选的，通过涂覆等方式在形成有第二栅绝缘层的衬底基板上形成层间介质层。该层间介质层可以与AA中形成的层间介质层同层设置。
步骤1005、在层间介质层和第二绝缘层上形成过孔。
该过孔可以为多个。
步骤1006、在形成有过孔的层间介质层的衬底基板上至少一个导电层。
该至少一个导电层中的每个导电层可以通过一个过孔与对应的栅极图案连接。可选的，通过构图工艺在形成有层间介质层的衬底基板上形成至少一个导电层。该至少一个导电层可以与AA中每个像素的源漏极金属图案同层设置，且通过一次构图工艺形成。该绑定图案包括至少一个导电层，每个导电层远离衬底基板的一面具有绑定区域。
步骤1007、在形成有至少一个导电层的衬底基板上形成平坦层。
可选的，通过涂覆等方式在衬底基板上形成平坦层。该平坦层可以与AA中形成的平坦层同层设置。
步骤1008、将平坦层处理为平坦层图案。
该平坦层图案包括开口区域和遮挡区域，绑定区域在衬底基板上的正投影位于开口区域在所述衬底基板上的正投影中，导电层的侧面在衬底基板上的正投影位于遮挡区域在衬底基板上的正投影中。
可选的，步骤1008可以包括：通过灰度掩膜板工艺将平坦层处理为平坦层图案，平坦层图案的遮挡区域与绑定图案平齐。当绑定图案包括第一子绑定图案和第二子绑定图案时，该遮挡区域与绑定图案中远离衬底基板的一层子绑定图案的外表面平齐。平坦层图案的遮挡区域与绑定图案平齐的相关描述可以参考前述装置侧实施例，在此不再赘述。
可选的，步骤1008可以包括：以指定掩膜板作为掩膜对平坦层进行曝光、显影后，形成包括至少一个凹槽的平坦层图案。可选的，该指定掩膜板可以为前述描述的灰度掩膜板，或者其他掩膜板，本发明实施例对此不进行限制。该指定掩膜板可以包括第一区域、第二区域以及第三区域，该第一区域围绕在第三区域四周，该第一区域可以与遮挡区域对应，该第二区域可以与开口区域对应，该第三区域可以与该至少一个凹槽对应。在采用该指定掩膜板对平坦层进行曝光显影之后，可以形成平坦层图案，该平坦层图案包括开口区域和遮挡区域，该遮挡区域中还形成有至少一个凹槽。与凹槽有关的描述可以参考前述装置侧实施例，在此不再赘述。
当然，该指定掩膜板也可以为普通掩膜板(即二元掩膜板)，采用普通的掩膜工艺将平坦层处理为平坦层图案，该普通掩膜板中可以具有与至少一个凹槽对应的区域，以在遮挡区域中形成至少一个凹槽，本发明实施例对此不进行限制。
可选的，平坦层图案的遮挡区域的厚度为8800埃。
综上所述，本发明实施例提供的显示面板制造方法，由于绑定图案包括的导电层的侧面在衬底基板上的正投影位于平坦层图案的遮挡区域在衬底基板上的正投影中，使得该遮挡区域能够覆盖导电层侧面可能会露出夹层的区域，避免了阳极刻蚀液与该夹层发生置换反应的情况，也避免了由于置换出的金属附着在绑定图案而导致绑定图案短路的风险，在一定程度上避免了显示面板出现异常显示的现象。另外，由于将平坦层图案的遮挡区域设置为与绑定图案平齐，使得印刷电路板以及显示面板可以与绑定图案进行稳定搭接，避免引脚断裂的情况，也在一定程度上避免了显示面板出现异常显示的现象。
本发明实施例还提供一种显示装置，该显示装置包括上述实施例提供的显示面板。显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种显示面板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成绑定图案，所述绑定图案包括至少一个导电层，每个所述导电层远离所述衬底基板的一面具有绑定区域；
在形成有所述绑定图案的衬底基板上形成平坦层；
将所述平坦层处理为平坦层图案，所述平坦层图案包括开口区域和遮挡区域，所述绑定区域在所述衬底基板上的正投影位于所述开口区域在所述衬底基板上的正投影中，所述导电层的侧面在所述衬底基板上的正投影位于所述遮挡区域在所述衬底基板上的正投影中。
2.根据权利要求1所述的显示面板的制造方法，其特征在于，所述将所述平坦层处理为平坦层图案，包括：
将所述平坦层处理为包括至少一个凹槽的平坦层图案，所述至少一个凹槽位于所述平坦层图案的遮挡区域中。
3.根据权利要求2所述的显示面板的制造方法，其特征在于，所述平坦层的材料包括光阻材料，所述将所述平坦层处理为包括至少一个凹槽的平坦层图案，包括：
以指定掩膜板作为掩膜对所述平坦层进行曝光、显影后，形成包括所述至少一个凹槽的平坦层图案；
其中，所述指定掩膜板包括第一区域、第二区域以及第三区域，所述第一区域围绕在所述第三区域四周，所述第一区域与所述遮挡区域对应，所述第二区域与所述开口区域对应，所述第三区域与所述凹槽对应。
4.根据权利要求1所述的显示面板的制造方法，其特征在于，所述将所述平坦层处理为平坦层图案，包括：
通过灰度掩膜工艺将所述平坦层处理为平坦层图案，所述平坦层图案的遮挡区域与所述绑定图案平齐。
5.根据权利要求1至4任一所述的显示面板的制造方法，其特征在于，所述绑定图案包括第一子绑定图案，所述第一子绑定图案包括至少一个所述导电层。
6.根据权利要求5所述的显示面板的制造方法，其特征在于，所述绑定图案还包括第二子绑定图案，所述在衬底基板上形成绑定图案，包括:
在衬底基板上形成第一绝缘层；
在形成有所述第一绝缘层的衬底基板上形成所述第二子绑定图案；
在形成有所述第二子绑定图案的衬底基板上形成第二绝缘层；
在形成有所述第二绝缘层的衬底基板上形成层间介质层；
在形成有所述层间介质层的衬底基板上形成所述第一子绑定图案。
7.根据权利要求6所述的显示面板的制造方法，其特征在于，所述在形成有所述层间介质层的衬底基板上形成所述第一子绑定图案之前，所述方法包括：
在所述层间介质层和所述第二绝缘层上形成过孔；
所述在形成有所述层间介质层的衬底基板上形成所述第一子绑定图案，包括：
在形成有过孔的所述层间介质层的衬底基板上形成第一子绑定图案，所述第一子绑定图案通过所述过孔与所述第二子绑定图案连接。
8.根据权利要求1至4任一所述的显示面板的制造方法，其特征在于，
所述平坦层图案的遮挡区域的厚度范围为6500埃至8800埃。
9.一种显示面板，其特征在于，所述显示面板包括：
衬底基板、绑定图案以及平坦层图案；
其中，所述绑定图案位于所述衬底基板上，所述绑定图案包括至少一个导电层，每个所述导电层远离所述衬底基板的一面具有绑定区域，所述平坦层图案包括开口区域和遮挡区域，所述绑定区域在所述衬底基板上的正投影位于所述开口区域在所述衬底基板上的正投影中，所述导电层的侧面在所述衬底基板上的正投影位于所述遮挡区域在所述衬底基板上的正投影中。
10.根据权利要求9所述的显示面板，其特征在于，
所述平坦层图案的遮挡区域与所述绑定图案平齐。
11.根据权利要求9或10所述的显示面板，其特征在于，所述绑定图案包括第一子绑定图案，所述第一子绑定图案包括至少一个所述导电层。
12.根据权利要求11所述的显示面板，其特征在于，
所述绑定图案还包括第二子绑定图案，所述第二子绑定图案位于形成有第一绝缘层的衬底基板上，所述第一子绑定图案位于形成有层间介质层的衬底基板上。
13.根据权利要求12所述的显示面板，其特征在于，所述层间介质层和所述第二绝缘层上具有过孔，所述第一子绑定图案位于形成有所述过孔的层间介质层的衬底基板上，所述过孔用于连接所述第一子绑定图案以及所述第二子绑定图案。
14.根据权利要求9或10所述的显示面板，其特征在于，
所述平坦层图案的遮挡区域的厚度范围为6500埃至8800埃。
15.一种显示装置，其特征在于，所述显示装置包括权利要求9至14任一所述的显示面板。
CN201910955832.1A 2019-10-09 2019-10-09 显示面板及其制造方法、显示装置 Active CN110676217B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910955832.1A CN110676217B (zh) 2019-10-09 2019-10-09 显示面板及其制造方法、显示装置
PCT/CN2020/118821 WO2021068805A1 (zh) 2019-10-09 2020-09-29 显示面板及其制造方法、显示装置
US17/419,812 US12034014B2 (en) 2019-10-09 2020-09-29 Display panel, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910955832.1A CN110676217B (zh) 2019-10-09 2019-10-09 显示面板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN110676217A true CN110676217A (zh) 2020-01-10
CN110676217B CN110676217B (zh) 2021-12-10

Family

ID=69081224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910955832.1A Active CN110676217B (zh) 2019-10-09 2019-10-09 显示面板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US12034014B2 (zh)
CN (1) CN110676217B (zh)
WO (1) WO2021068805A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933671A (zh) * 2020-08-17 2020-11-13 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
WO2021068805A1 (zh) * 2019-10-09 2021-04-15 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN113516910A (zh) * 2020-04-09 2021-10-19 上海和辉光电有限公司 显示面板及其绑定区平坦化方法
WO2021227753A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225463A1 (en) * 2012-03-28 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
CN107579040A (zh) * 2017-09-07 2018-01-12 京东方科技集团股份有限公司 一种掩膜版、阵列基板及其制作方法
CN108550588A (zh) * 2018-06-08 2018-09-18 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536207A (zh) 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107272244B (zh) * 2017-08-15 2020-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN110676217B (zh) * 2019-10-09 2021-12-10 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225463A1 (en) * 2012-03-28 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
CN107579040A (zh) * 2017-09-07 2018-01-12 京东方科技集团股份有限公司 一种掩膜版、阵列基板及其制作方法
CN108550588A (zh) * 2018-06-08 2018-09-18 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021068805A1 (zh) * 2019-10-09 2021-04-15 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US12034014B2 (en) 2019-10-09 2024-07-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, manufacturing method thereof, and display device
CN113516910A (zh) * 2020-04-09 2021-10-19 上海和辉光电有限公司 显示面板及其绑定区平坦化方法
WO2021227753A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
CN111933671A (zh) * 2020-08-17 2020-11-13 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
CN111933671B (zh) * 2020-08-17 2022-07-26 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US20220077200A1 (en) 2022-03-10
CN110676217B (zh) 2021-12-10
US12034014B2 (en) 2024-07-09
WO2021068805A1 (zh) 2021-04-15

Similar Documents

Publication Publication Date Title
CN110676217B (zh) 显示面板及其制造方法、显示装置
US11387261B2 (en) Array substrate and display device
CN109375405B (zh) 显示面板及其制作方法、显示装置
US10923508B2 (en) Array substrate and manufacturing method therefor, display panel, and display device
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
US20120120616A1 (en) Wiring board, method for manufacturing same, display panel, and display device
CN108288437B (zh) 连接器及其制造方法、显示屏
CN111599823B (zh) 阵列基板及显示装置
US10199397B2 (en) Electrical connection structure, array substrate and display device
CN109148485B (zh) 阵列基板及其制作方法和显示装置
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
EP3657241B1 (en) Array substrate and manufacturing method thereof, and display device
JP2007250616A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法、及び電気光学装置、並びに電子機器
CN218918890U (zh) 显示面板及移动终端
US20220330430A1 (en) Bonding pad structure
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
US11391999B2 (en) Display device and method of manufacturing the same
CN114667481B (zh) 显示基板及其制作方法、显示装置
US20060046374A1 (en) Conducting line terminal structure for display device
EP1478971B1 (en) Liquid crystal display device
US12041829B2 (en) Chip-on-film structure, display apparatus and method for manufacturing same
EP3961713A1 (en) Display device and method for providing the same
CN217881509U (zh) 显示面板及移动终端
CN113064306B (zh) 基板结构的制造方法、基板结构及显示面板
US20230180548A1 (en) Chip-on-film structure, display apparatus and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant