CN111930172B - 一种单运放自偏置的共源共栅带隙基准电路 - Google Patents
一种单运放自偏置的共源共栅带隙基准电路 Download PDFInfo
- Publication number
- CN111930172B CN111930172B CN202010915486.7A CN202010915486A CN111930172B CN 111930172 B CN111930172 B CN 111930172B CN 202010915486 A CN202010915486 A CN 202010915486A CN 111930172 B CN111930172 B CN 111930172B
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- source
- drain
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种单运放自偏置的共源共栅带隙基准电路，包括以下：启动电路、自偏置电流源、单级运算放大器和带隙基准源核心电路；所述启动电路与所述自偏置电流源电性连接；所述自偏置电流源与所述单机运算放大器电性连接；所述单机运算放大器与所述带隙基准源核心电路电性连接；所述启动电路用于消除简并点；所述自偏置电流源用于为所述带隙基准源核心电路提供共自偏置电流；本发明的有益效果是：设计版图面积小，制造成本低，稳定性高、功耗低。
Description
技术领域
本发明涉及电子电路领域，尤其涉及一种单运放自偏置的共源共栅带隙基准电路。
背景技术
带隙基准源广泛的应用于各种模拟、数模混合信号和电源管理等集成电路中，其目的就是建立一个与电源电压、温度和工艺无关的直流电压或电流。带隙基准源的设计优劣直接影响芯片电路乃至整个***的性能，如数据转换器、比较器和误差放大器等电路均需要带隙基准源提供精确稳定的带隙基准电压以及带隙基准电流。因此带隙基准源的设计在整个电路***中占据重要的位置，提高带隙基准源的性能有助于提高电路***工作的稳定性和可靠性。
发明内容
本发明为了解决现有技术中存在的不足，提供一种单运放自偏置的共源共栅带隙基准电路，采用了单级运算放大器即完成了Vx,Vy误差信号的放大功能；设计了自偏置电流源电路，利用运算放大器的输出信号对电流进行偏置。此外，还设计了简单有效的启动电路，消除了简并点。
所述一种单运放自偏置的共源共栅带隙基准电路，具体包括：
启动电路、自偏置电流源、单级运算放大器和带隙基准源核心电路；所述启动电路与所述自偏置电流源电性连接；所述自偏置电流源与所述带隙基准源核心电路电性连接；所述单级运算放大器与所述带隙基准源核心电路电性连接；所述启动电路用于消除简并点；所述自偏置电流源用于为单级运算放大器和带隙基准源核心电路提供电流镜像；所述单级运算放大器用于误差信号的放大；所述带隙基准源核心电路用于产生与温度弱相关的带隙基准电压；整个电路工作原理为：所述启动电路消除简并点，使电路正常启动；电路启动后，所述自偏置电流源为所述带隙基准源核心电路和所述单级运算放大器提供电流镜像；所述带隙基准源核心电路产生Vref；所述单级运算放大器通过电压误差放大进行电流反馈控制；
所述启动电路与Mb2、Mb3构成电流通路，用于消除简并点；所述自偏置电流源用于为单级运算放大器和带隙基准源核心电路提供电流镜像；所述单级运算放大器用于Vx和Vy误差信号放大，并根据该误差信号调节Mb1、Mr3、Mr4、Mr5的栅极电压，从而反馈控制带隙基准源核心电路的电流大小；所述带隙基准源核心电路用于产生与温度弱相关的带隙基准电压Vref。
进一步地，所述启动电路包括MOS管Ms1、Ms2、Ms3和Ms4；所述Ms1的栅极与Ms2的源极电性连接；Ms1的源极与所述自偏置电流源电性连接；Ms1的漏极与Ms1的栅极电性连接；所述Ms2的栅极与Ms3的源极电性连接；Ms2的漏极与Ms2栅极电性连接；所述Ms3的栅极与Ms4的源极电性连接；Ms3的漏极与Ms3的栅极电性连接；所述Ms4的栅极与所述自偏置电流源电性连接；Ms4的漏极与Ms4的栅极电性连接；
所述启动电路工作原理为：Ms1～Ms4和Mb2、Mb3均为二极管连接方式，使得6个MOS管能够在VDD与GND之间形成电流通路，消除简并点，使电路能够正常启动。
进一步地，所述自偏置电流源包括MOS管Mb1、Mb2、Mb3；所述Mb1的源极和Ms1的源极电性连接；Mb1的栅极与所述带隙基准源核心电路电性连接；Mb1的漏极与Mb2的源极电性连接；Mb2的源极还与Ms4的栅极电性连接；Mb2的栅极与Mb2的漏极电性连接；Mb2的漏极与Mb3的栅极和Mb3的漏极电性连接；Mb3的源极接地；
所述自偏置电流源工作原理为：所述启动电路形成电流通路后，M0产生镜像电流，使得所述单级运算放大器进入工作状态，其输出信号OUT连接到Mb1栅极，最终使Mb1、Mb2形成新的电流通路，产生自偏置电流。
进一步地，所述单级运算放大器包括MOS管M0、M1、M2、M3和M4；所述M3的源极和M4的源极电性连接；M3的栅极和M4的栅极电性连接；M3的栅极和M3的漏极电性连接；M3的漏极和M1的漏极电性连接；M1的栅极与所述带隙基准源核心电路电性连接；M1的源极与M0的漏极电性连接；M0的源极接地；M1的源极还与M2的源极电性连接；M2的栅极与所述带隙基准源核心电路电性连接；M2的漏极与M4的漏极电性连接；M2的漏极还与所述带隙基准源核心电路电性连接；
所述单级运算放大器的工作原理为：自偏置电流源为所述单级运算放大器的M0提供电流镜像，M1和M2为输入差分对，M3和M4为电流镜负载。
进一步地，所述带隙基准源核心电路包括MOS管Mr1、Mr2、Mr3、Mr4、Mr5、Mr6、电阻R1、R2、三极管Q1、Q2和Q3；所述Mr3的源极与Mb1的源极电性连接；Mr3的栅极与Mr4的栅极电性连接；Mr3的漏极与Mr1的源极电性连接；Mr1的栅极与Mr2的栅极电性连接；Mr1的漏极与M2的栅极电性连接；Mr1的漏极还与三极管Q1的发射极电性连接；三极管Q1的基极与Q2的基极电性连接，并接地；三极管Q1的集电极接地；三极管Q2的集电极接地；三极管Q2的发射极与电阻R1的一端连接；电阻R1的另一端与Mr2的漏极电性连接；Mr2的源极与Mr4的漏极电性连接；Mr4的源极与Mr3的源极电性连接；Mr5的源极与Mr4的源极电性连接；Mr5的栅极与Mb1的栅极电性连接；Mr5的漏极与Mr6的源极电性连接；Mr6的栅极与Mr6的漏极电性连接；Mr6的漏极与电阻R2的一端电性连接；电阻R2的另一端与三极管Q3的发射极电性连接；三极管Q3的基极与集电极电性连接，并接地。
所述M1、M2为NMOS管；所述M3、M4为PMOS管。
本发明提供的技术方案带来的有益效果是：设计版图面积小，制造成本低，稳定性高、功耗低。
附图说明
图1是本发明实施例的一种单运放自偏置的共源共栅带隙基准电路的流程图；
图2是本发明实施例在电压监视方面的功能应用示意图；
图3是本发明实施例在模拟数字转换器AD/DA芯片的应用示意图；
图4是本发明实施例在电源稳压芯片上的应用示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
请参考图1，图1是本发明实施例的一种单运放自偏置的共源共栅带隙基准电路的原理图，具体包括：
启动电路、自偏置电流源、单级运算放大器和带隙基准源核心电路；所述启动电路与所述自偏置电流源电性连接；所述自偏置电流源与所述带隙基准源核心电路电性连接；所述单级运算放大器与所述带隙基准源核心电路电性连接；所述启动电路用于消除简并点；所述自偏置电流源用于为单级运算放大器和带隙基准源核心电路提供电流镜像；所述单级运算放大器用于误差信号的放大；所述带隙基准源核心电路用于产生与温度弱相关的带隙基准电压；整个电路工作原理为：所述启动电路消除简并点，使电路正常启动；电路启动后，所述自偏置电流源为所述带隙基准源核心电路和所述单级运算放大器提供电流镜像；所述带隙基准源核心电路产生Vref；所述单级运算放大器通过电压误差放大进行电流反馈控制；
所述启动电路与Mb2、Mb3构成电流通路，用于消除简并点；所述自偏置电流源用于为单级运算放大器和带隙基准源核心电路提供电流镜像；所述单级运算放大器用于Vx和Vy误差信号放大，并根据该误差信号调节Mb1、Mr3、Mr4、Mr5的栅极电压，从而反馈控制带隙基准源核心电路的电流大小；所述带隙基准源核心电路用于产生与温度弱相关的带隙基准电压Vref。
所述启动电路包括MOS管Ms1、Ms2、Ms3和Ms4；所述Ms1的栅极与Ms2的源极电性连接；Ms1的源极与所述自偏置电流源电性连接；Ms1的漏极与Ms1的栅极电性连接；所述Ms2的栅极与Ms3的源极电性连接；Ms2的漏极与Ms2栅极电性连接；所述Ms3的栅极与Ms4的源极电性连接；Ms3的漏极与Ms3的栅极电性连接；所述Ms4的栅极与所述自偏置电流源电性连接；Ms4的漏极与Ms4的栅极电性连接；
所述启动电路工作原理为：Ms1～Ms4和Mb2、Mb3均为二极管连接方式，使得6个MOS管能够在VDD与GND之间形成电流通路，消除简并点，使电路能够正常启动。
所述自偏置电流源包括MOS管Mb1、Mb2、Mb3；所述Mb1的源极和Ms1的源极电性连接；Mb1的栅极与所述带隙基准源核心电路电性连接；Mb1的漏极与Mb2的源极电性连接；Mb2的源极还与Ms4的栅极电性连接；Mb2的栅极与Mb2的漏极电性连接；Mb2的漏极与Mb3的栅极和Mb3的漏极电性连接；Mb3的源极接地；
所述自偏置电流源工作原理为：所述启动电路形成电流通路后，M0产生镜像电流，使得所述单级运算放大器进入工作状态，其输出信号OUT连接到Mb1栅极，最终使Mb1、Mb2形成新的电流通路，产生自偏置电流。
所述单级运算放大器包括MOS管M0、M1、M2、M3和M4；所述M3的源极和M4的源极电性连接；M3的栅极和M4的栅极电性连接；M3的栅极和M3的漏极电性连接；M3的漏极和M1的漏极电性连接；M1的栅极与所述带隙基准源核心电路电性连接；M1的源极与M0的漏极电性连接；M0的源极接地；M1的源极还与M2的源极电性连接；M2的栅极与所述带隙基准源核心电路电性连接；M2的漏极与M4的漏极电性连接；M2的漏极还与所述带隙基准源核心电路电性连接；
所述单级运算放大器的工作原理为：自偏置电流源为所述单级运算放大器的M0提供电流镜像，M1和M2为输入差分对，M3和M4为电流镜负载。
所述带隙基准源核心电路包括MOS管Mr1、Mr2、Mr3、Mr4、Mr5、Mr6、电阻R1、R2、三极管Q1、Q2和Q3；所述Mr3的源极与Mb1的源极电性连接；Mr3的栅极与Mr4的栅极电性连接；Mr3的漏极与Mr1的源极电性连接；Mr1的栅极与Mr2的栅极电性连接；Mr1的漏极与M2的栅极电性连接；Mr1的漏极还与三极管Q1的发射极电性连接；三极管Q1的基极与Q2的基极电性连接，并接地；三极管Q1的集电极接地；三极管Q2的集电极接地；三极管Q2的发射极与电阻R1的一端连接；电阻R1的另一端与Mr2的漏极电性连接；Mr2的源极与Mr4的漏极电性连接；Mr4的源极与Mr3的源极电性连接；Mr5的源极与Mr4的源极电性连接；Mr5的栅极与Mb1的栅极电性连接；Mr5的漏极与Mr6的源极电性连接；Mr6的栅极与Mr6的漏极电性连接；Mr6的漏极与电阻R2的一端电性连接；电阻R2的另一端与三极管Q3的发射极电性连接；三极管Q3的基极与集电极电性连接，并接地。
所述M1、M2为NMOS管；所述M3、M4为PMOS管。
带隙基准电路由于能够产生的稳定的电压，且几乎不随CMOS工艺、供电电压、温度变化。因此，广泛应用于各种集成电路设计中(属于业界常识)。本方案提供的电路可以应用于多种场景，如电压监视芯片(如图2所示的TPS3831，通过比较VDD的电阻分压与VREF的电压值，从而实现电压监视功能)，模拟数字转换器AD/DA芯片(如图3所示的TLV5636，利用带隙电压基准为DA输出提供参考电压)，以及电源稳压芯片等(如图4所示的ADP150，通过放大带隙基准电压与VO电阻分压的误差，将输出稳定在所设定的电压值上)。
与现有技术方法相比，本发明的优点是：
1)用单级运算放大器代替二级运算放大器，无需米勒补偿，环路增益相位裕量大，因此整个带隙基准电路稳定性更高；
2)省略掉了米勒补偿电容，从而版图面积更小，IC制造成本低；
3)设计了用于带隙基准源的自偏置电流源电路，无需额外的电流源产生电路，并省略了一级放大电路，因此结构简单，集成度高且功耗低；
4)设计了相应的启动电路，简单有效，且适用于宽的电压范围，温度范围以及tt、ff、ss各种工艺；
本发明提供的技术方案带来的有益效果是：设计版图面积小，制造成本低，稳定性高、功耗低。
在本专利中，如涉及到前、后、上、下等方位词，则是以附图中各装置位于图中以及设备相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。
在不冲突的情况下，本专利中上述实施例及实施例中的特征可以相互结合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种单运放自偏置的共源共栅带隙基准电路，其特征在于：具体包括：启动电路、自偏置电流源、单级运算放大器和带隙基准源核心电路；所述启动电路与所述自偏置电流源电性连接；所述自偏置电流源与所述带隙基准源核心电路电性连接；所述单级运算放大器与所述带隙基准源核心电路电性连接；所述启动电路用于消除简并点；所述自偏置电流源用于为单级运算放大器和带隙基准源核心电路提供电流镜像；所述单级运算放大器用于误差信号的放大；所述带隙基准源核心电路用于产生与温度弱相关的带隙基准电压；整个电路工作原理为：所述启动电路消除简并点，使电路正常启动；电路启动后，所述自偏置电流源为所述带隙基准源核心电路和所述单级运算放大器提供电流镜像；所述带隙基准源核心电路产生Vref；所述单级运算放大器通过电压误差放大进行电流反馈控制；
所述启动电路与Mb2、Mb3构成电流通路，用于消除简并点；所述自偏置电流源用于为单级运算放大器和带隙基准源核心电路提供电流镜像；所述单级运算放大器用于Vx和Vy误差信号放大，并根据该误差信号调节Mb1、Mr3、Mr4、Mr5的栅极电压，从而反馈控制带隙基准源核心电路的电流大小；所述带隙基准源核心电路用于产生与温度弱相关的带隙基准电压Vref；
所述启动电路包括MOS管Ms1、Ms2、Ms3和Ms4；所述Ms1的栅极与Ms2的源极电性连接；Ms1的源极与所述自偏置电流源电性连接；Ms1的漏极与Ms1的栅极电性连接；所述Ms2的栅极与Ms3的源极电性连接；Ms2的漏极与Ms2栅极电性连接；所述Ms3的栅极与Ms4的源极电性连接；Ms3的漏极与Ms3的栅极电性连接；所述Ms4的栅极与所述自偏置电流源电性连接；Ms4的漏极与Ms4的栅极电性连接；
所述启动电路工作原理为：Ms1～Ms4和Mb2、Mb3均为二极管连接方式，使得6个MOS管能够在VDD与GND之间形成电流通路，消除简并点，使电路能够正常启动；
所述自偏置电流源包括MOS管Mb1、Mb2、Mb3；所述Mb1的源极和Ms1的源极电性连接；Mb1的栅极与所述带隙基准源核心电路电性连接；Mb1的漏极与Mb2的源极电性连接；Mb2的源极还与Ms4的栅极电性连接；Mb2的栅极与Mb2的漏极电性连接；Mb2的漏极与Mb3的栅极和Mb3的漏极电性连接；Mb3的源极接地；
所述自偏置电流源工作原理为：所述启动电路形成电流通路后，M0产生镜像电流，使得所述单级运算放大器进入工作状态，其输出信号OUT连接到Mb1栅极，最终使Mb1、Mb2形成新的电流通路，产生自偏置电流；
所述单级运算放大器包括MOS管M0、M1、M2、M3和M4；所述M3的源极和M4的源极电性连接；M3的栅极和M4的栅极电性连接；M3的栅极和M3的漏极电性连接；M3的漏极和M1的漏极电性连接；M1的栅极与所述带隙基准源核心电路电性连接；M1的源极与M0的漏极电性连接；M0的源极接地；M1的源极还与M2的源极电性连接；M2的栅极与所述带隙基准源核心电路电性连接；M2的漏极与M4的漏极电性连接；M2的漏极还与所述带隙基准源核心电路电性连接；
所述单级运算放大器的工作原理为：自偏置电流源为所述单级运算放大器的M0提供电流镜像，M1和M2为输入差分对，M3和M4为电流镜负载；
所述带隙基准源核心电路包括MOS管Mr1、Mr2、Mr3、Mr4、Mr5、Mr6、电阻R1、R2、三极管Q1、Q2和Q3；所述Mr3的源极与Mb1的源极电性连接；Mr3的栅极与Mr4的栅极电性连接；Mr3的漏极与Mr1的源极电性连接；Mr1的栅极与Mr2的栅极电性连接；Mr1的漏极与M2的栅极电性连接；Mr1的漏极还与三极管Q1的发射极电性连接；三极管Q1的基极与Q2的基极电性连接，并接地；三极管Q1的集电极接地；三极管Q2的集电极接地；三极管Q2的发射极与电阻R1的一端连接；电阻R1的另一端与Mr2的漏极电性连接；Mr2的源极与Mr4的漏极电性连接；Mr4的源极与Mr3的源极电性连接；Mr5的源极与Mr4的源极电性连接；Mr5的栅极与Mb1的栅极电性连接；Mr5的漏极与Mr6的源极电性连接；Mr6的栅极与Mr6的漏极电性连接；Mr6的漏极与电阻R2的一端电性连接；电阻R2的另一端与三极管Q3的发射极电性连接；三极管Q3的基极与集电极电性连接，并接地。
2.如权利要求1所述的一种单运放自偏置的共源共栅带隙基准电路，其特征在于：所述M1、M2为NMOS管；所述M3、M4为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010915486.7A CN111930172B (zh) | 2020-09-03 | 2020-09-03 | 一种单运放自偏置的共源共栅带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010915486.7A CN111930172B (zh) | 2020-09-03 | 2020-09-03 | 一种单运放自偏置的共源共栅带隙基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111930172A CN111930172A (zh) | 2020-11-13 |
| CN111930172B true CN111930172B (zh) | 2022-04-15 |
Family
ID=73309131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010915486.7A Expired - Fee Related CN111930172B (zh) | 2020-09-03 | 2020-09-03 | 一种单运放自偏置的共源共栅带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111930172B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114690831B (zh) * | 2022-03-21 | 2023-03-10 | 电子科技大学 | 一种电流自偏置的串联cmos带隙基准源 |
| CN115079767A (zh) * | 2022-06-28 | 2022-09-20 | 汇春科技(成都)有限公司 | 带隙基准电压源 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100080958A (ko) * | 2008-12-05 | 2010-07-14 | 한국전자통신연구원 | 기준 바이어스 발생 회로 |
| CN102289243A (zh) * | 2011-06-30 | 2011-12-21 | 西安电子科技大学 | Cmos带隙基准源 |
| CN102495659A (zh) * | 2011-12-27 | 2012-06-13 | 东南大学 | 一种指数温度补偿的低温漂cmos带隙基准电压源 |
| CN103455075A (zh) * | 2013-08-30 | 2013-12-18 | 江苏物联网研究发展中心 | 基于mems传感器的电压基准通用启动电路 |
| CN105116954A (zh) * | 2015-09-07 | 2015-12-02 | 卓捷创芯科技（深圳）有限公司 | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 |
| CN107704013A (zh) * | 2017-10-25 | 2018-02-16 | 丹阳恒芯电子有限公司 | 一种物联网中的全cmos基准电路 |
| CN109917842A (zh) * | 2019-04-16 | 2019-06-21 | 卓捷创芯科技（深圳）有限公司 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
| CN111352461A (zh) * | 2020-04-21 | 2020-06-30 | 中国电子科技集团公司第十四研究所 | 一种基于cmos工艺的负压基准电路 |
-
2020
- 2020-09-03 CN CN202010915486.7A patent/CN111930172B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100080958A (ko) * | 2008-12-05 | 2010-07-14 | 한국전자통신연구원 | 기준 바이어스 발생 회로 |
| CN102289243A (zh) * | 2011-06-30 | 2011-12-21 | 西安电子科技大学 | Cmos带隙基准源 |
| CN102495659A (zh) * | 2011-12-27 | 2012-06-13 | 东南大学 | 一种指数温度补偿的低温漂cmos带隙基准电压源 |
| CN103455075A (zh) * | 2013-08-30 | 2013-12-18 | 江苏物联网研究发展中心 | 基于mems传感器的电压基准通用启动电路 |
| CN105116954A (zh) * | 2015-09-07 | 2015-12-02 | 卓捷创芯科技（深圳）有限公司 | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 |
| CN107704013A (zh) * | 2017-10-25 | 2018-02-16 | 丹阳恒芯电子有限公司 | 一种物联网中的全cmos基准电路 |
| CN109917842A (zh) * | 2019-04-16 | 2019-06-21 | 卓捷创芯科技（深圳）有限公司 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
| CN111352461A (zh) * | 2020-04-21 | 2020-06-30 | 中国电子科技集团公司第十四研究所 | 一种基于cmos工艺的负压基准电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111930172A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459174B (zh) | 低雜訊電壓參考電路 | |
| JP2843832B2 (ja) | 演算増幅器回路 | |
| CN111930172B (zh) | 一种单运放自偏置的共源共栅带隙基准电路 | |
| CN103558890A (zh) | 一种具有高增益高抑制比的带隙基准电压源设计 | |
| Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
| WO2021248267A1 (zh) | 一种高电源纹波抑制的电压基准电路 | |
| CN109491433B (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
| US20070152741A1 (en) | Cmos bandgap reference circuit | |
| CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
| US7990219B2 (en) | Output compensated voltage regulator, an IC including the same and a method of providing a regulated voltage | |
| US6788143B1 (en) | Cascode stage for an operational amplifier | |
| CN212484194U (zh) | 一种cmos电压基准源 | |
| CN111752325B (zh) | 一种高精度线性稳压电路 | |
| CN113934249A (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN111293876A (zh) | 一种电荷泵的线性化电路 | |
| CN113885634B (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| KR20020046490A (ko) | 안정화된 기준전압 발생회로 | |
| CN114020088A (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN114020089A (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
| US7170337B2 (en) | Low voltage wide ratio current mirror | |
| KR100599974B1 (ko) | 기준 전압 발생기 | |
| CN217954988U (zh) | 一种带隙基准电路 | |
| CN116954296B (zh) | 一种低功耗的自偏置二阶补偿带隙基准电路 | |
| CN218825340U (zh) | 高压二阶补偿带隙基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220415 |