CN111916482A - 电子设备及制造其的方法 - Google Patents

电子设备及制造其的方法 Download PDF

Info

Publication number
CN111916482A
CN111916482A CN202010393025.8A CN202010393025A CN111916482A CN 111916482 A CN111916482 A CN 111916482A CN 202010393025 A CN202010393025 A CN 202010393025A CN 111916482 A CN111916482 A CN 111916482A
Authority
CN
China
Prior art keywords
insulating layer
layer
pad
signal line
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010393025.8A
Other languages
English (en)
Inventor
金羊熙
李正浩
金元浩
朴素娟
李东炫
林亨哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111916482A publication Critical patent/CN111916482A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Networks & Wireless Communication (AREA)

Abstract

提供了一种电子设备及制造电子设备的方法，所述电子设备包括显示单元和输入感测单元。显示单元包括绝缘层、信号线、连接到信号线的端部的垫和电路元件。绝缘层包括覆盖电路元件并暴露电路元件的至少一部分的第一绝缘层。输入感测单元包括第一导电层、第二导电层以及第二绝缘层，第二导电层包括感测图案，第二绝缘层位于第一导电层与第二导电层之间。第二绝缘层暴露第一导电层的至少一部分。信号线的端部与垫之间的绝缘层被定义为垫绝缘层。垫绝缘层的最大厚度比第一绝缘层和第二绝缘层的厚度之和大。

Description

电子设备及制造其的方法
相关申请的交叉引用
本申请要求于2019年5月10日提交的第10-2019-0055215号韩国专利申请的优先权和权益，该韩国专利申请出于所有目的通过引用包含于此，如同在此完全阐述一样。
技术领域
示例性实施例总体上涉及一种电子设备及制造其的方法，更具体地，涉及一种包括垫(pad，也称为“焊盘”)区域的显示装置及制造其的方法。
背景技术
各种显示单元被开发用于大量多媒体电子设备(诸如电视机、移动电话、平板计算机、导航***、游戏机等)中。键盘或鼠标通常用作电子设备的输入装置。电子设备还可以包括作为输入装置的输入感测单元(例如，触摸面板)。此外，电子设备可以包括电路基底以控制显示单元或输入感测单元的操作。显示单元或输入感测单元可以通过电路基底连接到主板。
在该部分中公开的以上信息仅用于理解发明构思的背景，因此可能包含不构成现有技术的信息。
发明内容
一些示例性实施例能够提供一种被构造为防止或抑制在连接到电路基底的垫中发生故障的电子设备。
一些示例性实施例能够提供一种制造电子设备的方法，所述电子设备被构造为防止或抑制在连接到电路基底的垫中发生故障。
另外的方面将在下面的详细描述中阐述，并且部分地根据该公开将是明显的，或者可以通过发明构思的实践而获知。
根据示例性实施例，一种电子设备包括显示单元和输入感测单元。显示单元包括绝缘层、信号线、连接到信号线的端部的垫和电路元件。绝缘层包括覆盖电路元件并暴露电路元件的至少一部分的第一绝缘层。输入感测单元包括第一导电层、第二导电层和第二绝缘层，第二导电层包括感测图案，第二绝缘层位于第一导电层与第二导电层之间。第二绝缘层暴露第一导电层的至少一部分。信号线的端部与垫之间的绝缘层被定义为垫绝缘层。垫绝缘层的最大厚度比第一绝缘层和第二绝缘层的厚度之和大。
根据示例性实施例，一种电子设备包括基体基底、电路元件、信号线、第一绝缘层、显示器件层、第一导电层、第二绝缘层、第二导电层和垫。基体基底包括有效区域和***区域。电路元件位于有效区域上。信号线连接到电路元件。第一绝缘层覆盖电路元件和信号线。第一绝缘层暴露电路元件的一部分和信号线的端部的一部分。显示器件层包括位于有效区域上的发光器件。显示器件层连接到电路元件的一部分。第一导电层位于显示器件层上。第二绝缘层覆盖第一导电层。第二绝缘层暴露第一导电层的一部分和信号线的端部的一部分。第二导电层位于第二绝缘层上，与第一导电层叠置，并且连接到第一导电层。垫位于***区域上，与信号线的端部叠置，并且结合到信号线的端部。
根据示例性实施例，一种制造电子设备的方法包括：在基体基底上形成电路元件；在基体基底上形成信号线；形成覆盖电路元件和信号线的第一绝缘层；在第一绝缘层上形成显示器件层，显示器件层包括发光器件；在显示器件层上形成第一导电层；形成覆盖第一绝缘层和第一导电层的第二绝缘层；在与第一导电层叠置的第一区域中形成第一接触孔，第一接触孔穿透第二绝缘层；在与信号线的端部叠置的第二区域中形成第二接触孔，第二接触孔穿透第一绝缘层和第二绝缘层；形成与第一区域叠置的第二导电层；以及形成与第二区域叠置的垫。
前面的总体描述和下面的详细描述是示例性和解释性的，并且意图提供对所要求保护的主题的进一步解释。
附图说明
附图示出了发明构思的示例性实施例并且与描述一起用于解释发明构思的原理，附图被包括以提供对发明构思的进一步理解，并且被包含在本说明书中并构成本说明书的一部分。
图1A是根据示例性实施例示出的电子设备的透视图。
图1B是根据示例性实施例示出的图1A的电子设备的分解透视图。
图2是根据示例性实施例示出的图1B的电子面板的示例的分解透视图。
图3是根据示例性实施例示出的沿着图2的剖面线I-I'截取的电子面板的一部分的剖视图。
图4是根据示例性实施例示出的沿着图2的剖面线II-II'截取的电子面板的一部分的剖视图。
图5A、图5B和图5C是根据各种示例性实施例示出的处于几个制造阶段的图4的垫的剖视图。
图6A是根据示例性实施例示出的沿着图2的剖面线II-II'截取的电子面板的一部分的剖视图。
图6B是根据示例性实施例的图6A中的垫区域AR1的放大图。
图7A、图7B、图7C和图7D是根据各种示例性实施例示出的其中减小图6B的绝缘层的厚度的几个制造阶段的剖视图。
图8A、图8B和图8C是根据各种示例性实施例示出的在如结合图7A至图7D所描述的使图6B的绝缘层的厚度减小的工艺期间处于几个制造阶段的显示单元的剖视图。
具体实施例
在以下描述中，出于解释的目的，阐述了许多具体细节以提供对各种示例性实施例的透彻理解。如在这里所使用的，术语“实施例”和“实施方式”被可互换地使用，并且是采用在这里所公开的发明构思中的一个或更多个的非限制性示例。然而，明显的是，可以在没有这些具体细节或具有一个或更多个等同布置的情况下实践各种示例性实施例。在其他实例中，以框图形式示出了公知的结构和装置，以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以是不同的，但不必是排他性的。例如，在不脱离发明构思的情况下，示例性实施例的特定形状、构造和特性可以在另一示例性实施例中使用或实现。
除非另有说明，否则所示出的示例性实施例将被理解为提供一些示例性实施例的不同细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种图示的特征、组件、模块、层、膜、面板、区域、方面等(在下文中单独地或共同地称为“元件”或“多个元件”)可以另外组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影线的使用以使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或阴影线的存在或不存在都不传达或表示对特定材料、材料性质、尺寸、比例、所示出元件之间的共性以及/或者元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，元件的尺寸和相对尺寸可能被夸大。如此，各个元件的尺寸和相对尺寸不必限于附图中示出的尺寸和相对尺寸。当可以不同地实现示例性实施例时，可以不同于描述的顺序来执行具体工艺顺序。例如，可以基本同时执行或以与描述的顺序相反的顺序执行两个连续描述的工艺。另外，同样的附图标记表示同样的元件。
当诸如层的元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接在所述另一元件上、直接连接到或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或词组应以同样的方式解释，例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”等。此外，术语“连接”可以指物理连接、电连接和/或流体连接。此外，DR1轴、DR2轴和DR3轴不限于直角坐标系的三个轴，并且可以以更宽的含义解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个”和“选自于由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如在这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管术语“第一”、“第二”等可以在这里用于描述各种元件，但这些元件不应受这些术语限制。这些术语被用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。
诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语可以在这里用于描述目的，并且由此用于描述如附图中所示出的一个元件与另一(其他)元件的关系。除了附图中描绘的方位之外，空间相对术语意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此，示例性术语“在……下方”可以包含上方和下方两种方位。此外，设备可以被另外定位(例如，旋转90度或在其他方位处)，如此，相应地解释在这里使用的空间相对描述语。
这里使用的术语是出于描述特定实施例的目的，并且不意图是限制性的。如在这里所使用的，除非上下文另外清楚地表示，否则单数形式“一”、“一个(种/者)”和“该(所述)”意图也包括复数形式。此外，术语“包括”和/或“包含”以及它们的变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。还要注意的是，如在这里所使用的，术语“基本(基本上)”、“约(大约)”和其他类似术语用作近似术语而不用作程度术语，并且如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化示例性实施例和/或中间结构的示意图的剖视图、等距视图、透视图、平面图和/或分解图示来描述各种示例性实施例。如此，将预料到作为例如制造技术和/或公差的结果的图示的形状的变化。因此，这里公开的示例性实施例不应被解释为限于特定示出的区域的形状，而是将包括由例如制造引起的形状的偏差。为此，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且如此不意图是限制性的。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常理解的含义相同的含义。术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的含义来解释，除非在这里明确地如此定义。
如本领域中惯常的，在附图中根据功能块、单元和/或模块描述和示出了一些示例性实施例。本领域技术人员将理解的是，这些块、单元和/或模块由电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等)物理地实现，其可以使用基于半导体的制造技术或其他制造技术形成。在块、单元和/或模块由微处理器或其他类似硬件实现的情况下，该块、单元和/或模块可以使用软件(例如，微代码)编程和控制以执行在这里所讨论的各种功能，并且可以可选择地由固件和/或软件驱动。还预期的是，每个块、单元和/或模块可以由专用硬件来实现，或者作为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个编程的微处理器和相关联的电路)的组合来实现。另外，在不脱离发明构思的情况下，一些示例性实施例的每个块、单元和/或模块可以物理地分离成两个或更多个交互且离散的块、单元和/或模块。此外，在不脱离发明构思的情况下，一些示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
在下文中，将参照附图详细解释各种示例性实施例。
图1A是根据示例性实施例示出的电子设备的透视图。图1B是根据示例性实施例示出的图1A的电子设备的分解透视图。
参照图1A，电子设备EA可以包括用于显示图像IM的前表面FS。前表面FS可以被限定为与第一方向DR1和第二方向DR2所在平面平行。前表面FS可以包括透射区域TA和与透射区域TA相邻的边框区域BZA。
电子设备EA可以在透射区域TA上显示图像IM。图像IM可以是静止图像和运动图像中的至少一种。图1A示出了时钟和多个图标作为图像IM的示例，但是示例性实施例不限于此。透射区域TA被示出为具有具备与第一方向DR1和第二方向DR2平行的边的矩形形状，并且具有圆角，但是示例性实施例不限于该示例。例如，透射区域TA的形状可以进行各种改变。
边框区域BZA可以设置为与透射区域TA相邻。边框区域BZA可以具有具体的(或确定的)颜色。边框区域BZA可以包围透射区域TA。然而，示例性实施例不限于该示例，并且在示例性实施例中，边框区域BZA可以设置为与透射区域TA的侧区域中的一个相邻，或者可以被省略。
与前表面FS正交的方向可以与电子设备EA的厚度方向DR3(在下文中，第三方向DR3)对应。基于图像IM的显示方向(例如，第三方向DR3)，可以将每个元件或构件的前(或顶)表面和后(或底)表面彼此区分开。例如，各种构件中的每个的前表面和后表面可以在第三方向DR3上彼此相对。由第一方向DR1、第二方向DR2和第三方向DR3表示的方向可以是相对概念，在一些示例性实施例中，可以用于表示其他方向。
电子设备EA可以感测从外部提供的用户的外部输入TC。外部输入TC可以包括各种类型的外部输入，诸如经由用户的身体的一部分、光、热和/或压力进行的输入。此外，电子设备EA可以感测与其接触或靠近其的输入。外部输入TC被示出为通过用户的手对前表面FS的输入，但是如上所述，外部输入TC可以以各种形式提供。此外，电子设备EA可以根据电子设备EA的结构感测可以通过电子设备EA的侧表面或后表面施加的外部输入TC。
参照图1B，电子设备EA可以包括窗100、电子面板200、电路基底300和外壳400。窗100和外壳400可以彼此组合(或彼此结合)以形成电子设备EA的外观。
窗100可以设置在电子面板200上以覆盖电子面板200的前表面IS。窗100可以包括光学透明绝缘材料。例如，窗100可以由玻璃和塑料中的至少一种形成(或包括玻璃和塑料中的至少一种)。窗100可以具有多层结构或单层结构。例如，窗100可以具有包括通过粘合剂层彼此结合的多个塑料膜的堆叠结构，或者可以具有包括通过粘合剂层彼此结合的玻璃基底和塑料膜的堆叠结构。
窗100可以包括暴露于外部的前表面FS。电子设备EA的前表面可以基本通过窗100的前表面FS限定。例如，透射区域TA可以是光学透明区域。透射区TA可以具有与有效区域AA对应的形状。例如，透射区域TA可以与电子面板200的前表面IS的有效区域AA完全地叠置或至少部分地叠置。显示在电子面板200的有效区域AA上(或经由电子面板200的有效区域AA显示)的图像IM可以通过透射区域TA提供给用户。
边框区域BZA可以限定透射区域TA的形状。边框区域BZA可以与透射区域TA相邻并可以包围透射区域TA。边框区域BZA可以具有预定颜色。在窗100以玻璃基底或塑料基底的形式提供的情况下，边框区域BZA可以通过在玻璃基底或塑料基底的表面上印刷或沉积颜色层或者通过对玻璃基底或塑料基底着色来形成。与透射区域TA相比，边框区域BZA可以具有相对低的光学透射率。边框区域BZA可以覆盖电子面板200的***区域NAA，并且可以防止(或减轻)***区域NAA被用户识别。然而，示例性实施例不限于此，在示例性实施例中，可以省略边框区域BZA。
电子面板200可以显示图像IM并感测外部输入TC。根据示例性实施例，电子设备EA可以提供其中电子面板200不仅用于显示图像IM而且用于感测外部输入TC的使用环境。此外，根据一些示例性实施例，可以能够减小电子设备EA的厚度并更高效地组装电子设备EA。将参照图2更详细地描述电子面板200的示例性结构。
当在平面图中观看时(例如，当沿(或从)第三方向DR3观看时)，电子面板200可以包括彼此不同的有效区域AA和***区域NAA。有效区域AA可以是根据电信号被激活的区域。在示例性实施例中，有效区域AA可以是用于显示图像IM并感测外部输入TC的区域。然而，示例性实施例不限于该示例，在示例性实施例中，有效区域AA可以被划分成用于显示图像IM的区域和用于感测外部输入TC的另一区域。
***区域NAA可以与有效区域AA相邻。例如，***区域NAA可以包围有效区域AA的边界。然而，示例性实施例不限于该示例，在示例性实施例中，***区域NAA可以与有效区域AA的边界的一部分相邻。用于向有效区域AA提供电信号的各种信号线、垫和/或电子组件可以设置在***区域NAA中。***区域NAA可以被边框区域BZA覆盖并且可以不被用户识别。
电路基底300可以连接到电子面板200。电路基底300可以设置在电子面板200的***区域NAA上。电路基底300可以通过垫以面板上芯片(COP)方式结合到电子面板200。然而，示例性实施例不限于该示例，在示例性实施例中，电路基底300可以通过柔性电路基底连接到电子面板200。
电路基底300可以包括信号线和电子组件，即，电路基底300可以是电子电路。电子组件可以结合到信号线并可以电连接到电子面板200。电子组件可以生成各种电信号(例如，用于产生图像IM的电信号和/或用于感测外部输入TC的电信号)且/或可以处理感测到的信号。作为示例，电路基底300可以提供数据电压以产生图像IM。作为另一示例，电路基底300可以包括多个电子组件，多个电子组件中的每个用于要产生或处理的每个信号。
外壳400可以至少设置在电子面板200下方。外壳400可以包括与电子面板200相比具有相对高硬度的材料。例如，外壳400可以包括多个框架和/或板，多个框架和/或板中的每个由玻璃、塑料和金属材料中的至少一种形成。外壳400可以提供其中可以存储和/或支撑电子面板200和电路基底300的空间，并且可以保护电子面板200和电路基底300免受外部冲击。
图2是根据示例性实施例示出的图1B的电子面板的示例的分解透视图。
参照图2，电子面板200可以包括显示单元210和输入感测单元220。显示单元210可在有效区域AA上(或经由有效区域AA)产生并显示图像IM。显示单元210可以包括基体基底SUB、多条信号线GL、DL、PL和RL、像素PX以及垫PD。
基体基底SUB可以具有与电子面板200的平面形状对应的平面形状。基体基底SUB可以是刚性的、可弯曲的、柔性的和/或可扭曲的等。作为示例，基体基底SUB可以是绝缘聚合物膜。
信号线GL、DL、PL和RL可以设置在基体基底SUB上。信号线GL、DL、PL和RL可以包括栅极线GL、数据线DL、电力线PL和路由线RL。栅极线GL、数据线DL和电力线PL可以用于传输彼此不同的电信号。
栅极线GL可以沿第一方向DR1延伸。在示例性实施例中，多条栅极线GL可以被布置为沿第二方向DR2彼此间隔开，但是为了便于示出，在图2中示例性地示出了多条栅极线GL中的仅一条。栅极线GL可以用于将在栅极驱动电路(未示出)中产生的栅极信号传输到像素PX。
数据线DL可以沿第二方向DR2延伸。数据线DL可以与栅极线GL电断开。在示例性实施例中，多条数据线DL可以被布置为沿第一方向DR1彼此间隔开，但是为了便于示出，在图2中示例性地示出了多条数据线DL中的仅一条。数据线DL可以用于将数据信号传输到像素PX。这里，数据信号可以从例如图1B的电路基底300提供。
电力线PL可以沿第二方向DR2延伸。电力线PL可以与栅极线GL和数据线DL电断开。在示例性实施例中，多条电力线PL可以被布置为沿第一方向DR1彼此间隔开，但是为了便于示出，在图2中示例性地示出了多条电力线PL中的仅一条。电力线PL可以用于向像素PX提供(多个)电力信号。
路由线RL可以设置在***区域NAA中。路由线RL可以将垫PD连接到与垫PD对应的各条信号线。信号线可以包括数据线DL、栅极线GL、连接到栅极驱动电路(未示出)的线和/或连接到电力线PL的线等。示例性实施例不限于图2中示出的示例，在一些示例性实施例中，路由线RL中的每条可以连接到信号线中的对应的一条以构成单个对象。
像素PX可以响应于电信号而发射构成图像IM的光。在示例性实施例中，可以设置多个像素PX，但是为了便于示出，在图2中示例性地示出了多个像素PX中的仅一个。在某些示例性实施例中，像素PX的电路结构可以进行各种改变，并且示例性实施例不限于具体实施例。
像素PX可以基于通过栅极线GL提供的栅极信号接收通过数据线DL提供的数据信号。为此，像素PX可以包括开关晶体管。像素PX可以包括用于存储电荷的元件，并且存储在电荷存储元件中的电荷的量可以由数据信号与电力信号之间的差确定。例如，像素PX可以包括作为电荷存储元件的电容器。像素PX可以包括被构造为发射光的发光器件，并且光的强度可以由存储在电容器中的电荷的量来确定。此外，像素PX可以包括基于电荷的量来控制流过发光器件的电流的驱动晶体管。将参照图3更详细地描述像素PX的示例性剖面结构。
垫PD可以设置在显示单元210的***区域NAA中，并且可以设置在***区域NAA的被定义为垫区域的侧区域中。垫PD可以连接到电路基底300。作为示例，垫PD和电路基底300可以通过导电构件(例如，各向异性导电膜)彼此电连接。显示垫PDD和感测垫PDT可以设置在***区域NAA的一部分中，在这种情况下，显示单元210和输入感测单元220可以通过电路基底300被驱动(例如，同时驱动)。在这种情况下，可以能够高效地组装电子面板200和/或电子设备EA并简化制造电子面板200和/或电子设备EA的工艺。
垫PD可以包括显示垫PDD和感测垫PDT。显示垫PDD可以向显示单元210提供电信号。在示例性实施例中，显示垫PDD可以包括垫，垫中的每个连接到数据线DL、电力线PL和栅极驱动电路(未示出)中的一者。感测垫PDT可以向输入感测单元220提供电信号。在示例性实施例中，感测垫PDT可以分别连接到输入感测单元220的感测端子TP。
垫PD可以被设置为在其间没有堆叠结构和组成材料的差异，并且可以通过基本相同的工艺形成。换句话说，显示垫PDD和感测垫PDT可以具有类似的堆叠结构和化学结构，并且可以通过相同的工艺形成。以下将更详细地描述形成垫PD的工艺。
输入感测单元220可以设置在显示单元210上。输入感测单元220可以被构造为感测外部输入TC(例如，图1A中示出的外部输入TC)并获得关于外部输入TC的位置和强度的信息。输入感测单元220可以包括多个感测电极TE1和TE2、多条感测线TSL以及感测端子TP。
感测电极TE1和TE2可以设置在有效区域AA中。感测电极TE1和TE2可以包括接收彼此不同的相应电信号的第一感测电极TE1和第二感测电极TE2。输入感测单元220可以从第一感测电极TE1与第二感测电极TE2之间的电容的变化获得关于外部输入TC的信息。
第一感测电极TE1可以沿第二方向DR2延伸。在示例性实施例中，多个第一感测电极TE1可以被布置为沿第一方向DR1彼此间隔开。第一感测电极TE1可以包括沿第二方向DR2布置的多个第一感测图案SP1和多个第一连接图案BP1。第一感测图案SP1和第一连接图案BP1可以沿第二方向DR2交替地布置。第一连接图案BP1中的每个可以将第一感测图案SP1中的两个相邻图案连接。
第二感测电极TE2可以沿第一方向DR1延伸。在示例性实施例中，多个第二感测电极TE2可以被布置为沿第二方向DR2彼此间隔开。第二感测电极TE2可以包括沿第一方向DR1布置的多个第二感测图案SP2和多个第二连接图案BP2。第二感测图案SP2和第二连接图案BP2可以沿第一方向DR1交替地布置。第二连接图案BP2中的每个可以将第二感测图案SP2中的两个相邻图案连接。
在示例性实施例中，第一连接图案BP1和第二连接图案BP2可以设置在不同的层上，然而第一感测图案SP1和第二感测图案SP2可以设置在同一层上。例如，第一连接图案BP1可以设置在与第二连接图案BP2、第一感测图案SP1和第二感测图案SP2下面的一层不同的层上，然而第二连接图案BP2、第一感测图案SP1和第二感测图案SP2可以设置在同一层上。然而，示例性实施例不限于该示例，在示例性实施例中，第一连接图案BP1可以设置在与第一感测图案SP1和第二感测图案SP2下面的一层相同的层上，或者第一感测电极TE1和第二感测电极TE2可以设置在不同的层上。
感测线TSL和感测端子TP可以设置在***区域NAA中。感测端子TP可以分别连接到感测线TSL。感测端子TP可以连接到感测垫PDT。感测线TSL可以包括第一感测线SL1和第二感测线SL2。第一感测线SL1可以用于将从外部提供的电信号传输到第一感测电极TE1。第二感测线SL2可以用于将从外部提供的电信号传输到第二感测电极TE2。例如，电信号可以由触摸事件产生。
图3是根据示例性实施例示出的沿着图2的剖面线I-I'截取的电子面板的一部分的剖视图。图3可以是示出在与图2的像素PX对应的区域中的显示单元210和输入感测单元220的剖视图。然而，图3的剖视图示出了像素PX的示例结构和像素PX的剖面形状，并且可以根据剖视图的选择位置而变化。例如，接触孔的位置、图案之间的连接结构和绝缘层的设置可以根据剖视图的选择位置而改变。
参照图3，显示单元210可以包括基体基底SUB、电路元件层、显示器件层以及封装层TFE，电路元件层包括用于驱动发光器件的各种电路元件，显示器件层包括发光器件。基体基底SUB可以包括绝缘材料。例如，基体基底SUB可以包括诸如聚酰亚胺(PI)的可弯曲材料。在某些示例性实施例中，基体基底SUB可以包括诸如玻璃或塑料的刚性材料。在其他情况下，基体基底SUB可以是单层结构或多层结构。基体基底SUB的多层结构可以包括这样的层：其材料与多层结构中的至少一个其它层的材料不同。
电路元件层可以包括多个绝缘层211、212、213、214和215、半导体图案SP-1和SP-2、导电图案GT1-1、GT1-2和GT2以及连接图案E1-1、E1-2和E2。绝缘层211、212、213、214和215、半导体图案SP-1和SP-2、导电图案GT1-1、GT1-2和GT2以及连接图案E1-1、E1-2和E2可以用于形成包括在上述像素PX中的(多个)晶体管和/或(多个)电容器。虽然未示出，但是电路元件层还可以包括设置在基体基底SUB上的缓冲层。缓冲层可以包括至少一个无机层，并且可以增加基体基底SUB与半导体图案SP-1和SP-2之间的粘合强度。
半导体图案SP-1和SP-2可以设置在基体基底SUB和缓冲层(未示出)上。半导体图案SP-1和SP-2可以包括多晶硅、非晶硅和金属氧化物中的至少一种，但是示例性实施例不限于该示例。半导体图案SP-1和SP-2可以在整个像素PX中布置为具有特定规律性。半导体图案SP-1和SP-2可以包括掺杂区域和未掺杂区域。掺杂区域可以掺杂有n型掺杂剂或p型掺杂剂。作为示例，p型晶体管可以包含掺杂有p型掺杂剂的掺杂区域。
掺杂区域可以具有比未掺杂区域的导电性高的导电性，因此，可以用作电极或信号线。在示例性实施例中，未掺杂区域可以用作晶体管的有源区域或沟道区域。换句话说，半导体图案SP-1和SP-2可以包括用作晶体管的有源区域的部分、用作晶体管的源电极或漏电极的另一部分以及用作连接电极或连接信号线的另一部分。
第一绝缘层211可以设置在基体基底SUB、缓冲层(未示出)以及半导体图案SP-1和SP-2上。第一绝缘层211可以与多个像素PX(例如，见图2)共同叠置，并且可以覆盖半导体图案SP-1和SP-2。第一绝缘层211可以是无机层和/或有机层并可以具有单层结构或多层结构。作为示例，第一绝缘层211可以是单层氧化硅层。然而，示例性实施例不限于该示例，在示例性实施例中，第一绝缘层211可以包括氧化铝、氧化钛、氧化硅、氮化硅、氧化锆和氧化铪中的至少一种。
第一导电图案GT1-1和GT1-2可以设置在第一绝缘层211上。第一导电图案GT1-1和GT1-2可以是金属图案的部分。在示例性实施例中，第一导电图案GT1-1和GT1-2可以具有例如钛/铝/钛的三层结构，但是示例性实施例不限于该示例。第一导电图案GT1-1和GT1-2可以分别与半导体图案SP-1和SP-2叠置。第一导电图案GT1-1和GT1-2可以用作控制流过半导体图案SP-1和SP-2的电流的栅极。第一导电图案GT1-1和GT1-2可以在用掺杂剂掺杂半导体图案SP-1和SP-2的工艺中用作掺杂掩模。
第二绝缘层212可以设置在第一绝缘层211以及第一导电图案GT1-1和GT1-2上。第二绝缘层212可以与多个像素PX(例如，见图2)共同叠置，并且可以覆盖第一导电图案GT1-1和GT1-2。第二绝缘层212可以是无机层和/或有机层并且可以具有单层结构或多层结构。作为示例，第二绝缘层212可以是单层氮化硅层，但是示例性实施例不限于该示例。
第二导电图案GT2可以设置在第二绝缘层212上。第二导电图案GT2可以与第一导电图案GT1-1和GT1-2中的至少一个(例如，第一导电图案GT1-1)叠置，以构成参照图2描述的电容器。在这种情况下，第二绝缘层212可以用作电容器的介电材料，第一导电图案GT1-1和第二导电图案GT2可以用作电容器的电极。第二导电图案GT2可以是金属图案的一部分。作为示例，第二导电图案GT2可以具有例如钛/铝/钛的三层结构，但是示例性实施例不限于该示例。
第三绝缘层213可以设置在第二绝缘层212和第二导电图案GT2上。第三绝缘层213可以与多个像素PX(例如，见图2)共同叠置并可以覆盖第二导电图案GT2。第三绝缘层213可以是无机层和/或有机层并且可以具有单层结构或多层结构。作为示例，第三绝缘层213可以包括氧化硅层和氮化硅层，但是示例性实施例不限于该示例。
中间连接图案E1-1和E1-2可以穿透第一绝缘层211、第二绝缘层212和第三绝缘层213中的至少一个，并且可以连接到半导体图案SP-1和SP-2中的至少一个或者导电图案GT1-1、GT1-2和GT2中的至少一个。接触孔可以形成为穿透第一绝缘层211、第二绝缘层212和第三绝缘层213中的至少一个，并且中间连接图案E1-1和E1-2中的每个可以通过接触孔中的对应的接触孔连接到对应的半导体图案或导电图案。例如，中间连接图案E1-1和E1-2中的一个(例如，中间连接图案E1-1)可以连接到第一导电图案GT1-1以将栅极信号传递到栅极。例如，中间连接图案E1-1和E1-2中的另一个(例如，中间连接图案E1-2)可以连接到半导体图案SP-2的漏极或源极，并且可以用于将供应到晶体管或从晶体管输出的电信号(例如，电流)传递到其他电子设备。在示例性实施例中，中间连接图案E1-1和E1-2可以具有例如钛/铝/钛的三层结构，但是示例性实施例不限于该示例。
第四绝缘层214可以设置在第三绝缘层213以及中间连接图案E1-1和E1-2上。第四绝缘层214可以与多个像素PX(例如，见图2)共同叠置，并且可以覆盖中间连接图案E1-1和E1-2。第四绝缘层214可以是有机层。第四绝缘层214可以设置为具有平坦的顶表面。
上连接图案E2可以穿透第四绝缘层214，并且可以连接到中间连接图案E1-1和E1-2中的至少一个(例如，中间连接图案E1-2)。接触孔可以形成为穿透第四绝缘层214。例如，上连接图案E2可以连接到中间连接图案E1-2以向发光器件提供电流。作为示例，上连接图案E2可以具有例如钛/铝/钛的三层结构，但是示例性实施例不限于该示例。
第五绝缘层215可以设置在第四绝缘层214和上连接图案E2上。第五绝缘层215可以与多个像素PX(例如，见图2)叠置，并且可以覆盖上连接图案E2。第五绝缘层215可以是有机层。第五绝缘层215可以设置为具有平坦的顶表面。接触孔可以形成在第五绝缘层215中，上连接图案E2可以通过接触孔将电信号传输到显示器件层。
显示器件层可以包括第一电极AE、发光层EML、第二电极CE和像素限定层PDL。第一电极AE、发光层EML和第二电极CE可以定义发光器件。虽然未示出，但是空穴控制层可以设置在第一电极AE与发光层EML之间，电子控制层可以设置在第二电极CE与发光层EML之间。
第一电极AE可以设置在第五绝缘层215和上连接图案E2上。第一电极AE可以穿透第五绝缘层215并可以连接到上连接图案E2。第一电极AE可以用作发光器件的阳极电极。第一电极AE可以从上连接图案E2接收电信号。
像素限定层PDL可以设置在第五绝缘层215和第一电极AE上。像素限定层PDL可以具有与发光区域叠置的开口。该开口可以被限定为暴露第一电极AE的一部分。
发光层EML可以设置在被限定在像素限定层PDL中的开口中，并且可以设置在第一电极AE上。发光层EML可以包括有机发光材料、量子点和量子棒中的至少一种，但是示例性实施例不限于该示例。发光层EML可以包括发光材料。例如，发光层EML可由发射红光、绿光和蓝光中的至少一种光的发光材料中的至少一种材料形成。发光层EML可以基于第一电极AE与第二电极CE之间的电势差来发射。
第二电极CE可以设置在发光层EML和像素限定层PDL上。第二电极CE可以包括允许容易发射光的透射导电材料或透反射导电材料。第二电极CE可以与多个像素PX(例如，见图2)共同叠置。
封装层TFE可以设置在第二电极CE上以覆盖显示器件层。封装层TFE可以是无机层和/或有机层，并且可以具有单层结构或多层结构。封装层TFE可以提供平坦的顶表面。
输入感测单元220可以包括绝缘层221和222以及导电层T1和T2。输入感测单元220可以设置在显示单元210上。
第六绝缘层221可以设置在显示单元210的封装层TFE上。第六绝缘层221可以是无机层和/或有机层，并且可以具有单层结构或多层结构。作为示例，第六绝缘层221可以是单层氮化硅层，但是示例性实施例不限于该示例。
第一导电层T1可以设置在第六绝缘层221上。例如，第一导电层T1可以包括图2的第一连接图案BP1和第二连接图案BP2中的一个。第一导电层T1可以通过接触孔连接到第二导电层T2。第一导电层T1可以包括至少两层的透明导电材料(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、聚(3,4-乙撑二氧噻吩)(PEDOT)、金属纳米线和石墨烯中的至少一种)和/或金属层(例如，钼、银、钛、铜和铝中的至少一种或它们的合金)。作为示例，第一导电层T1可以具有例如钛/铝/钛的三层结构。
第七绝缘层222可以设置在第六绝缘层221和第一导电层T1上。第七绝缘层222可以覆盖第一导电层T1。第七绝缘层222可以是无机层和/或有机层，并且可以具有单层结构或多层结构。作为示例，第七绝缘层222可以是单层氮化硅层，但是示例性实施例不限于该示例。
第二导电层T2可以设置在第七绝缘层222上。第二导电层T2可以穿透第七绝缘层222并可以连接到第一导电层T1。第二导电层T2可以包括图2的第一连接图案BP1和第二连接图案BP2中的一个、第一感测图案SP1和第二感测图案SP2。第二导电层T2可以包括至少两层的透明导电层(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、聚(3,4-乙撑二氧噻吩)(PEDOT)、金属纳米线和石墨烯中的至少一种)和/或金属层(例如，钼、银、钛、铜和铝中的至少一种或它们的合金)。作为示例，第二导电层T2可以具有例如钛/铝/钛的三层结构。
图4是根据示例性实施例示出的沿着图2的剖面线II-II'截取的电子面板的一部分的剖视图。例如，图4可以是示出与图2的垫PD对应的区域的剖视图。
参照图4，在与垫PD对应的区域中，图2的电子面板200可以包括基体基底SUB、多个绝缘层211、212、213、221和222、信号线GT和垫导电图案TT。
绝缘层211、212、213、221和222可以堆叠在基体基底SUB上。图4中的绝缘层中的每个用与图3中对应的层的附图标记标识。换句话说，可以使用形成图3的第一绝缘层211、第二绝缘层212、第三绝缘层213、第六绝缘层221和第七绝缘层222的对应的层的工艺来形成图4中示出的绝缘层211、212、213、221和222中的每个。在下文中，为了与图3中的描述保持一致，将结合图3的附图标记来定义绝缘层中的每个的名称。例如，将用与图3的附图标记对应的术语来描述图4中示出的五个绝缘层，而不用术语“第一绝缘层至第五绝缘层”来描述图4中示出的五个绝缘层。
第一绝缘层211可以设置在基体基底SUB上。当形成图3的第一绝缘层211以覆盖半导体图案SP-1和SP-2时，第一绝缘层211可以与图3的显示单元210的第一绝缘层211一起形成。因此，第一绝缘层211可以包括与图3的第一绝缘层211的材料对应的材料，并且可以具有与图3的第一绝缘层211的厚度基本相同的厚度。
信号线GT可以设置在第一绝缘层211上。当形成第一导电图案GT1-1和GT1-2时，信号线GT可以与对应于图3的栅极的第一导电图案GT1-1和GT1-2一起形成。因此，信号线GT可以包括与图3的第一导电图案GT1-1和GT1-2的材料对应的材料，并且可以具有与图3的第一导电图案GT1-1和GT1-2的厚度基本相同的厚度。
第二绝缘层212可以设置在信号线GT和第一绝缘层211上。第二绝缘层212可以覆盖信号线GT。当形成图3的第二绝缘层212以覆盖第一导电图案GT1-1和GT1-2时，第二绝缘层212可以与图3的第二绝缘层212一起形成。因此，第二绝缘层212可以包括与图3的第二绝缘层212的材料对应的材料，并且可以具有与图3的第二绝缘层212的厚度基本相同的厚度。
第三绝缘层213可以设置在第二绝缘层212上。当形成图3的第三绝缘层213以覆盖第二导电图案GT2时，第三绝缘层213可以与图3的第三绝缘层213一起形成。因此，第三绝缘层213可以包括与图3的第三绝缘层213的材料对应的材料，并且可以具有与图3的第三绝缘层213的厚度基本相同的厚度。与附图中示出的不同，第二绝缘层212和第三绝缘层213中的一个可以不设置在相关区域上。
第二绝缘层212和第三绝缘层213可以覆盖信号线GT并可以防止信号线GT暴露于外部，直到完成制造图3的显示单元210的工艺。在信号线GT暴露于外部的情况下，信号线GT可能会与制造显示单元210的蚀刻工艺中使用的蚀刻溶液反应并可能会产生金属颗粒。在这种情况下，可能会在垫区域中形成短路。例如，在信号线GT包含铝的情况下，在制造显示器件层的工艺中使用的蚀刻溶液中包含的银可能会被铝还原。在通过这样的还原工艺在信号线GT附近形成银颗粒的情况下，可能会在导电图案和/或信号线之间形成短路。根据示例性实施例，第二绝缘层212和第三绝缘层213可以覆盖信号线GT，在这种情况下，可以能够防止这样的化学反应发生。
垫PD可以不包括与图3的连接图案E1-1、E1-2和E2对应的导电图案。返回参照图3，第四绝缘层214和第五绝缘层215可以设置为覆盖连接图案E1-1、E1-2和E2。由于第四绝缘层214和第五绝缘层215比第一绝缘层211、第二绝缘层212和第三绝缘层213厚得多，因此第四绝缘层214和第五绝缘层215可以不设置在与垫PD对应的区域中的第三绝缘层213上。因此，在与连接图案E1-1、E1-2和E2对应的导电图案形成在信号线GT的端部处的情况下，导电图案可能会在制造显示器件层的工艺期间暴露于外部，这会导致垫PD的质量劣化。
第六绝缘层221可以设置在第三绝缘层213上。当在图3的显示单元210上形成第六绝缘层221时，第六绝缘层221可以与图3的第六绝缘层221一起形成。换句话说，第六绝缘层221可以在制造输入感测单元220的工艺期间产生。因此，第六绝缘层221可以包括与图3的第六绝缘层221的材料对应的材料，并且可以具有与图3的第六绝缘层221的厚度基本相同的厚度。
第七绝缘层222可以设置在第六绝缘层221上。当形成图3的第七绝缘层222以覆盖第一导电层T1时，第七绝缘层222可以与图3的第七绝缘层222一起形成。换句话说，第七绝缘层222可以在制造输入感测单元220的工艺期间产生。因此，第七绝缘层222可以包括与图3的第七绝缘层222的材料对应的材料，并且可以具有与图3的第七绝缘层222的厚度基本相同的厚度。
垫导电图案TT可以穿透第二绝缘层212、第三绝缘层213、第六绝缘层221和第七绝缘层222并可以连接到信号线GT的端部。图2的垫PD中的每个可以包括垫导电图案TT。接触孔可以形成为穿透对应的绝缘层，所述接触孔可以在形成图3的接触孔以将第一导电层T1和第二导电层T2彼此连接时与图3的接触孔一起形成。此外，当形成图3的第二导电层T2时，垫导电图案TT可以与图3的第二导电层T2一起形成。因此，垫导电图案TT可以包括与图3的第二导电层T2的材料对应的材料。此外，垫的导电图案可以在制造输入感测单元220的工艺期间暴露于外部。
垫导电图案TT可以电连接到图1B的电路基底300。电路基底300可以以面板上芯片(COP)方式结合到电子面板200。在这种情况下，可以不存在包围垫PD或垫导电图案TT的有机层。例如，当形成图3的第五绝缘层215时，有机层可以与图3的第五绝缘层215一起形成。在电路基底300通过垫PD结合到电子面板200的情况下，与以膜上芯片(COF)方式形成的情况相比，施加在垫PD上的压力可能会高。这样的压力可能会导致包围垫PD的有机层的翘起。因此，有机层可以不包围垫PD。
图5A、图5B和图5C是根据各种示例性实施例示出的处于几个制造阶段的图4的垫的剖视图。
参照图5A，可以在基体基底SUB上设置第一绝缘层211。第一绝缘层211可以与图3的第一绝缘层211对应并可以与图3的第一绝缘层211一起形成。可以在第一绝缘层211上设置信号线GT。当形成图3的第一导电图案GT1-1和GT1-2时，信号线GT可以与图3的第一导电图案GT1-1和GT1-2一起形成。
此后，可以在信号线GT上设置第二绝缘层212和第三绝缘层213以覆盖信号线GT。第二绝缘层212可以与图3的第二绝缘层212对应并可以与图3的第二绝缘层212一起形成。第三绝缘层213可以与图3的第三绝缘层213对应并可以与图3的第三绝缘层213一起形成。信号线GT的端部可以不暴露于外部，直到在形成第三绝缘层213之后完成制造显示单元210的工艺。因此，可以能够防止垫PD的特性在制造显示器件层的工艺期间被蚀刻溶液劣化。
参照图5B，可以在第三绝缘层213上设置第六绝缘层221和第七绝缘层222。可以在制造输入感测单元220的工艺期间形成第六绝缘层221和第七绝缘层222。第六绝缘层221可以与图3的第六绝缘层221对应并可以与图3的第六绝缘层221一起形成。第七绝缘层222可以与图3的第七绝缘层222对应并可以与图3的第七绝缘层222一起形成。
参照图5C，为了形成垫导电图案TT，可以形成接触孔CH以穿透绝缘层。可以在形成接触孔以将图3的第一导电层T1和第二导电层T2连接的工艺期间形成接触孔CH。可以使用掩模对特定区域中的第二绝缘层212、第三绝缘层213、第六绝缘层221和第七绝缘层222进行整块蚀刻。此后，可以将垫导电图案TT结合到信号线GT的端部。
设置在信号线GT的端部与垫导电图案TT之间的绝缘层(在下文中，垫绝缘层)的最大厚度可以通过先前描述的工艺来确定。垫绝缘层的最大厚度可以比单个绝缘层(例如，第二绝缘层212或第三绝缘层213)的厚度与接触孔的厚度之和大，所述单个绝缘层用于形成或覆盖构成显示单元210的电路元件(例如，晶体管或电容器)，所述接触孔用于将输入感测单元220的第一导电层T1和第二导电层T2连接。这是因为在形成显示器件层之前，垫绝缘层使用至少一个绝缘层，并且形成接触孔之前的绝缘层的厚度影响在输入感测单元220的制造工艺中垫的垫绝缘层的厚度。
图6A是根据示例性实施例示出的沿着图2的剖面线II-II'截取的电子面板的一部分的剖视图。图6B是根据示例性实施例的图6A中的垫区域AR1的放大图。例如，图6A和图6B可以是示出与图2的垫PD对应的区域的剖视图。
参照图6A，在与垫PD对应的区域中，图2的电子面板200可以包括基体基底SUB、多个绝缘层211、213、221和222、信号线GT的端部以及垫导电图案TT。绝缘层211、213、221和222可以设置并堆叠在基体基底SUB上。第一绝缘层211可以设置在基体基底SUB上。第一绝缘层211可以与图3的显示单元210的形成为覆盖半导体图案SP-1和SP-2的第一绝缘层211对应。
信号线GT可以设置在第一绝缘层211上。作为示例，当形成第二导电图案GT2以形成图3的电容器时，信号线GT可以与第二导电图案GT2一起形成。换句话说，与结合图4描述的示例性实施例相比，当形成图3的第二导电图案GT2而不是第一导电图案GT1-1和GT1-2时，信号线GT可以与第二导电图案GT2一起形成。在这种情况下，图3的第二绝缘层212可以不设置在垫区域上或者可以设置在第一绝缘层211与信号线GT之间。
第三绝缘层213可以设置在信号线GT和第一绝缘层211上。第三绝缘层213可以覆盖信号线GT。第三绝缘层213可以与图3的形成为覆盖第二导电图案GT2的第三绝缘层213对应。第三绝缘层213可以覆盖信号线GT的端部，并且可以防止信号线GT的端部暴露于外部，直到完成制造图3的显示单元210的工艺。
第六绝缘层221可以设置在第三绝缘层213上。第六绝缘层221可以与图3的设置在显示单元210上的第六绝缘层221对应。第七绝缘层222可以设置在第六绝缘层221上。第七绝缘层222可以与图3的用于覆盖第一导电层T1的第七绝缘层222对应。
垫导电图案TT可以穿透第三绝缘层213、第六绝缘层221和第七绝缘层222并可以连接到信号线GT的端部。接触孔可以形成为穿透对应的绝缘层213、221和222，并且该接触孔可以在形成图3的接触孔以将第一导电层T1和第二导电层T2彼此连接时与图3的接触孔一起形成。此外，当形成图3的第二导电层T2时，垫导电图案TT可以与图3的第二导电层T2一起形成。
与结合图4描述的示例性实施例相比，在图6A的垫中，信号线GT的端部与垫导电图案TT之间的垫绝缘层的厚度可以减小。这是因为第二绝缘层212不包括在垫绝缘层中。在这种情况下，在形成信号线GT之前形成的栅极(例如，图3的第一导电图案GT1-1和GT1-2)可以由于桥等而电连接到信号线GT。
作为示例，在图3和图4中，第二绝缘层212的厚度可以是约
Figure BDA0002486330720000201
第三绝缘层213的厚度可以是约
Figure BDA0002486330720000211
第六绝缘层221的厚度可以是约
Figure BDA0002486330720000212
第七绝缘层222的厚度可以是约
Figure BDA0002486330720000213
在这种情况下，图4的垫绝缘层可以具有
Figure BDA0002486330720000214
或更大的厚度，因此，可能需要接触孔具有
Figure BDA0002486330720000215
或更大的厚度。为了在形成接触孔的工艺中减小垫绝缘层的厚度，当形成图3的第二导电图案GT2时，信号线GT可以与图3的第二导电图案GT2一起形成，并且第二绝缘层212可以不包括在垫绝缘层中。
参照图6B，示出了与单个垫对应的垫区域AR1。在与垫区域AR1对应的区域中，图2的电子面板200可以包括第一绝缘层211、第三绝缘层213、第六绝缘层221、第七绝缘层222、信号线GT的端部和垫导电图案TT。
当形成第三绝缘层213时，第三绝缘层213最初可以具有第一厚度D1。在示例性实施例中，第一厚度D1可以是约
Figure BDA0002486330720000216
为了在形成接触孔的工艺中减小垫绝缘层的厚度，可以在形成第六绝缘层221之前预先减小设置在信号线GT的端部上的第三绝缘层213的厚度。例如，第三绝缘层213的厚度可以减小到比第一厚度D1小的第二厚度D2。当形成用于图3的中间连接图案E1-1和E1-2的接触孔时，可以蚀刻第三绝缘层213。然而，可以仅部分地蚀刻第三绝缘层213以防止信号线GT的端部暴露于外部。例如，可以将第三绝缘层213蚀刻为具有约
Figure BDA0002486330720000217
的第二厚度D2。
在第三绝缘层213的一部分比第三绝缘层213的另一部分薄并且第六绝缘层221和第七绝缘层222的整体厚度基本不改变的情况下，可以解释(或认为)的是，第三绝缘层213的所述一部分被预先蚀刻。此外，在由于垫绝缘层的厚度改变而形成阶梯式结构的情况下，可以解释的是，预先蚀刻了第三绝缘层213的一部分。由于预先蚀刻信号线GT的端部的仅部分区域，因此可以保持垫绝缘层的最大厚度。
图7A、图7B、图7C和图7D是根据各种示例性实施例示出的其中减小图6B的绝缘层的厚度的几个制造阶段的剖视图。减小绝缘层的厚度的方法不仅可以应用于图6A的垫结构，而且可以应用于图4的垫结构。
参照图7A，可以在第一绝缘层211上设置信号线GT。可以在信号线GT上形成第三绝缘层213以覆盖信号线GT。第三绝缘层213可以具有第一厚度D1(例如，约
Figure BDA0002486330720000218
)。第三绝缘层213可以与图3的第三绝缘层213对应。为了蚀刻第三绝缘层213，可以在第三绝缘层213上涂覆光致抗蚀剂PR。
参照图7B，可以在光致抗蚀剂PR上设置半色调掩模HM。半色调掩模HM可以用于在信号线GT的端部与第三绝缘层213彼此叠置的区域中使光致抗蚀剂PR的一部分暴露于光。半色调掩模HM可以被构造为减少入射到曝光区域的光的量。结果，入射到垫区域AR1中的光的量可以比入射到显示单元210中的光的量小。光致抗蚀剂PR的曝光区域可以在显影步骤期间被去除。在这种情况下，光致抗蚀剂PR的一部分可以由于半色调掩模HM而保留。
参照图7C，可以对垫区域AR1执行干蚀刻工艺。可以部分地去除光致抗蚀剂PR的在图7B中暴露于光的区域，并且可以蚀刻第三绝缘层213的一部分。结果，在第三绝缘层213与信号线GT的端部彼此叠置的区域中，第三绝缘层213的厚度可以减小到第二厚度D2。
参照图7D，可以去除光致抗蚀剂PR的剩余区域。此后，可以通过制造图3的输入感测单元220的工艺在垫区域AR1上设置第六绝缘层221和第七绝缘层222。可以能够减小在接触孔工艺中被蚀刻以形成垫导电图案TT的层的厚度。
图8A、图8B和图8C是根据各种示例性实施例示出的在如结合图7A至图7D所描述的减小图6B的绝缘层的厚度的工艺期间处于几个制造阶段的显示单元的剖视图。图8A至图8C的剖视图与沿着图2的剖面线I-I'截取的剖视图对应。
参照图8A，可以在基体基底SUB上形成半导体图案SP-1和SP-2、导电图案GT1-1、GT1-2和GT2以及第一绝缘层211、第二绝缘层212和第三绝缘层213。可以在第三绝缘层213上涂覆光致抗蚀剂PR，光致抗蚀剂PR可以与图7A中的光致抗蚀剂PR对应。
参照图8B，可以在光致抗蚀剂PR上(例如，之上)设置全色调掩模FM。全色调掩模FM可以用于使光致抗蚀剂PR的一部分暴露于光。在相同条件(例如，对于入射光的量的相同条件)下，与半色调掩模HM的情况相比，全色调掩模FM可以被构造为允许更大量的光通过全色调掩模FM。在示例性实施例中，全色调掩模FM可以与图7B的半色调掩模HM一起提供。可以在显影步骤期间去除光致抗蚀剂PR的曝光区域。
参照图8C，可以执行干蚀刻以形成接触孔，图3的连接图案E1-1、E1-2和E2将设置在接触孔中。可以去除光致抗蚀剂PR的在图8B中暴露于光的区域，并且可以蚀刻对应的区域中的第三绝缘层213。因此，半导体图案SP-2和导电图案GT1-1可以暴露于外部，然后可以电连接到连接图案E1-1、E1-2和E2。可以与图7C和图7D的第三绝缘层213的蚀刻一起执行该干蚀刻工艺。
根据示例性实施例，在制造显示器件层的工艺期间，信号线的端部可以不暴露于外部。因此，可以能够防止用于制造显示器件层的工艺的含银蚀刻溶液在垫区域中被还原，从而降低垫故障率。此外，根据示例性实施例，可以能够在制造显示单元和输入感测单元的工艺期间形成垫，并且防止或抑制在电子设备中发生其中电路基底直接结合到面板的故障。
尽管在这里已经描述了某些示例性实施例和实施方式，但是根据该描述，其他实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求以及如对于本领域普通技术人员将是明显的各种明显的修改和等同布置的更宽的范围。

Claims (10)

1.一种电子设备，所述电子设备包括：
显示单元；以及
输入感测单元，位于所述显示单元上，
其中：所述显示单元包括绝缘层、信号线、电路元件和连接到所述信号线的端部的垫；并且，所述绝缘层包括覆盖所述电路元件的第一绝缘层，所述第一绝缘层暴露所述电路元件的至少一部分，
其中，所述输入感测单元包括：第一导电层、包括感测图案的第二导电层以及位于所述第一导电层与所述第二导电层之间的第二绝缘层，所述第二绝缘层暴露所述第一导电层的至少一部分，并且
其中：所述信号线的所述端部与所述垫之间的绝缘层被定义为垫绝缘层；并且，所述垫绝缘层的最大厚度比所述第一绝缘层的厚度和所述第二绝缘层的厚度之和大。
2.根据权利要求1所述的电子设备，其中：
所述电路元件包括晶体管；并且
所述信号线的厚度与所述晶体管的栅极的厚度对应。
3.根据权利要求1所述的电子设备，其中：
所述电路元件包括电容器；并且
所述信号线的厚度与所述电容器的电极的厚度对应。
4.根据权利要求1所述的电子设备，其中：
所述电路元件包括电容器；
所述绝缘层还包括位于所述电容器的第一导电图案和第二导电图案之间的第三绝缘层；并且
所述垫绝缘层包括所述第一绝缘层、所述第二绝缘层和所述第三绝缘层。
5.根据权利要求1所述的电子设备，其中：
接触孔被限定在所述垫绝缘层中；并且
所述垫通过所述接触孔结合到所述信号线的所述端部。
6.根据权利要求1所述的电子设备，其中：
所述输入感测单元还包括位于所述显示单元与所述第一导电层之间的第三绝缘层；并且
所述垫绝缘层包括所述第一绝缘层、所述第二绝缘层和所述第三绝缘层。
7.根据权利要求1所述的电子设备，所述电子设备还包括：
电子电路，位于所述垫上并结合到所述垫。
8.根据权利要求1所述的电子设备，其中：
所述垫绝缘层包括：第一部分，与所述信号线的所述端部和所述垫叠置，所述第一部分具有所述最大厚度；以及第二部分，与所述信号线的所述端部和所述垫叠置，所述第二部分具有比所述最大厚度小的厚度；
接触孔被限定在所述第二部分中；并且
所述垫通过所述接触孔结合到所述信号线的所述端部。
9.一种电子设备，所述电子设备包括：
基体基底，包括有效区域和***区域；
电路元件，位于所述有效区域上；
信号线，连接到所述电路元件；
第一绝缘层，覆盖所述电路元件和所述信号线，所述第一绝缘层暴露所述电路元件的一部分和所述信号线的端部的一部分；
显示器件层，包括位于所述有效区域上的发光器件，所述显示器件层连接到所述电路元件的一部分；
第一导电层，位于所述显示器件层上；
第二绝缘层，覆盖所述第一导电层，所述第二绝缘层暴露所述第一导电层的一部分和所述信号线的所述端部的一部分；
第二导电层，位于所述第二绝缘层上，与所述第一导电层叠置，并且连接到所述第一导电层；以及
垫，位于所述***区域上，与所述信号线的所述端部叠置，并且结合到所述信号线的所述端部。
10.一种制造电子设备的方法，所述方法包括：
在基体基底上形成电路元件；
在所述基体基底上形成信号线；
形成覆盖所述电路元件和所述信号线的第一绝缘层；
在所述第一绝缘层上形成显示器件层，所述显示器件层包括发光器件；
在所述显示器件层上形成第一导电层；
形成覆盖所述第一绝缘层和所述第一导电层的第二绝缘层；
在与所述第一导电层叠置的第一区域中形成第一接触孔，所述第一接触孔穿透所述第二绝缘层；
在与所述信号线的端部叠置的第二区域中形成第二接触孔，所述第二接触孔穿透所述第一绝缘层和所述第二绝缘层；
形成与所述第一区域叠置的第二导电层；以及
形成与所述第二区域叠置的垫。
CN202010393025.8A 2019-05-10 2020-05-11 电子设备及制造其的方法 Pending CN111916482A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190055215A KR20200130616A (ko) 2019-05-10 2019-05-10 전자 장치 및 전자 장치 제조 방법
KR10-2019-0055215 2019-05-10

Publications (1)

Publication Number Publication Date
CN111916482A true CN111916482A (zh) 2020-11-10

Family

ID=73046074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010393025.8A Pending CN111916482A (zh) 2019-05-10 2020-05-11 电子设备及制造其的方法

Country Status (3)

Country Link
US (1) US11934620B2 (zh)
KR (1) KR20200130616A (zh)
CN (1) CN111916482A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561549B1 (ko) 1999-10-07 2006-03-17 삼성전자주식회사 패드 온 칩형 반도체 패키지
KR101810503B1 (ko) 2010-12-09 2017-12-20 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치
KR102209241B1 (ko) 2014-07-08 2021-01-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102283025B1 (ko) 2014-10-20 2021-07-27 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
TWI595298B (zh) * 2015-12-14 2017-08-11 群創光電股份有限公司 顯示面板
KR101920769B1 (ko) * 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108255354B (zh) * 2016-12-29 2021-03-12 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
KR102551580B1 (ko) 2016-12-30 2023-07-04 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 이를 포함하는 표시장치
KR102396021B1 (ko) 2017-06-30 2022-05-09 엘지디스플레이 주식회사 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
CN209248493U (zh) * 2018-07-27 2019-08-13 京东方科技集团股份有限公司 功能面板及终端

Also Published As

Publication number Publication date
US11934620B2 (en) 2024-03-19
US20200356215A1 (en) 2020-11-12
KR20200130616A (ko) 2020-11-19

Similar Documents

Publication Publication Date Title
CN108227978B (zh) 电子装置
CN109271064B (zh) 显示装置
CN107665912B (zh) 显示装置及其制造方法
US11687199B2 (en) Touch sensing unit and display device including the same
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US11460948B2 (en) Touch panel and preparation method thereof, and display apparatus
US10818734B2 (en) Display device
US11983345B2 (en) Electronic apparatus and method of driving the same
CN112788161A (zh) 电子装置
CN112909042A (zh) 包括阻挡图案的显示装置
US11687201B2 (en) Electronic apparatus including a display panel
US11690275B2 (en) Method of fabricating display device
CN115734667A (zh) 显示装置
US11934620B2 (en) Electronic apparatus and method of fabricating the same
CN111399695A (zh) 触控面板及触控显示装置
CN220326173U (zh) 显示装置
TWI828751B (zh) 輸入感測單元及包含其之顯示裝置
CN217606819U (zh) 显示装置
EP3869308B1 (en) Input sensing unit and electronic device including the same
US20230376154A1 (en) Input sensing panel, display device having the same, and method of manufacturing the display device
CN115207044A (zh) 显示装置及其制造方法
CN115701760A (zh) 显示装置
CN114078922A (zh) 包括触摸构件的显示装置
CN117873341A (zh) 一种显示面板及显示装置
CN117158128A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination