CN111913822A - 一种基于amp架构的核间通信方式 - Google Patents

一种基于amp架构的核间通信方式 Download PDF

Info

Publication number
CN111913822A
CN111913822A CN202010883181.2A CN202010883181A CN111913822A CN 111913822 A CN111913822 A CN 111913822A CN 202010883181 A CN202010883181 A CN 202010883181A CN 111913822 A CN111913822 A CN 111913822A
Authority
CN
China
Prior art keywords
core
communication
slave
master
cpu1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010883181.2A
Other languages
English (en)
Other versions
CN111913822B (zh
Inventor
阎波
郑行杰
刘洪波
林水生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010883181.2A priority Critical patent/CN111913822B/zh
Publication of CN111913822A publication Critical patent/CN111913822A/zh
Application granted granted Critical
Publication of CN111913822B publication Critical patent/CN111913822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种基于AMP架构的核间通信方式，包括以下步骤：将多核通信***划分为应用层、驱动层和逻辑层；配置逻辑层的电路，进行多核通信初始化配置，得到配置后的多核通信***；启动配置后的多核通信***中的主核，并通过主核监控应用层中的网络信息，构建主从核管理机制；根据主从核管理机制，调用驱动层接口建立主从核之间的通信请求，开始主从核之间的通信。本发明提供了一种基于AMP架构的核间通信方式，减少了不同操作***之间数据交互接口的不一致性，响应时间短，并且避免了数据丢失的问题。

Description

一种基于AMP架构的核间通信方式
技术领域
本发明属于通信控制技术领域，具体涉及一种基于AMP架构的核间通信方式。
背景技术
近年来，高速发展的半导体技术使得一个芯片上CPU核数的集成度达到上千个。嵌入式移动设备在工作生活交互中必不可少，频繁地活跃于行业之间，在市场上也占据了重要地位。然而，仅仅使用单个核心的芯片性能增长速率开始放缓，提升单核处理器的主频与增加指令级并行度的方式尽管可以提高性能，但同时提高CPU主频，也意味着需要增加芯片功耗，现代的通用处理器功耗峰值已经高达上百瓦。因此，多核技术渐渐步入了人们的视野
嵌入式处理器从单核发展到多核，从同构发展到异构的过程满足了不同领域的需求。针对当前的多核环境，处理器的核间通信、任务调度、Cache一致性、核间同步与互斥、核间中断处理机制等技术都极为重要。然而简单地采用SMP架构的多核并行嵌入式架构无法发挥出每个CPU各自的特点，并且各个CPU所使用的操作***通信交互接口也存在差异，导致核间通信机制过于复杂。
发明内容
针对现有技术中的上述不足，本发明提供的一种基于AMP架构的核间通信方式解决了现有技术中核间通信机制复杂的问题。
为了达到上述发明目的，本发明采用的技术方案为：一种基于AMP架构的核间通信方式，包括以下步骤：
S1、将多核通信***划分为应用层、驱动层和逻辑层；
S2、配置逻辑层的电路，进行多核通信初始化配置，得到配置后的多核通信***；
S3、启动配置后的多核通信***中的主核，并通过主核监控应用层中的网络信息，构建主从核管理机制；
S4、根据主从核管理机制，调用驱动层接口建立主从核之间的通信请求，开始主从核之间的通信。
进一步地，所述步骤S1中应用层用于提供网络数据交互接口，进行TCP可靠的网络通信，根据通信协议提供数据打包处理或指令解析接口，获取设备驱动描述符，利用驱动层接口进行核间数据交互和数据共享；
所述步骤S1中驱动层用于根据逻辑层提供的硬件地址，进行对特定地址或寄存器的数据读写操作，为应用层提供底层操作接口；
所述步骤S1中逻辑层用于设计中断信号生成电路，配置***时钟，以及共享内存地址，为多核通信管理提供物理链路连接。
进一步地，所述步骤S2包括以下分步骤：
S21、配置逻辑层的电路，对寄存器进行初始化，读取多核通信***BOOT模式，获取多核通信***中SD卡上的BOOT.bin文件；
S22、将步骤S21中得到的BOOT.bin文件传输至DDR内存中，并判断其中是否存在bit文件，若是，则将bit文件加载至FPGA中，并进入步骤S23，否则直接进入步骤S23；
S23、判断是否存在elf文件，若是，则将elf文件加载至其对应的内存地址空间中，得到配置后的多核通信***，否则，不进行操作，得到配置后的多核通信***。
进一步地，所述步骤S3中主从核管理机制包括主核管理机制和从核管理机制。
进一步地，所述主核管理机制具体为：
A1、启动主核CPU0，通过主核CPU0初始化Linux***；
A2、令Linux***开始工作，通过主核CPU0创建TCP网络通信对象，并将其添加至线程池中，得到网络通讯线程；
A3、通过网络通讯线程监听网络状态，判断是否存在连接对象，若是，则接收连接对象对应的端口数据，并将端口数据保存至缓存中，并进入步骤A4，否则重复步骤A3；
A4、根据端口数据，判断网络通讯线程的启动是否基于网络通信数据的获取，若是，则该线程处于就绪态，不进行操作，并结束，否则该线程从就绪态转换为运行态，进行控制指令和共享内存管理，并进入步骤A5；
A5、通过Linux***中的驱动管理线程判断网络通讯线程下发的信号中是否存在从核唤醒指令，若是，则通过逻辑层的中断设备唤醒从核CPU1的进程，并结束主核管理机制，否则直接结束主核管理机制。
进一步地，所述从核管理机制具体为：启动从核CPU1，通过从核CPU1判断其进程是否被唤醒，若是，则通过从核CPU1建立线程，从就绪态转换为运行态，进行数据处理，并反馈信息至主核CPU0，并在数据处理完后进入就绪态等待唤醒，否则，不进行操作；
所述主核CPU0与从核CPU1的数据交互采用共享内存的方式。
进一步地，所述步骤S4中调用驱动层接口建立主从核之间的通信请求的具体步骤为：
B1、开始应用程序操作，通过主核CPU0在应用层中调用驱动层接口，发出中断信号；
B2、根据中断信号，通过驱动层调用copy_from_uesr()函数获取应用层下应用程序操作的内存地址；
B3、判断内存地址是否在逻辑层设置的地址范围内，若是，则调用IOwrite32()函数对该地址进行写操作，从核CPU1进行中断响应，并进入步骤B4，否则不进行操作，并反馈调用驱动接口失败的信息至主核CPU0中；
B4、通过从核CPU1建立线程，从就绪态转换为运行态，开始进行数据处理，并反馈信息至主核CPU0；
B5、通过主核CPU0判断是否存在反馈信息错误、无反馈信息或等待时间超时的情况，若是，则通信请求异常，并返回步骤B1，重新进行核间通信申请，否则判定通信请求流程正确，通信请求成功。
进一步地，所述步骤S4中主从核之间的通信包括主核通信流程和从核通信流程，所述主核通信流程和从核通信流程共享内存。
进一步地，所述主核通信流程具体为：
C1、通过应用层监听网络数据，将监听得到的网络数据进行命令解析；
C2、获取命令对应的从核CPU1内存访问标志，并判断从核CPU1内存访问标志是否为假，若是，则修改从核CPU1内存访问标志为真，调用数据访存驱动将数据保存至共享内存中，进入步骤C3，否则重复步骤C2；
C3、向从核CPU1发出中断通信申请，并获取主核CPU0内存访问标志；
C4、判断主核CPU0内存访问标志是否为假，若是，则判定从核CPU1进程未反馈正确信息或中断通信申请失效，等待时间超时后重复步骤C3，否则判定主从核数据交互成功，将主核CPU0的内存访问标志设置为假，完成主核通信流程。
进一步地，所述从核通信流程具体为：
D1、通过从核CPU1接收逻辑层上传的中断信号，启动数据处理进程，并获取从核CPU1的内存访问标志；
D2、判断从核CPU1的内存访问标志是否为假，若是，则重复步骤D2，否则设定从核CPU1的内存访问标志为假，并进入步骤D3；
D3、通过从核CPU1从共享内存中获取数据并进行数据处理；
D4、获取主核CPU0的内存访问标志并判断其是否为真，若是，则等待时间超时后重复步骤D4，否则将主核CPU0的内存访问标志设置为假，完成从核通信流程。
本发明的有益效果为：
(1)本发明适用于不同CPU的特性，采用不同操作***进行交互，同时中断机制保证各个操作***可以使用自身独立的API进行通信，无需添加其他API接口。
(2)本发明共享内存则实现了资源管理与分配的便利性，简化了多核通信时缓存一致性的问题。
(3)本发明提供了一种基于AMP架构的核间通信方式，减少了不同操作***之间数据交互接口的不一致性，响应时间短，并且避免了数据丢失的问题。
附图说明
图1为本发明提出的一种基于AMP架构的核间通信方式流程图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
下面结合附图详细说明本发明的实施例。
如图1所示，一种基于AMP架构的核间通信方式，包括以下步骤：
S1、将多核通信***划分为应用层、驱动层和逻辑层；
S2、配置逻辑层的电路，进行多核通信初始化配置，得到配置后的多核通信***；
S3、启动配置后的多核通信***中的主核，并通过主核监控应用层中的网络信息，构建主从核管理机制；
S4、根据主从核管理机制，调用驱动层接口建立主从核之间的通信请求，开始主从核之间的通信。
所述步骤S1中应用层用于提供网络数据交互接口，进行TCP可靠的网络通信，根据通信协议提供数据打包处理或指令解析接口，获取设备驱动描述符，利用驱动层接口进行核间数据交互和数据共享；
所述步骤S1中驱动层用于根据逻辑层提供的硬件地址，进行对特定地址或寄存器的数据读写操作，为应用层提供底层操作接口；
所述步骤S1中逻辑层用于设计中断信号生成电路，配置***时钟，以及共享内存地址，为多核通信管理提供物理链路连接。
所述步骤S2包括以下分步骤：
S21、配置逻辑层的电路，对寄存器进行初始化，读取多核通信***BOOT模式，获取多核通信***中SD卡上的BOOT.bin文件；
S22、将步骤S21中得到的BOOT.bin文件传输至DDR内存中，并判断其中是否存在bit文件，若是，则将bit文件加载至FPGA中，并进入步骤S23，否则直接进入步骤S23；
S23、判断是否存在elf文件，若是，则将elf文件加载至其对应的内存地址空间中，得到配置后的多核通信***，否则，不进行操作，得到配置后的多核通信***。
所述步骤S3中主从核管理机制包括主核管理机制和从核管理机制。
所述主核管理机制具体为：
A1、启动主核CPU0，通过主核CPU0初始化Linux***；
A2、令Linux***开始工作，通过主核CPU0创建TCP网络通信对象，并将其添加至线程池中，得到网络通讯线程；
A3、通过网络通讯线程监听网络状态，判断是否存在连接对象，若是，则接收连接对象对应的端口数据，并将端口数据保存至缓存中，并进入步骤A4，否则重复步骤A3；
A4、根据端口数据，判断网络通讯线程的启动是否基于网络通信数据的获取，若是，则该线程处于就绪态，不进行操作，并结束，否则该线程从就绪态转换为运行态，进行控制指令和共享内存管理，并进入步骤A5；
A5、通过Linux***中的驱动管理线程判断网络通讯线程下发的信号中是否存在从核唤醒指令，若是，则通过逻辑层的中断设备唤醒从核CPU1的进程，并结束主核管理机制，否则直接结束主核管理机制。
所述从核管理机制具体为：启动从核CPU1，通过从核CPU1判断其进程是否被唤醒，若是，则通过从核CPU1建立线程，从就绪态转换为运行态，进行数据处理，并反馈信息至主核CPU0，并在数据处理完后进入就绪态等待唤醒，否则，不进行操作；
所述主核CPU0与从核CPU1的数据交互采用共享内存的方式。
所述步骤S4中调用驱动层接口建立主从核之间的通信请求的具体步骤为：
B1、开始应用程序操作，通过主核CPU0在应用层中调用驱动层接口，发出中断信号；
B2、根据中断信号，通过驱动层调用copy_from_uesr()函数获取应用层下应用程序操作的内存地址；
B3、判断内存地址是否在逻辑层设置的地址范围内，若是，则调用IOwrite32()函数对该地址进行写操作，从核CPU1进行中断响应，并进入步骤B4，否则不进行操作，并反馈调用驱动接口失败的信息至主核CPU0中；
B4、通过从核CPU1建立线程，从就绪态转换为运行态，开始进行数据处理，并反馈信息至主核CPU0；
B5、通过主核CPU0判断是否存在反馈信息错误、无反馈信息或等待时间超时的情况，若是，则通信请求异常，并返回步骤B1，重新进行核间通信申请，否则判定通信请求流程正确，通信请求成功。
所述步骤S4中主从核之间的通信包括主核通信流程和从核通信流程，所述主核通信流程和从核通信流程共享内存。
所述主核通信流程具体为：
C1、通过应用层监听网络数据，将监听得到的网络数据进行命令解析；
C2、获取命令对应的从核CPU1内存访问标志，并判断从核CPU1内存访问标志是否为假，若是，则修改从核CPU1内存访问标志为真，调用数据访存驱动将数据保存至共享内存中，进入步骤C3，否则重复步骤C2；
C3、向从核CPU1发出中断通信申请，并获取主核CPU0内存访问标志；
C4、判断主核CPU0内存访问标志是否为假，若是，则判定从核CPU1进程未反馈正确信息或中断通信申请失效，等待时间超时后重复步骤C3，否则判定主从核数据交互成功，将主核CPU0的内存访问标志设置为假，完成主核通信流程。
所述从核通信流程具体为：
D1、通过从核CPU1接收逻辑层上传的中断信号，启动数据处理进程，并获取从核CPU1的内存访问标志；
D2、判断从核CPU1的内存访问标志是否为假，若是，则重复步骤D2，否则设定从核CPU1的内存访问标志为假，并进入步骤D3；
D3、通过从核CPU1从共享内存中获取数据并进行数据处理；
D4、获取主核CPU0的内存访问标志并判断其是否为真，若是，则等待时间超时后重复步骤D4，否则将主核CPU0的内存访问标志设置为假，完成从核通信流程。
在本实施例中，在ZYNQ-7000系列的双核芯片平台下，由网口接收到16MB/s自增数据作为输入测试，实验结果表明：相比与SMP架构***，该发明满足实时***的性能要求，能够将中断响应时间从几毫秒的级别提升到几十微秒级别。在多次测量中，未发现数据丢失或数据掉包现象。
本发明的有益效果为：
(1)本发明适用于不同CPU的特性，采用不同操作***进行交互，同时中断机制保证各个操作***可以使用自身独立的API进行通信，无需添加其他API接口。
(2)本发明共享内存则实现了资源管理与分配的便利性，简化了多核通信时缓存一致性的问题。
(3)本发明提供了一种基于AMP架构的核间通信方式，减少了不同操作***之间数据交互接口的不一致性，响应时间短，并且避免了数据丢失的问题。

Claims (10)

1.基于AMP架构的核间通信方式，其特征在于，包括以下步骤：
S1、将多核通信***划分为应用层、驱动层和逻辑层；
S2、配置逻辑层的电路，进行多核通信初始化配置，得到配置后的多核通信***；
S3、启动配置后的多核通信***中的主核，并通过主核监控应用层中的网络信息，构建主从核管理机制；
S4、根据主从核管理机制，调用驱动层接口建立主从核之间的通信请求，开始主从核之间的通信。
2.根据权利要求1所述的基于AMP架构的核间通信方式，其特征在于，所述步骤S1中应用层用于提供网络数据交互接口，进行TCP可靠的网络通信，根据通信协议提供数据打包处理或指令解析接口，获取设备驱动描述符，利用驱动层接口进行核间数据交互和数据共享；
所述步骤S1中驱动层用于根据逻辑层提供的硬件地址，进行对特定地址或寄存器的数据读写操作，为应用层提供底层操作接口；
所述步骤S1中逻辑层用于设计中断信号生成电路，配置***时钟，以及共享内存地址，为多核通信管理提供物理链路连接。
3.根据权利要求1所述的基于AMP架构的核间通信方式，其特征在于，所述步骤S2包括以下分步骤：
S21、配置逻辑层的电路，对寄存器进行初始化，读取多核通信***BOOT模式，获取多核通信***中SD卡上的BOOT.bin文件；
S22、将步骤S21中得到的BOOT.bin文件传输至DDR内存中，并判断其中是否存在bit文件，若是，则将bit文件加载至FPGA中，并进入步骤S23，否则直接进入步骤S23；
S23、判断是否存在elf文件，若是，则将elf文件加载至其对应的内存地址空间中，得到配置后的多核通信***，否则，不进行操作，得到配置后的多核通信***。
4.根据权利要求1所述的基于AMP架构的核间通信方式，其特征在于，所述步骤S3中主从核管理机制包括主核管理机制和从核管理机制。
5.根据权利要求4所述的基于AMP架构的核间通信方式，其特征在于，所述主核管理机制具体为：
A1、启动主核CPU0，通过主核CPU0初始化Linux***；
A2、令Linux***开始工作，通过主核CPU0创建TCP网络通信对象，并将其添加至线程池中，得到网络通讯线程；
A3、通过网络通讯线程监听网络状态，判断是否存在连接对象，若是，则接收连接对象对应的端口数据，并将端口数据保存至缓存中，并进入步骤A4，否则重复步骤A3；
A4、根据端口数据，判断网络通讯线程的启动是否基于网络通信数据的获取，若是，则该线程处于就绪态，不进行操作，并结束，否则该线程从就绪态转换为运行态，进行控制指令和共享内存管理，并进入步骤A5；
A5、通过Linux***中的驱动管理线程判断网络通讯线程下发的信号中是否存在从核唤醒指令，若是，则通过逻辑层的中断设备唤醒从核CPU1的进程，并结束主核管理机制，否则直接结束主核管理机制。
6.根据权利要求5所述的基于AMP架构的核间通信方式，其特征在于，所述从核管理机制具体为：启动从核CPU1，通过从核CPU1判断其进程是否被唤醒，若是，则通过从核CPU1建立线程，从就绪态转换为运行态，进行数据处理，并反馈信息至主核CPU0，并在数据处理完后进入就绪态等待唤醒，否则，不进行操作；
所述主核CPU0与从核CPU1的数据交互采用共享内存的方式。
7.根据权利要求1所述的基于AMP架构的核间通信方式，其特征在于，所述步骤S4中调用驱动层接口建立主从核之间的通信请求的具体步骤为：
B1、开始应用程序操作，通过主核CPU0在应用层中调用驱动层接口，发出中断信号；
B2、根据中断信号，通过驱动层调用copy_from_uesr()函数获取应用层下应用程序操作的内存地址；
B3、判断内存地址是否在逻辑层设置的地址范围内，若是，则调用IOwrite32()函数对该地址进行写操作，从核CPU1进行中断响应，并进入步骤B4，否则不进行操作，并反馈调用驱动接口失败的信息至主核CPU0中；
B4、通过从核CPU1建立线程，从就绪态转换为运行态，开始进行数据处理，并反馈信息至主核CPU0；
B5、通过主核CPU0判断是否存在反馈信息错误、无反馈信息或等待时间超时的情况，若是，则通信请求异常，并返回步骤B1，重新进行核间通信申请，否则判定通信请求流程正确，通信请求成功。
8.根据权利要求1所述的基于AMP架构的核间通信方式，其特征在于，所述步骤S4中主从核之间的通信包括主核通信流程和从核通信流程，所述主核通信流程和从核通信流程共享内存。
9.根据权利要求8所述的基于AMP架构的核间通信方式，其特征在于，所述主核通信流程具体为：
C1、通过应用层监听网络数据，将监听得到的网络数据进行命令解析；
C2、获取命令对应的从核CPU1内存访问标志，并判断从核CPU1内存访问标志是否为假，若是，则修改从核CPU1内存访问标志为真，调用数据访存驱动将数据保存至共享内存中，进入步骤C3，否则重复步骤C2；
C3、向从核CPU1发出中断通信申请，并获取主核CPU0内存访问标志；
C4、判断主核CPU0内存访问标志是否为假，若是，则判定从核CPU1进程未反馈正确信息或中断通信申请失效，等待时间超时后重复步骤C3，否则判定主从核数据交互成功，将主核CPU0的内存访问标志设置为假，完成主核通信流程。
10.根据权利要求8所述的基于AMP架构的核间通信方式，其特征在于，所述从核通信流程具体为：
D1、通过从核CPU1接收逻辑层上传的中断信号，启动数据处理进程，并获取从核CPU1的内存访问标志；
D2、判断从核CPU1的内存访问标志是否为假，若是，则重复步骤D2，否则设定从核CPU1的内存访问标志为假，并进入步骤D3；
D3、通过从核CPU1从共享内存中获取数据并进行数据处理；
D4、获取主核CPU0的内存访问标志并判断其是否为真，若是，则等待时间超时后重复步骤D4，否则将主核CPU0的内存访问标志设置为假，完成从核通信流程。
CN202010883181.2A 2020-08-28 2020-08-28 一种基于amp架构的核间通信方式 Active CN111913822B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010883181.2A CN111913822B (zh) 2020-08-28 2020-08-28 一种基于amp架构的核间通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010883181.2A CN111913822B (zh) 2020-08-28 2020-08-28 一种基于amp架构的核间通信方式

Publications (2)

Publication Number Publication Date
CN111913822A true CN111913822A (zh) 2020-11-10
CN111913822B CN111913822B (zh) 2023-03-28

Family

ID=73266337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010883181.2A Active CN111913822B (zh) 2020-08-28 2020-08-28 一种基于amp架构的核间通信方式

Country Status (1)

Country Link
CN (1) CN111913822B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112765091A (zh) * 2021-02-04 2021-05-07 南方电网科学研究院有限责任公司 一种SoC核间通信方法和装置
CN112764917A (zh) * 2020-12-29 2021-05-07 福建万润新能源科技有限公司 多单元***间无主从并机运行与任务协同方法
CN113538767A (zh) * 2021-06-01 2021-10-22 浪潮金融信息技术有限公司 一种半双工的驱动层找零方法、***及介质
CN115098173A (zh) * 2022-06-17 2022-09-23 电子科技大学 一种基于双核amp架构的敌我识别信号高速识别的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025697A (zh) * 2007-04-05 2007-08-29 杭州华为三康技术有限公司 实现用户配置的方法、***及主核和从核
CN101216814A (zh) * 2007-12-26 2008-07-09 杭州华三通信技术有限公司 一种多核多操作***之间的通信方法及***
CN101354693A (zh) * 2008-09-11 2009-01-28 重庆邮电大学 一种异构多核处理器的核间通信调度***及方法
CN101662551A (zh) * 2008-08-29 2010-03-03 深圳市东进通讯技术股份有限公司 企业融合通信***
CN102270189A (zh) * 2011-06-17 2011-12-07 西安电子科技大学 基于fpga多核***的核间通信方法
CN102770853A (zh) * 2009-12-23 2012-11-07 思杰***有限公司 用于在多核***中管理大型高速缓存服务的***和方法
CN102929834A (zh) * 2012-11-06 2013-02-13 无锡江南计算技术研究所 众核处理器及其核间通信的方法、主核和从核
US20140297920A1 (en) * 2013-03-27 2014-10-02 Kabushiki Kaisha Toshiba Multi-core processor and control method
CN111427814A (zh) * 2020-03-05 2020-07-17 深圳震有科技股份有限公司 一种基于amp***的核间通讯方法、终端及存储介质
CN111427817A (zh) * 2020-03-23 2020-07-17 深圳震有科技股份有限公司 一种amp***双核共用i2c接口的方法、存储介质及智能终端

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025697A (zh) * 2007-04-05 2007-08-29 杭州华为三康技术有限公司 实现用户配置的方法、***及主核和从核
CN101216814A (zh) * 2007-12-26 2008-07-09 杭州华三通信技术有限公司 一种多核多操作***之间的通信方法及***
CN101662551A (zh) * 2008-08-29 2010-03-03 深圳市东进通讯技术股份有限公司 企业融合通信***
CN101354693A (zh) * 2008-09-11 2009-01-28 重庆邮电大学 一种异构多核处理器的核间通信调度***及方法
CN102770853A (zh) * 2009-12-23 2012-11-07 思杰***有限公司 用于在多核***中管理大型高速缓存服务的***和方法
CN102270189A (zh) * 2011-06-17 2011-12-07 西安电子科技大学 基于fpga多核***的核间通信方法
CN102929834A (zh) * 2012-11-06 2013-02-13 无锡江南计算技术研究所 众核处理器及其核间通信的方法、主核和从核
US20140297920A1 (en) * 2013-03-27 2014-10-02 Kabushiki Kaisha Toshiba Multi-core processor and control method
CN111427814A (zh) * 2020-03-05 2020-07-17 深圳震有科技股份有限公司 一种基于amp***的核间通讯方法、终端及存储介质
CN111427817A (zh) * 2020-03-23 2020-07-17 深圳震有科技股份有限公司 一种amp***双核共用i2c接口的方法、存储介质及智能终端

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAORUI WANG 等: "Design of communications model in double systems based on multi-core platform" *
高珂 等: "多核***共享内存资源分配和管理研究" *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112764917A (zh) * 2020-12-29 2021-05-07 福建万润新能源科技有限公司 多单元***间无主从并机运行与任务协同方法
CN112764917B (zh) * 2020-12-29 2023-06-20 福建万润新能源科技有限公司 多单元***间无主从并机运行与任务协同方法
CN112765091A (zh) * 2021-02-04 2021-05-07 南方电网科学研究院有限责任公司 一种SoC核间通信方法和装置
CN112765091B (zh) * 2021-02-04 2024-05-03 南方电网科学研究院有限责任公司 一种SoC核间通信方法和装置
CN113538767A (zh) * 2021-06-01 2021-10-22 浪潮金融信息技术有限公司 一种半双工的驱动层找零方法、***及介质
CN113538767B (zh) * 2021-06-01 2023-10-27 浪潮金融信息技术有限公司 一种半双工的驱动层找零方法、***及介质
CN115098173A (zh) * 2022-06-17 2022-09-23 电子科技大学 一种基于双核amp架构的敌我识别信号高速识别的方法
CN115098173B (zh) * 2022-06-17 2024-04-26 电子科技大学 一种基于双核amp架构的敌我识别信号高速识别的方法

Also Published As

Publication number Publication date
CN111913822B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
CN111913822B (zh) 一种基于amp架构的核间通信方式
US9229730B2 (en) Multi-chip initialization using a parallel firmware boot process
US9824004B2 (en) Methods and apparatuses for requesting ready status information from a memory
JP5801372B2 (ja) システム管理モードのためのプロセッサにおける状態記憶の提供
KR101623892B1 (ko) 분산된 멀티코어 메모리 초기화
CN105765541B (zh) 用于机动车的控制器
CN105930186B (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN108182036B (zh) 一种多芯片***存储实现装置及方法
US20110265093A1 (en) Computer System and Program Product
CN114090498B (zh) 一种嵌入式soc***实现多核启动与业务的相互解耦方法
CN112612523A (zh) 一种嵌入式设备驱动***及方法
CN115167935A (zh) 一种基于国产dsp的软件动态功能重构信息处理方法
US8843728B2 (en) Processor for enabling inter-sequencer communication following lock competition and accelerator registration
CN112965755B (zh) 多核处理器的初始化方法、装置、电子设备及存储介质
CN114281751B (zh) 芯片***
CN106201649B (zh) 用于光模块监控的虚拟机
US9690619B2 (en) Thread processing method and thread processing system for setting for each thread priority level of access right to access shared memory
CN114461142B (zh) 一种读写Flash数据的方法、***、装置及介质
CN113392052B (zh) 一种基于四路服务器的bios***、方法及计算机可读存储介质
US8176303B2 (en) Multiprocessor communication device and methods thereof
CN214751393U (zh) 微控制器和计算***
US20080077925A1 (en) Fault Tolerant System for Execution of Parallel Jobs
CN111338998B (zh) 基于amp***的flash访问处理方法及装置
CN116401990B (zh) 处理中断事件的方法、装置、***和存储介质
CN113868179B (zh) 一种LPC_DPRam的通信装置及数据转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant