CN1118926C - 用于具有陡沿的输入信号的在一侧关断电流的输入放大器 - Google Patents

用于具有陡沿的输入信号的在一侧关断电流的输入放大器 Download PDF

Info

Publication number
CN1118926C
CN1118926C CN98106131A CN98106131A CN1118926C CN 1118926 C CN1118926 C CN 1118926C CN 98106131 A CN98106131 A CN 98106131A CN 98106131 A CN98106131 A CN 98106131A CN 1118926 C CN1118926 C CN 1118926C
Authority
CN
China
Prior art keywords
transistor
input
amplifier
input amplifier
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98106131A
Other languages
English (en)
Other versions
CN1195225A (zh
Inventor
C·思谢尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1195225A publication Critical patent/CN1195225A/zh
Application granted granted Critical
Publication of CN1118926C publication Critical patent/CN1118926C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本发明涉及一用于具有陡沿的输入信号的在一侧关断电流的输入放大器，其具有一MOS晶体管(7)，它的源极或漏极接到与输出级相连的节点(QN)。位于输入放大器(1)的两个P沟道MOS晶体管(6、7)之间的N沟道MOS晶体管(21)通过这种类型的输入信号阻止了P沟道MOS晶体管(7)的关断，以使一旦施加了输入信号，节点(QN)的电压就升高到工作电压(VCC)。

Description

用于具有陡沿的输入信号的在一侧关断 电流的输入放大器
本发明涉及一用于具有陡沿的输入信号的在一侧关断电流的输入放大器，其具有至少一个晶体管，该晶体管含有一个与输出端相连的电极。
CMOS输入放大器已经公知很久并且其可以用于多种电路。开头所述类型的输入放大器例如描述在P.E.Allen和D.R.Holberg所著的专业n书藉“CMOS模拟电路设计”的381页。
图3所示的这种公知输入放大器由差分放大器1、P沟道MOS晶体管9和N沟道MOS晶体管10所组成。晶体管9、10的栅极和差分放大器1的输入端IN与输入端子5相连，在该端子上存在输入信号XIN，而晶体管9的源极-漏极段与用于提供工作电压VCC的端子8相连。另外，该差分放大器1通过基准电压XREF加载并且与用于提供输出信号OUT的输出端子20相连。
这种已知的输入放大器可能应用在例如LVTTL电路(LVTTL＝低电压-晶体管-晶体管-逻辑)和SSTL逻辑电路(SSTL＝抽头-串联-终接-逻辑)中。在LVTTL逻辑电路中出现的电压上升和下降是从大约0.8v到2.0v，而SSTL逻辑电路的相应的上升和下降沿与参考值相比大约为400mV。
在两个逻辑电路，即LVTTL逻辑电路和SSTL逻辑电路中，电压降的边沿非常陡，所以存在相应的快的输入边沿。现在在芯片上含有数量足够的输入放大器，所以在节省电流的工作模式中只有被控制的电路应该具有实际意义上的激活。
但现在示出了，在输入信号的陡沿的情况下，并没有保证输入放大器的相应关断。
为了解决这个问题，现在考虑使用电流镜象电路或不对称输入放大器。电流镜象电路需要相当高的电流，而不对称输入放大器在其电路特征的对称方面存在缺点。
上述发明的任务是提供一个具有在一侧关断电流的输入放大器，其也能够保证在快速的输入边沿的情况下允许的导通。
为了解决这个任务，上述发明提供了开关所述类型的输入放大器，其特征在于，通过一个阻止晶体管完全关断的装置，一旦施加了具有陡沿的输入信号，就可以把电极电压提高到工作电压。
以有利的方式，该晶体管是第一种导通类型的第一MOS晶体管。然后应用与第一相对的第二导通类型的另一MOS晶体管，它的工作电压要比第一MOS晶体管高。该另一MOS晶体管通过源极-漏极段位于输入放大器的电流镜向晶体管的栅极之间，并且在其栅极与此晶体管的源极或漏极相连并且通过工作电压加载。
下面借助附图详细说明本发明。图为：
图1：按照本发明的输入放大器的电路图；
图2：图1中的输入放大器的详细电路图；
图3：传统类型的输入放大器的电路图。
图3已在开头进行解释。在图1和2中相应的器件具有与图3中相同的参考符号。
差分放大器1是由一个在其栅极通过基准电压XREF加载的N沟道MOS晶体管2和一个相应于节点4对称设置的N沟道MOS晶体管3。在一个与晶体管3的栅极相连的输入端子5上施加输入信号XIN。晶体管2、3的源极或漏极与电流镜象P沟道MOS晶体管相连，它的衬底通过工作电压VCC加载，该电压通过端子8接入。此工作电压VCC也存在于栅极有输入信号XIN接入的P沟道MOS晶体管9上。N沟道MOS晶体管10的源极或漏极与节点4相连并且在其栅极存在从输入端子接入的输入信号XIN。晶体管6的栅极与晶体管2和6之间的节点Q相连。另外，晶体管3和7之间的节点QN与输出端子20相连以提供一输出信号OUT。
晶体管9、10可用于在高电压上升时关断差分放大器1中流过的横向电流。
晶体管3、7与晶体管2、6对称。由晶体管6和7所产生的电流镜向也可以由N沟道MOS晶体管实现。相似的，输入晶体管2、3也能够是P沟道MOS晶体管。
在输入端子5处的例如一输入信号在LVTTL逻辑电路中陡然地从大约高于2.0V降低到低于0.8V。
所述类型的“高-低-电压边沿”在一个电路中，如上面所描述的，可以关断晶体管10，以此节点Q的电压通过晶体管6向上升。由此可以再一次关断晶体管7，该晶体管也应该使节点QN的电压向上升。换句话说，现在所描述的输入放大器在具有陡沿的输入信号的情况下并不能正常地工作。
为了在这种具有陡沿的输入信号的情况下也保证这样的正常工作，本发明的输入放大器另外还具有一装置X(见图1)，该装置阻止了晶体管7的完全关断并且例如由一个N沟道MOS晶体管21组成(见图2)，该晶体管21通过它的源极-漏极段位于晶体管6、7的栅极之间或者节点Q和晶体管7的栅极之间，并且通过栅极连接到晶体管6、7和晶体管9的源极-漏极段之间的节点，或者通过工作电压VCC加载。
在输入信号具有陡峭的高-低-边沿的情况下，在如此构成的本发明输入放大器中，节点Q通过晶体管21接收晶体管6的VCC工作电压。因为晶体管21的工作电压高于晶体管6的工作电压，这可以通过“体效应”达到，以此阻止了晶体管7的关闭，所以节点QN的电压上升。
以此方式，本发明的输入放大器能够导通具有很快的边沿的信号，以致能够实现允许的关断。要求附加到输入放大器上的电路的费用是极小的，因为只需要另外一个晶体管21。

Claims (3)

1.用于具有陡沿的输入信号的输入放大器，
-具有一个差分放大器(1)，该差分放大器具有一个接收输入信号(XIN)的第一晶体管(3)和构成电流镜像电路的第二和第三晶体管(6，7)，其中在第一和第三(3，7)晶体管之间的节点与输入放大器的输出端(20)相连接，
-其中在电流镜像电路的两个晶体管(6，7)的栅极之间具有一个含有另外的晶体管(21)的装置，这个装置能够阻止晶体管(7)的完全关断，以使一旦施加具有陡沿的输入信号，在第一和第三晶体管(3，7)之间的节点能够升高到工作电压。
2.如权利要求1的输入放大器，
其特征在于，第三晶体管(7)是第一导电类型的一个MOS晶体管，并且另外的晶体管(21)是具有比第三晶体管(7)的工作电压高的第二导电类型的MOS晶体管。
3.如权利要求2的输入放大器，
其特征在于，另外的晶体管(21)通过其源极-漏极段连接到电流镜像电路的两个晶体管(6，7)的栅极之间，并且通过其栅极连接到电流镜像电路的两个晶体管(6，7)的源极-漏极段之间的节点或者通过工作电压(VCC)加载。
CN98106131A 1997-04-03 1998-04-03 用于具有陡沿的输入信号的在一侧关断电流的输入放大器 Expired - Fee Related CN1118926C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19713833.0 1997-04-03
DE19713833A DE19713833C1 (de) 1997-04-03 1997-04-03 Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken

Publications (2)

Publication Number Publication Date
CN1195225A CN1195225A (zh) 1998-10-07
CN1118926C true CN1118926C (zh) 2003-08-20

Family

ID=7825375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98106131A Expired - Fee Related CN1118926C (zh) 1997-04-03 1998-04-03 用于具有陡沿的输入信号的在一侧关断电流的输入放大器

Country Status (7)

Country Link
US (1) US6020766A (zh)
EP (1) EP0869615B1 (zh)
JP (1) JP3440201B2 (zh)
KR (1) KR100333240B1 (zh)
CN (1) CN1118926C (zh)
DE (2) DE19713833C1 (zh)
TW (1) TW429677B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004425A1 (de) * 2005-01-31 2006-08-03 Infineon Technologies Ag Komparator-Schaltungsanordnung, insbesondere für Halbleiter-Bauelemente
DE102005007579A1 (de) * 2005-02-18 2006-08-24 Infineon Technologies Ag Empfängerschaltung
US8684318B2 (en) 2010-09-16 2014-04-01 Spx International Limited Mechanical lock
WO2014037043A1 (en) * 2012-09-06 2014-03-13 Telefonaktiebolaget L M Ericsson (Publ) Operating a node in an optical transport network

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644196A (en) * 1985-01-28 1987-02-17 Motorola, Inc. Tri-state differential amplifier
JPS6247897A (ja) * 1985-08-28 1987-03-02 Sony Corp 読み出し増幅器
JPS62192997A (ja) * 1986-02-20 1987-08-24 Toshiba Corp カレントミラ−型センスアンプ
US4808859A (en) * 1987-01-09 1989-02-28 American Electronic Laboratories, Inc. Broadband electronic switch
JPH04301921A (ja) * 1991-03-28 1992-10-26 Nec Corp インバータ回路
US5202594A (en) * 1992-02-04 1993-04-13 Motorola, Inc. Low power level converter
JP2813103B2 (ja) * 1992-06-15 1998-10-22 富士通株式会社 半導体集積回路
US5377150A (en) * 1993-03-31 1994-12-27 Sgs-Thomson Microelectronics, Inc. Disabling sense amplifier
US5378943A (en) * 1993-04-20 1995-01-03 International Business Machines Corporation Low power interface circuit
US5391940A (en) * 1993-10-20 1995-02-21 Hewlett-Packard Corporation Pad driver circuit with powered down device protection
US5493244A (en) * 1994-01-13 1996-02-20 Atmel Corporation Breakdown protection circuit using high voltage detection
US5469080A (en) * 1994-07-29 1995-11-21 Sun Microsytems, Inc. Low-power, logic signal level converter
US5508643A (en) * 1994-11-16 1996-04-16 Intel Corporation Bitline level insensitive sense amplifier
US5495195A (en) * 1994-11-17 1996-02-27 Advanced Micro Devices, Inc. Output buffer for a high density programmable logic device
KR100196510B1 (ko) * 1995-12-28 1999-06-15 김영환 센스 증폭기

Also Published As

Publication number Publication date
KR100333240B1 (ko) 2002-06-20
EP0869615A1 (de) 1998-10-07
JPH1141079A (ja) 1999-02-12
DE59803115D1 (de) 2002-03-28
TW429677B (en) 2001-04-11
EP0869615B1 (de) 2002-02-20
JP3440201B2 (ja) 2003-08-25
DE19713833C1 (de) 1998-10-01
KR19980081059A (ko) 1998-11-25
CN1195225A (zh) 1998-10-07
US6020766A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR920004341B1 (ko) 반도체집적회로의 출력회로
US7504862B2 (en) Level shifter translator
US6624672B2 (en) Output buffer with constant switching current
US7656201B2 (en) Output buffer circuit
US5675278A (en) Level shifting circuit
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
JP3204690B2 (ja) マルチモード入力回路
US5361003A (en) Adjustable buffer driver
US7212033B2 (en) High speed transient immune differential level shifting device
CN1118926C (zh) 用于具有陡沿的输入信号的在一侧关断电流的输入放大器
US7336109B2 (en) High voltage tolerant port driver
NL8702630A (nl) Geintegreerde digitale schakeling.
US4798972A (en) Apparatus and method for capacitor coupled complementary buffering
CN1156078C (zh) 用于产生互补信号的电路装置
US4868422A (en) TTL compatible CMOS logic circuit for driving heavy capacitive loads at high speed
US6043690A (en) Bidirectional follower for driving a capacitive load
CN1132305C (zh) 用于具有陡沿的输入信号的输入放大器
JP4136167B2 (ja) 半導体集積回路装置
CN1143433C (zh) 电平转换电路
KR100221072B1 (ko) 지연회로
JPH02145018A (ja) レベルシフト回路
JPS63158904A (ja) 集積回路装置
US7728635B2 (en) High voltage tolerant port driver
KR100236912B1 (ko) 시모스 인버터 회로
CN1231547A (zh) 低功率输入缓冲器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030820