CN111884490A - 电力电路以及集成电路 - Google Patents

电力电路以及集成电路 Download PDF

Info

Publication number
CN111884490A
CN111884490A CN201910777218.0A CN201910777218A CN111884490A CN 111884490 A CN111884490 A CN 111884490A CN 201910777218 A CN201910777218 A CN 201910777218A CN 111884490 A CN111884490 A CN 111884490A
Authority
CN
China
Prior art keywords
voltage
node
normally
transistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910777218.0A
Other languages
English (en)
Other versions
CN111884490B (zh
Inventor
杨长暻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anchorage Semiconductor Co ltd
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/403,369 external-priority patent/US10637459B2/en
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Publication of CN111884490A publication Critical patent/CN111884490A/zh
Application granted granted Critical
Publication of CN111884490B publication Critical patent/CN111884490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H02H3/243—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage for DC systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

一种电力电路以及集成电路，包括电源转换器、欠压锁定电路、功率晶体管以及驱动电路。电源转换器根据欠压锁定信号，将外部电压转换至供应电压。当外部电压超过临限值时，欠压锁定电路产生欠压锁定信号。功率晶体管根据驱动节点的驱动电压，汲取功率电流。驱动电路包括上桥晶体管、下桥晶体管、电荷泵以及前置驱动电路。上桥晶体管根据上桥节点的上桥电压，将供应电压提供至驱动节点。下桥晶体管根据第一内部信号，将驱动节点耦接至接地端。电荷泵根据第一内部信号，产生超过供应电压的上桥电压。前置驱动电路根据控制信号产生第一内部信号。

Description

电力电路以及集成电路
技术领域
本发明涉及一种整合氮化镓(GaN)功率元件的驱动电路以及欠压锁定(under-voltage lockout，UVLO)电路。
背景技术
在一个电力电路中，往往需要利用电荷泵将供应电压升压至更高的电压来驱动功率晶体管。图1显示一般的电力电路。如图1所示的电力电路100中，上桥驱动电路DRV1用以驱动第一功率晶体管110A，下桥驱动电路DRV2用以驱动第二功率晶体管110B。此外，升压电容CB以及升压二极管DB用以将供应电压VDD升压至升压电压VB，使得第一功率晶体管110A能够完全导通。因此，第一功率晶体管110A由输入电压VIN所供应，第二功率晶体管110B能够通过电感L以及电容C来驱动负载装置RL。
因为电感L会在切换节点SW上产生显著的寄生效应，如通过第二功率晶体管110B的导通的内接二极管(body diode)而在切换节点SW上产生负电压突波，这些寄生效应会在升压电容CB经由功率晶体管充电时干扰升压电压VB。因此，需要降低驱动电路的寄生效应。
发明内容
有鉴于此，本发明提出一种电力电路，包括一电源转换器、一欠压锁定电路、一功率晶体管以及一驱动电路。上述电源转换器根据一欠压锁定信号，将一外部电压转换至一供应电压。当上述外部电压超过一临限值时，上述欠压锁定电路产生上述欠压锁定信号。上述功率晶体管根据一驱动节点的一驱动电压，汲取一功率电流。上述驱动电路包括：一上桥晶体管、一下桥晶体管、一电荷泵以及一前置驱动电路。上述上桥晶体管根据一上桥节点的一上桥电压，将上述供应电压提供至上述驱动节点。上述下桥晶体管根据一第一内部信号，将上述驱动节点耦接至一接地端。上述电荷泵耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号，产生超过上述供应电压的上述上桥电压。上述前置驱动电路根据一控制信号产生上述第一内部信号，其中上述前置驱动电路用以增进上述控制信号的驱动能力。
根据本发明的一实施例，上述驱动电路还包括一第一迟滞电路。上述第一迟滞电路耦接于上述控制信号以及上述前置驱动电路之间，其中上述第一迟滞电路接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号，其中上述第一迟滞电路用以提供一迟滞功能给上述控制信号。
根据本发明的一实施例，上述第一迟滞电路包括一第一电阻、一第三常闭晶体管、一第四常闭晶体管、一第五常闭晶体管以及一第二电阻。上述第一电阻耦接于上述供应电压以及一输出节点之间，其中上述第二内部信号产生于上述输出节点。上述第三常闭晶体管包括耦接至一第三节点的栅极端、耦接至一第四节点的源极端以及耦接至上述输出节点的漏极端。上述第四常闭晶体管包括耦接至上述第三节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第四节点的漏极端。上述第五常闭晶体管包括耦接至上述输出节点的栅极端、耦接至上述第四节点的源极端以及由上述供应电压供电的漏极端。上述第二电阻耦接至上述第三节点且接收上述控制信号。
根据本发明的一实施例，上述前置驱动电路包括一第一子前置驱动电路、一第二子前置驱动电路、一第三子前置驱动电路以及一第四子前置驱动电路。上述第一子前置驱动电路根据一第一子内部信号，产生上述第一内部信号。上述第二子前置驱动电路根据一第二子内部信号，产生上述第一子内部信号。上述第三子前置驱动电路，根据一第三子内部信号，产生上述第二子内部信号。上述第四子前置驱动电路根据上述第二内部信，产生上述第三子内部信号。
根据本发明的一实施例，上述第一子前置驱动电路包括一第一子常闭晶体管、一第二子常闭晶体管以及一第一子常开晶体管。上述第一子常闭晶体管包括接收上述第一子内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第一内部信号的漏极端。上述第二子常闭晶体管包括接收上述第二子内部信号的栅极端、耦接至上述第一子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。上述第一子常开晶体管包括耦接至上述第一子常闭晶体管的漏极端的栅极端、耦接至上述第一子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
根据本发明的一实施例，上述第二子前置驱动电路包括一第三子常闭晶体管、一第四子常闭晶体管以及一第二子常开晶体管。上述第三子常闭晶体管包括接收上述第二子内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第一子内部信号的漏极端。上述第四子常闭晶体管，包括接收上述第三子内部信号的栅极端、耦接至第三子常闭晶体管的源极端以及由上述供应电压供电的漏极端。上述第二子常开晶体管包括耦接至上述第三子常闭晶体管的漏极端的栅极端、耦接至上述第三子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
根据本发明的一实施例，上述第三子前置驱动电路包括一第五子常闭晶体管、一第六子常闭晶体管以及一第三子常开晶体管。上述第五子常闭晶体管包括接收上述第三子内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第二子内部信号的漏极端。上述第六子常闭晶体管包括接收上述第二内部信号的栅极端、耦接至上述第五子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。上述第三子常开晶体管包括耦接至上述第五子常闭晶体管的漏极端的栅极端、耦接至上述第五子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
根据本发明的一实施例，上述第四子前置驱动电路包括一第七子常闭晶体管、一第八子常闭晶体管以及一第四子常开晶体管。上述第七子常闭晶体管包括接收上述第二内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第三子内部信号的漏极端。上述第八子常闭晶体管包括耦接至上述第一迟滞电路的上述第三节点的栅极端、耦接至上述第七子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。上述第四子常开晶体管包括耦接至上述第七子常闭晶体管的漏极端的栅极端、耦接至上述第七子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
根据本发明的一实施例，上述上桥晶体管以及上述下桥晶体管为常闭晶体管。
根据本发明的一实施例，上述功率晶体管为一砷化镓晶体管。
根据本发明的一实施例，上述电荷泵包括一第一单向导通元件、一电容、一放电电阻、一第二单向导通元件、一第三单向导通元件以及一开关。上述第一单向导通元件单方向的将上述供应电压提供至一第一节点。上述电容耦接于上述第一节点以及一第二节点之间。上述放电电阻耦接于上述第一节点以及上述上桥节点之间。当上述第二节点的电压超过上述上桥节点的电压时，上述第二单向导通元件单方向的将上述第二节点耦接至上述上桥节点。当上述驱动电压超过上述第二节点的电压时，上述第三单向导通元件单方向的将上述驱动电压提供至上述第二节点。上述开关接收上述控制信号，用以根据上述控制信号，将上述上桥节点耦接至上述接地端。
根据本发明的一实施例，当上述控制信号为一高电压位准(电平)时，上述开关为导通且上述电容是由上述供应电压经由上述第一单向导通元件、上述第二单向导通元件以及上述开关进行充电，其中当上述控制信号为一低电压位准时，上述开关为不导通，上述第三单向导通元件将驱动电压提供至上述第二节点，上述电容经由上述放电电阻放电至上述上桥节点。
根据本发明的一实施例，上述第一单向导通元件、上述第二单向导通元件以及上述第三单向导通元件的每一者为一二极管或耦接为二极管形式的一常闭晶体管。
根据本发明的一实施例，上述驱动电路还包括一上桥常开晶体管。上述上桥常开晶体管包括耦接至上述驱动节点的源极端、耦接至上述驱动节点的栅极端以及由供应电压供电的漏极端，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。
根据本发明的一实施例，上述电源转换器包括一第一转换常闭晶体管、一第二转换常闭晶体管以及一转换电阻。上述第一转换常闭晶体管包括由欠压锁定信号控制的栅极端、耦接至上述接地端的源极端以及耦接至一转换节点的漏极端。上述第二转换常闭晶体管包括耦接至上述转换节点的栅极端、耦接至上述供应电压的源极端以及耦接至上述外部电压的漏极端，其中上述第二转换常闭晶体管回应上述转换节点的电压，将上述外部电压转换至上述供应电压。上述转换电阻耦接于上述第二转换常闭晶体管的漏极端以及上述转换节点之间。
根据本发明的一实施例，上述欠压锁定电路包括一第三电阻、一第四电阻、一第五电阻、一第一欠压锁定常闭晶体管、一第二欠压锁定常闭晶体管以及一第三欠压锁定常闭晶体管。上述第三电阻耦接于上述外部电压以及一第一欠压锁定节点之间。上述第四电阻耦接于上述第一欠压锁定节点以及上述接地端之间。上述第五电阻耦接于上述外部电压以及一第二欠压锁定节点之间。上述第一欠压锁定常闭晶体管包括耦接至上述第一欠压锁定节点的栅极端、耦接至一第三欠压锁定节点的源极端以及耦接至上述第二欠压锁定节点的漏极端，其中上述欠压锁定信号产生于上述第二欠压锁定节点。上述第二欠压锁定常闭晶体管包括耦接至上述第一欠压锁定节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第三欠压锁定节点的漏极端。上述第三欠压锁定常闭晶体管包括耦接至上述第二欠压锁定节点的栅极端、耦接至上述第三欠压锁定节点的源极端以及由上述外部电压供电的漏极端。
根据本发明的一实施例，电力电路还包括一静电防护电路。上述静电防护电路耦接至上述外部电压。
根据本发明的一实施例，上述静电防护电路包括一第一电容、一第二电容、一静电防护电阻以及一静电防护常闭晶体管。上述第一电容耦接于一静电防护节点以及上述外部电压之间。上述第二电容耦接于上述静电防护节点以及上述接地端之间。上述静电防护电阻耦接于上述静电防护节点以及上述接地端之间。上述静电防护常闭晶体管包括耦接至上述静电防护节点的栅极端、耦接至上述接地端的源极端以及由上述外部电压供电的漏极端。
根据本发明的一实施例，当上述外部电压遭受一静电脉冲时，上述第一电容以及上述第二电容的比例用以决定上述静电脉冲是否够高以导通上述静电防护常闭晶体管，上述静电防护电阻用以决定上述静电防护常闭晶体管导通的时间。
本发明更提出一种集成电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的一驱动电压，汲取一功率电流，上述集成电路包括一电源转换器、一欠压锁定电路、一欠压锁定电路、一上桥晶体管、一下桥晶体管、一电荷泵以及一前置驱动电路。上述电源转换器根据一欠压锁定信号，将一外部电压转换至一供应电压。当上述外部电压超过一临限值时，上述欠压锁定电路产生上述欠压锁定信号。上述上桥晶体管根据一上桥节点的一上桥电压，将上述供应电压提供至上述驱动节点。上述下桥晶体管根据一第一内部信号，将上述驱动节点耦接至一接地端。上述电荷泵耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号，产生超过上述供应电压的上述上桥电压。上述前置驱动电路根据一控制信号产生上述第一内部信号，其中上述前置驱动电路用以增进上述控制信号的驱动能力。
根据本发明的一实施例，上述集成电路还包括一第一迟滞电路。上述第一迟滞电路耦接于上述控制信号以及上述前置驱动电路之间，其中上述第一迟滞电路接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号，其中上述第一迟滞电路用以提供一迟滞功能给上述控制信号。
根据本发明的一实施例，上述电源转换器包括一第一转换常闭晶体管、一第二转换常闭晶体管以及一转换电阻。上述第一转换常闭晶体管包括由欠压锁定信号控制的栅极端、耦接至上述接地端的源极端以及耦接至一转换节点的漏极端。上述第二转换常闭晶体管包括耦接至上述转换节点的栅极端、耦接至上述供应电压的源极端以及耦接至上述外部电压的漏极端，其中上述第二转换常闭晶体管回应上述转换节点的电压，将上述外部电压转换至上述供应电压。上述转换电阻耦接于上述第二转换常闭晶体管的漏极端以及上述转换节点之间。
根据本发明的一实施例，上述欠压锁定电路包括一第三电阻、一第四电阻、一第五电阻、一第一欠压锁定常闭晶体管、一第二欠压锁定常闭晶体管以及一第三欠压锁定常闭晶体管。上述第三电阻耦接于上述外部电压以及一第一欠压锁定节点之间。上述第四电阻耦接于上述第一欠压锁定节点以及上述接地端之间。上述第五电阻耦接于上述外部电压以及一第二欠压锁定节点之间。上述第一欠压锁定常闭晶体管包括耦接至上述第一欠压锁定节点的栅极端、耦接至一第三欠压锁定节点的源极端以及耦接至上述第二欠压锁定节点的漏极端，其中上述欠压锁定信号产生于上述第二欠压锁定节点。上述第二欠压锁定常闭晶体管包括耦接至上述第一欠压锁定节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第三欠压锁定节点的漏极端。上述第三欠压锁定常闭晶体管包括耦接至上述第二欠压锁定节点的栅极端、耦接至上述第三欠压锁定节点的源极端以及由上述外部电压供电的漏极端。
根据本发明的一实施例，集成电路还包括一静电防护电路。上述静电防护电路耦接至上述外部电压。
根据本发明的一实施例，上述静电防护电路包括一第一电容、一第二电容、一静电防护电阻以及一静电防护常闭晶体管。上述第一电容耦接于一静电防护节点以及上述外部电压之间。上述第二电容耦接于上述静电防护节点以及上述接地端之间。上述静电防护电阻耦接于上述静电防护节点以及上述接地端之间。上述静电防护常闭晶体管包括耦接至上述静电防护节点的栅极端、耦接至上述接地端的源极端以及由上述外部电压供电的漏极端。
根据本发明的一实施例，当上述外部电压遭受一静电脉冲时，上述第一电容以及上述第二电容的比例用以决定上述静电脉冲是否够高以导通上述静电防护常闭晶体管，上述静电防护电阻用以决定上述静电防护常闭晶体管导通的时间。
附图说明
图1显示一般的电力电路；
图2显示根据本发明的一实施例所述的电力电路的方框图；
图3显示根据本发明的一实施例所述的图2的电力电路200的电荷泵的电路图；
图4显示根据本发明的另一实施例所述的电力电路的方框图；
图5显示根据本发明的另一实施例所述的电力电路的方框图；
图6显示根据本发明的另一实施例所述的电力电路的方框图；
图7显示根据本发明的另一实施例所述的电力电路的方框图；
图8显示根据本发明的另一实施例所述的电力电路的方框图；
图9显示根据本发明的另一实施例所述的电力电路的方框图；
图10显示根据本发明的另一实施例所述的电力电路的方框图；
图11显示根据本发明的另一实施例所述的电力电路的方框图；
图12显示根据本发明的一实施例所述的电源转换器以及欠压锁定电路的电路图；以及
图13显示根据本发明的一实施例所述的静电防护电路的电路图。
附图标记说明：
100、200、400、500、600、700、800、900、1000、1100 电力电路
110A 第一功率晶体管
110B 第二功率晶体管
210、410、510、610、710、810、910、1010、1140 功率晶体管
220、420、520、620、720、820、920、1020 驱动电路
221 上桥晶体管
222 下桥晶体管
230 电荷泵
310 第一单向导通装置
320 第二单向导通装置
330 第三单向导通装置
340 开关
421 上桥晶体管
423 上桥常开晶体管
530 第一前置驱动电路
531 第一常开晶体管
532 第一常闭晶体管
630、730 第一前置驱动电路
640、740 第二前置驱动电路
641 第二常开晶体管
642 第二常闭晶体管
750、850、950、1050 第一迟滞电路
751 第三常闭晶体管
752 第四常闭晶体管
753 第五常闭晶体管
830、930、1030 前置驱动电路
931、1031 第一子前置驱动电路
932、1032 第二子前置驱动电路
1033 第三子前置驱动电路
1034 第四子前置驱动电路
1110、1210 电源转换器
1120、1220 欠压锁定电路
1130 驱动电路
1150、1300 静电防护电路
1301 第一电容
1302 第二电容
1303 静电防护电阻
1304 静电防护常闭晶体管
C 电容
CB 升压电容
DRV1 上桥驱动电路
DRV2 下桥驱动电路
DB 升压二极管
E1 第一子常闭晶体管
E2 第二子常闭晶体管
E3 第三子常闭晶体管
E4 第四子常闭晶体管
E5 第五子常闭晶体管
E6 第六子常闭晶体管
E7 第七子常闭晶体管
E8 第八子常闭晶体管
D1 第一子常开晶体管
D2 第二子常开晶体管
D3 第三子常开晶体管
D4 第四子常开晶体管
L 电感
IP 功率电流
R1 第一电阻
R2 第二电阻
RL 负载装置
RD 放电电阻
SW 切换节点
VB 升压电压
VDD 供应电压
VD 驱动电压
VH 上桥电压
VIN 输入电压
VEXT 外部电压
SC 控制信号
SB1 第一子内部信号
SB2 第二子内部信号
SB3 第三子内部信号
SI1 第一内部信号
SI2 第二内部信号
SI3 第三内部信号
SUVLO 欠压锁定信号
ND 驱动节点
NESD 静电防护节点
NH 上桥节点
N1 第一节点
N2 第二节点
N3 第三节点
N4 第四节点
NUVLO1 第一欠压锁定节点
NUVLO2 第二欠压锁定节点
NUVLO3 第三欠压锁定节点
NCV 转换节点
MC1 第一转换常闭晶体管
MC2 第二转换常闭晶体管
MUVLO1 第一欠压锁定常闭晶体管
MUVLO2 第二欠压锁定常闭晶体管
MUVLO3 第三欠压锁定常闭晶体管
RC 转换电阻
R3 第三电阻
R4 第四电阻
R5 第五电阻
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以相关申请文件所界定者为准。
值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的构思，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
图2显示根据本发明的一实施例所述的电力电路的方框图。如图2所示，电力电路200包括功率晶体管210以及驱动电路220。功率晶体管210根据驱动节点ND的驱动电压VD，而汲取功率电流IP。根据本发明的一实施例，功率晶体管210为氮化镓(GaN)晶体管。
驱动电路220包括上桥晶体管221、下桥晶体管222以及电荷泵230。上桥晶体管221根据上桥节点NH的上桥电压VH，将供应电压VDD供应至驱动节点ND。下桥晶体管222耦接于驱动节点ND以及接地端之间，并且根据控制信号SC而将驱动电压VD拉至接地位准。根据本发明的一实施例，上桥晶体管221以及下桥晶体管222为常闭晶体管。
电荷泵230是由供应电压VDD以及接地端所供应，并且电荷泵230耦接至上桥节点NH以及驱动节点ND。为了完全导通上桥晶体管221，电荷泵230用以产生超过供应电压VDD的上桥电压VH，使得上桥晶体管221的栅极-源极电压至少超过阈值电压(临限电压)而将供应电压VDD施加至驱动节点ND。根据本发明的一实施例，驱动电路220为满摆幅(rail-to-rail)驱动电路，使得驱动电压VD的范围从供应电压VDD至接地位准。
图3显示根据本发明的一实施例所述的图2的电力电路200的电荷泵的电路图。如图3所示，耦接至驱动节点ND以及上桥节点NH的电荷泵300包括第一单向导通装置310、放电电阻RD、电容C、第二单向导通装置320、第三单向导通装置330以及开关340。
当供应电压VDD超过第一节点N1的电压时，第一单向导通装置310为导通。当供应电压VDD并未超过第一节点N1的电压时，第一单向导通装置310为不导通。电容C耦接于第一节点N1以及第二节点N2之间，放电电阻RD耦接于第一节点N1以及上桥节点NH之间。
第二单向导通装置320耦接于第二节点N2以及上桥节点NH之间。当第二节点N2的电压超过上桥电压VH时，第二单向导通装置320为导通。当第二节点N2的电压并未超过上桥电压VH时，第二单向导通装置320为不导通。
第三单向导通装置330耦接于驱动节点ND以及第二节点N2之间。当驱动节点ND的驱动电压VD超过第二节点N2的电压时，第三单向导通装置330为导通。当驱动电压VD并未超过第二节点N2的电压时，第三单向导通装置330为不导通。
开关340接收控制信号SC，且耦接于上桥节点NH以及接地端之间。此外，开关340用以根据控制信号SC，将上桥节点NH耦接至接地端。
为了简化说明，开关340在此是以N型晶体管作为一举例。根据本发明的一实施例，当控制信号SC位于高电压位准(如，供应电压VDD)时，开关340为导通且供应电压VDD对电容C充电且经由第一单向导通装置310、第二单向导通装置320以及开关340而至接地端。
根据本发明的另一实施例，当控制信号SC位于低电压位准(如接地位准)时，开关340为不导通，并且第三单向导通装置330提供驱动电压VD至第二节点N2，使得电容C通过放电电阻RD而放电至驱动节点ND。
根据本发明的一实施例，放电电阻RD的电阻值决定电容C所能充电的最高电压，也决定了上桥电压VH所能到达的最高电压。此外，放电电阻RD的电阻值越大，就会造成上桥电压VD的上升时间越慢。因此，放电电阻RD的电阻值存在着权衡取舍(trade-off)。
根据本发明的一实施例，第一单向导通装置310、第二单向导通装置320以及第三单向导通装置330的每一者为二极管。根据本发明的其他实施例，第一单向导通装置310、第二单向导通装置320以及第三单向导通装置330的每一者为耦接成二极管形式的常闭晶体管。
图4显示根据本发明的另一实施例所述的电力电路的方框图。如图4所示的电力电路400中，功率晶体管410以及驱动电路420分别对应至图2的功率晶体管210以及驱动电路220。
驱动电路420还包括上桥常开晶体管423。上桥常开晶体管423的源极端以及栅极端皆耦接至驱动节点ND，上桥常开晶体管423的漏极端是由供应电压VDD所供电。上桥常开晶体管423为持续导通，用以增进上桥晶体管221的驱动能力。
图5显示根据本发明的另一实施例所述的电力电路的方框图。如图5所示，电力电路500包括功率晶体管510、驱动电路520以及第一前置驱动电路530，其中功率晶体管510以及驱动电路520分别对应至图2的功率晶体管210以及驱动电路220。
第一前置驱动电路530接收控制信号SC而产生第一内部信号SI1至驱动电路520，用以增进控制信号SC的驱动能力。第一前置驱动电路530包括第一常开晶体管531以及第一常闭晶体管532。
第一常开晶体管531的栅极端以及源极端皆耦接至驱动电路520，并且第一常开晶体管531的漏极端是由供应电压所供电。第一常闭晶体管532的栅极端接收控制信号SC，第一常闭晶体管532的源极端耦接至接地端，第一常闭晶体管532的漏极端耦接至驱动电路520。
图6显示根据本发明的另一实施例所述的电力电路的方框图。如图6所示，电力电路600包括功率晶体管610、驱动电路620、第一前置驱动电路630以及第二前置驱动电路640，其中功率晶体管610、驱动电路620以及第一前置驱动电路630分别对应至图5的功率晶体管510、驱动电路520以及第一前置驱动电路530。
第二前置驱动电路640接收控制信号SC而产生第二内部信号SI2至第一前置驱动电路630，用以进一步增进控制信号SC的驱动能力。第二前置驱动电路640包括第二常开晶体管641以及第二常闭晶体管642。
第二常开晶体管641的栅极端以及源极端皆耦接至第一前置驱动电路630的第一常闭晶体管532的栅极端，并且第二常开晶体管641的漏极端是由供应电压VDD所供电。第二常闭晶体管642的栅极端接收控制信号SC，第二常闭晶体管642的源极端耦接至接地端，而第二常闭晶体管642的漏极端耦接至第一前置驱动电路630的第一常闭晶体管532的栅极端。
图7显示根据本发明的另一实施例所述的电力电路的方框图。如图7所示，电力电路700包括功率晶体管710、驱动电路720、第一前置驱动电路730、第二前置驱动电路740以及第一迟滞电路750，其中功率晶体管710、驱动电路720、第一前置驱动电路730以及第二前置驱动电路740分别对应至图6的功率晶体管610、驱动电路620、第一前置驱动电路630以及第二前置驱动电路640。
第一迟滞电路750接收控制信号SC而产生第三内部信号SI3，用以进一步提供迟滞功能给控制信号SC。第一迟滞电路750包括第一电阻R1、第三常闭晶体管751、第四常闭晶体管752、第五常闭晶体管753以及第二电阻R2。
第一电阻R1耦接于供应电压VDD以及第二前置驱动电路740的第二常闭晶体管642的栅极端之间，第三常闭晶体管751的栅极端耦接至第三节点N3，第三常闭晶体管751的源极端耦接至第四节点N4，第三常闭晶体管751的漏极端耦接至第一电阻R1以及第二前置驱动电路740的第二常闭晶体管642的栅极端。第四常闭晶体管752的栅极端耦接至第三节点N3，第四常闭晶体管752的源极端耦接至接地端，第四常闭晶体管的漏极端耦接至第四节点N4。
第五常闭晶体管753的栅极端耦接至第一电阻R1以及第二前置驱动电路740的第二常闭晶体管642的栅极端，第五常闭晶体管753的源极端耦接至第四节点N4，第五常闭晶体管753的漏极端是由供应电压VDD所供电。第二电阻R2耦接至第三节点N3，并且接收控制信号SC。
图8显示根据本发明的另一实施例所述的电力电路的方框图。如图8所示，电力电路800包括功率晶体管810、驱动电路820、前置驱动电路830以及第一迟滞电路850，其中功率晶体管810、驱动电路820以及第一迟滞电路850分别对应至图7的功率晶体管710、驱动电路720以及第一迟滞电路750。
根据本发明的一实施例，前置驱动电路830根据第二内部信号SI2而产生第一内部信号SI1，用以增进控制信号SC的驱动能力。根据本发明的一实施例，第一内部信号SI1以及第二内部信号SI2为同相。
图9显示根据本发明的另一实施例所述的电力电路的方框图。如图9所示，电力电路900包括功率晶体管910、驱动电路920、前置驱动电路930以及第一迟滞电路950，其中功率晶体管910、驱动电路920、前置驱动电路930以及第一迟滞电路950分别对应至图8的功率晶体管810、驱动电路820、前置驱动电路830以及第一迟滞电路850。
如图9所示，前置驱动电路930包括第一子前置驱动电路931以及第二子前置驱动电路932。第一子前置驱动电路931包括第一子常闭晶体管E1、第二子常闭晶体管E2以及第一子常开晶体管D1，其中第一子前置驱动电路931根据第一子内部信号SB1而产生第一内部信号SI1。
第一子常闭晶体管E1的栅极端接收第一子内部信号SB1，第一子常闭晶体管E1的源极端耦接至接地端。第二子常闭晶体管E2的栅极端接收第二内部信号SI2。也就是，第二子常闭晶体管E2的栅极端耦接至第三子常闭晶体管E3的栅极端。第二子常闭晶体管E2的漏极端由供应电压VDD所供电。
第二子常闭晶体管E2的源极端耦接至第一子常闭晶体管E1的漏极端，其中第一子常闭晶体管E1的漏极端产称第一内部信号SI1而提供至驱动电路920。第一子常开晶体管D1的栅极端以及源极端耦接在一起，第一子常开晶体管D1的源极端是由供应电压VDD所供电。
第二子前置驱动电路932包括第三子常闭晶体管E3、第四子常闭晶体管E4以及第二子常开晶体管D2，其中第二子前置驱动电路932根据第二内部信号SI2而产生第一子内部信号SB1。
第三子常闭晶体管E3的栅极端接收第二内部信号SI2，第三子常闭晶体管E3的源极端耦接至接地端。第四子常闭晶体管E4的栅极端耦接至第一迟滞电路950的第三节点N3，第四子常闭晶体管E4的漏极端是由供应电压VDD所供电。
第四子常闭晶体管E4的源极端耦接至第三子常闭晶体管E3的漏极端，其中第三子常闭晶体管E4的漏极端产生第一子内部信号SB1并提供至第一子前置驱动电路931。第二子常开晶体管D2的栅极端以及源极端耦接在一起，第二子常开晶体管D2的漏极端是由供应电压VDD所供电。
图10显示根据本发明的另一实施例所述的电力电路的方框图。如图10所示，电力电路1000包括功率晶体管1010、驱动电路1020、前置驱动电路1030以及第一迟滞电路1050，其中功率晶体管1010、驱动电路1020、前置驱动电路1030以及第一迟滞电路1050分别对应至图9的功率晶体管910、驱动电路920、前置驱动电路930以及第一迟滞电路950。
如图10所示，前置驱动电路1030包括第一子前置驱动电路1031、第二子前置驱动电路1032、第三子前置驱动电路1033以及第四子前置驱动电路1034，其中第一子前置驱动电路1031以及第二子前置驱动电路1032分别对应至图9的第一子前置驱动电路931以及第二子前置驱动电路932，在此不再重复赘述。
第二子前置驱动电路1032包括第三子常闭晶体管E3、第四子常闭晶体管E4以及第二子常开晶体管D2，其中第二子前置驱动电路1032根据第二子内部信号SB2而产生第一子内部信号SB1。
第三子常闭晶体管E3的栅极端接收第二子内部信号SB2，第三子常闭晶体管E3的源极端耦接至接地端。第四子常闭晶体管E4的栅极端接收第三子内部信号SB3。第四子常闭晶体管E4的漏极端是由供应电压VDD所供电。
第四子常闭晶体管E4的源极端耦接至第三子常闭晶体管E3的漏极端，其中第三子常闭晶体管E3的漏极端产生第二子内部信号SB2至第一子前置驱动电路1031。第二子常开晶体管D2的栅极端以及源极端耦接在一起，第二子常开晶体管D2的漏极端是由供应电压VDD所供电。
第三子前置驱动电路1033包括第五子常闭晶体管E5、第六子常闭晶体管E6以及第三子常开晶体管D3，其中第三子驱动电路1033根据第三子内部信号SB3而产生第二子内部信号SB2。
第五子常闭晶体管E5的栅极端接收第三子内部信号SB3，第五子常闭晶体管E5的源极端耦接至接地端。第六子常闭晶体管E6的栅极端接收第二内部信号SI2，第六子常闭晶体管E6的漏极端是由供应电压VDD所供电。
第六子常闭晶体管E6的源极端耦接至第五子常闭晶体管E5的漏极端，其中第五子常闭晶体管E5的漏极端产生第二子内部信号SB2至第二子前置驱动电路1032。第三子常开晶体管D3的栅极端以及源极端耦接在一起，第三子常开晶体管D3的漏极端是由供应电压VDD所供电。
第四子前置驱动电路1034包括第七子常闭晶体管E7、第八子常闭晶体管E8以及第四子常开晶体管D4，其中第四子前置驱动电路1034根据第二内部信号SI2而产生第三子内部信号SB3。
第七子常闭晶体管E7的栅极端接收第二内部信号SI2，第七子常闭晶体管E7的源极端耦接至接地端。第八子常闭晶体管E8的栅极端耦接至第一迟滞电路1050的第三节点N3。第八子常闭晶体管E8的漏极端是由供应电压VDD所供电。
第八子常闭晶体管E8的源极端耦接至第七子常闭晶体管E7的漏极端，其中第妻子常闭晶体管E7的漏极端产生第三子内部信号SB3至第三子前置驱动电路1033。第四子常开晶体管D4的栅极端以及源极端耦接在一起，第四子常开晶体管D4的漏极端是由供应电压VDD所供电。
根据本发明的其他实施例，图8的前置驱动电路830可包括偶数个子前置驱动电路，使得第一内部信号SI1以及第二内部信号SI2的相位为同相。
图11显示根据本发明的另一实施例所述的电力电路的方框图。如图11所示，电力电路1100包括电源转换器1110、欠压锁定电路1120、驱动电路1130以及功率晶体管1140。电源转换器1110用以将外部电压VEXT转换成供应电压VDD，其中供应电压VDD对驱动电路1130供电，用以驱动功率晶体管1140。
根据本发明的一些实施例，驱动电路1130可为图2或图3的驱动电路220、图4的驱动电路420、图5的驱动电路520以及第一前置驱动电路530的组合、图6的驱动电路620、第一前置驱动电路630以及第二前置驱动电路640的组合、图7的驱动电路720、第一前置驱动电路730、第二前置驱动电路740以及第一迟滞电路750的组合、图8的驱动电路820、前置驱动电路830、以及第一迟滞电路850的组合、图9的驱动电路920、前置驱动电路930、以及第一迟滞电路950的组合以及图10的驱动电路1020、前置驱动电路1030、以及第一迟滞电路1050的组合的一者。
如图11所示，电力电路1100还包括耦接至外部电压VEXT的静电防护电路1150。根据本发明的一实施例，由于外部电压VEXT是由外部提供，因此静电防护电路1150用以排除外部电压VEXT的静电电荷。
图12显示根据本发明的一实施例所述的电源转换器以及欠压锁定电路的电路图。如图12所示，电源转换器1210对应至图11的电源转换器1110，其中电源转换器1210包括第一转换常闭晶体管MC1、第二转换常闭晶体管MC2以及转换电阻RC。
第一转换常闭晶体管MC1包括由第二欠压锁定节点NUVLO2的欠压锁定信号SUVLO所控制的栅极端、耦接至接地端的源极端以及耦接至转换节点NCV的漏极端。第二转换常闭晶体管MC2包括耦接至转换节点NCV的栅极端、耦接至供应电压VDD的源极端以及耦接至外部电压VEXT的漏极端，其中第二转换常闭晶体管MC2回应转换节点NCV的电压而将外部电压VEXT转换至供应电压VDD。转换电阻RC耦接于第二转换常闭晶体管MC2的漏极端以及转换节点NCV之间。
根据本发明的一实施例，当欠压锁定信号SUVLO位于低逻辑位准时，第一转换常闭晶体管MC1为不导通，外部电压VEXT通过转换电阻RC而提供至转换节点NCV。因此，第二转换常闭晶体管MC2为导通，而将外部电压VEXT转换至供应电压VDD。
根据本发明的另一实施例，当欠压锁定信号SUVLO位于高逻辑位准时，第一转换常闭晶体管MC1为导通而将转换节点NCV下拉至接地端。因此，回应位于高逻辑位准的欠压锁定信号SUVLO，第二转换常闭晶体管MC2为不导通。
如图12所示，欠压锁定电路1220对应至图11的欠压锁定电路1120，其中欠压锁定电路1120包括第三电阻R3、第四电阻R4、第五电阻R5、第一欠压锁定常闭晶体管MUVLO1、第二欠压锁定常闭晶体管MUVLO2以及第三欠压锁定常闭晶体管MUVLO3。
第三电阻R3耦接于外部电压VEXT以及第一欠压锁定节点NUVLO1之间，第四电阻R4耦接于第一欠压锁定节点NUVLO1以及接地端之间。第五电阻R5耦接于外部电压VEXT以及第二欠压锁定节点NUVLO2。
第一欠压锁定常闭晶体管MUVLO1包括耦接至第一欠压锁定节点NUVLO1的栅极端、耦接至第三欠压锁定节点NUVLO3的源极端以及耦接至第二欠压锁定节点NUVLO2的漏极端，其中欠压锁定信号SUVLO产生于第二欠压锁定节点NUVLO2。
第二欠压锁定常闭晶体管MUVLO2包括耦接至第一欠压锁定节点NUVLO1的栅极端、耦接至接地端的源极端以及耦接至第三欠压锁定节点NUVLO3的漏极端。第三欠压锁定常闭晶体管MUVLO3包括耦接至第二欠压锁定节点NUVLO2的栅极端、耦接至第三欠压锁定节点NUVLO2的源极端以及由外部电压VEXT供电的漏极端。
根据本发明的一实施例，当欠压锁定电路1220判断外部电压VEXT小于临限值时，代表外部电压VEXT不足以将第一欠压锁定常闭晶体管MUVLO1以及第二欠压锁定常闭晶体管MUVLO2接导通，使得欠压锁定信号SUVLO被上拉至外部电压VEXT。因此，第一转换常闭晶体管MC1根据欠压锁定信号SUVLO，将转换节点NCV下拉至接地端，第二转换常闭晶体管MC2回应转换节点NCV位于低逻辑位准而不导通。
根据本发明的另一实施例，当欠压锁定电路1220判断外部电压VEXT超过临限值时，代表外部电压VEXT够高而导通第一欠压锁定常闭晶体管MUVLO1以及第二欠压锁定常闭晶体管MUVLO2，使得欠压锁定信号SUVLO被下拉至接地端。因此，第一转换常闭晶体管MC1回应欠压锁定信号SUVLO为低逻辑位准而为不导通，转换电阻RC将外部电压VEXT提供至转换节点NCV。第二转换常闭晶体管MC2回应转换节点NCV位于高逻辑位准而导通。
根据本发明的一实施例，第三电阻R3以及第四电阻R4形成电阻分压器，用以将外部电压VEXT分压而保护第一欠压锁定常闭晶体管MUVLO1的栅极端以及第二欠压锁定常闭晶体管MUVLO2的栅极端。根据本发明的一实施例，第五电阻R5、第一欠压锁定常闭晶体管MUVLO1、第二欠压锁定常闭晶体管MUVLO2以及第三欠压锁定常闭晶体管MUVLO3形成迟滞电路。
图13显示根据本发明的一实施例所述的静电防护电路的电路图。如图13所示，静电防护电路1300对应至图11的静电防护电路1150，其中静电防护电路1300包括第一电容1301、第二电容1302、静电防护电阻1303以及静电防护常闭晶体管1304。
第一电容1301耦接于外部电压VEXT以及静电防护节点NESD之间，第二电容1302耦接于静电防护节点NESD以及接地端之间。
静电防护电阻1303耦接于静电防护节点NESD以及接地端之间，用以将静电防护节点NESD耦接至接地端。静电防护常闭晶体管1304包括源极端、及极端以及栅极端，其中源极端耦接至接地端、漏极端是由外部电压VEXT所供电，栅极端耦接至静电防护节点NESD。
根据本发明的一实施例，当外部电压VEXT遭受静电脉冲的应力时，第一电容1301以及第二电容1302用以耦和静电脉冲至静电防护节点NESD，使得静电防护常闭晶体管1304根据静电防护节点NESD的电压而导通，进而将静电电荷排除至接地端。
根据本发明的一实施例，静电防护电阻1303的电阻值是用以决定静电防护常闭晶体管1304维持导通的时间。根据本发明的一实施例，静电脉冲是由第一电容1301以及第二电容1302所分压而产生静电防护节点NESD的电压。换句话说，第一电容1301与第二电容1302的比例用以决定静电脉冲是否够高以导通静电防护常闭晶体管1304。
根据本发明的另一实施例，当图11的电力电路1100为正常操作时，由于静电防护节点NESD是通过静电电阻1303而耦接至接地端，因此静电防护常闭晶体管1304为不导通。
以上所述为实施例的概述特征。所属技术领域中技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或实现此处介绍的实施例的相同优点。所属技术领域中技术人员也应了解相同的配置不应背离本发明的构思与范围，在不背离本发明的构思与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所公开的实施例构思和范围一致。

Claims (26)

1.一种电力电路，包括：
一电源转换器，根据一欠压锁定信号，将一外部电压转换至一供应电压；
一欠压锁定电路，当上述外部电压超过一临限值时，产生上述欠压锁定信号；
一功率晶体管，根据一驱动节点的一驱动电压，汲取一功率电流；以及
一驱动电路，包括：
一上桥晶体管，根据一上桥节点的一上桥电压，将上述供应电压提供至上述驱动节点；
一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至一接地端；
一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号，产生超过上述供应电压的上述上桥电压；以及
一前置驱动电路，根据一控制信号产生上述第一内部信号，其中上述前置驱动电路用以增进上述控制信号的驱动能力。
2.如权利要求1所述的电力电路，其中上述驱动电路还包括：
一第一迟滞电路，耦接于上述控制信号以及上述前置驱动电路之间，其中上述第一迟滞电路接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号，其中上述第一迟滞电路用以提供一迟滞功能给上述控制信号。
3.如权利要求2所述的电力电路，其中上述第一迟滞电路包括：
一第一电阻，耦接于上述供应电压以及一输出节点之间，其中上述第二内部信号产生于上述输出节点；
一第三常闭晶体管，包括耦接至一第三节点的栅极端、耦接至一第四节点的源极端以及耦接至上述输出节点的漏极端；
一第四常闭晶体管，包括耦接至上述第三节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第四节点的漏极端；
一第五常闭晶体管，包括耦接至上述输出节点的栅极端、耦接至上述第四节点的源极端以及由上述供应电压供电的漏极端；以及
一第二电阻，耦接至上述第三节点且接收上述控制信号。
4.如权利要求3所述的电力电路，其中上述前置驱动电路包括：
一第一子前置驱动电路，根据一第一子内部信号，产生上述第一内部信号；
一第二子前置驱动电路，根据一第二子内部信号，产生上述第一子内部信号；
一第三子前置驱动电路，根据一第三子内部信号，产生上述第二子内部信号；以及
一第四子前置驱动电路，根据上述第二内部信号，产生上述第三子内部信号。
5.如权利要求4所述的电力电路，其中上述第一子前置驱动电路包括：
一第一子常闭晶体管，包括接收上述第一子内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第一内部信号的漏极端；
一第二子常闭晶体管，包括接收上述第二子内部信号的栅极端、耦接至上述第一子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端；以及
一第一子常开晶体管，包括耦接至上述第一子常闭晶体管的漏极端的栅极端、耦接至上述第一子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
6.如权利要求5所述的电力电路，其中上述第二子前置驱动电路包括：
一第三子常闭晶体管，包括接收上述第二子内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第一子内部信号的漏极端；
一第四子常闭晶体管，包括接收上述第三子内部信号的栅极端、耦接至第三子常闭晶体管的源极端以及由上述供应电压供电的漏极端；以及
一第二子常开晶体管，包括耦接至上述第三子常闭晶体管的漏极端的栅极端、耦接至上述第三子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
7.如权利要求6所述的电力电路，其中上述第三子前置驱动电路包括：
一第五子常闭晶体管，包括接收上述第三子内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第二子内部信号的漏极端；
一第六子常闭晶体管，包括接收上述第二内部信号的栅极端、耦接至上述第五子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端；以及
一第三子常开晶体管，包括耦接至上述第五子常闭晶体管的漏极端的栅极端、耦接至上述第五子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
8.如权利要求7所述的电力电路，其中上述第四子前置驱动电路包括：
一第七子常闭晶体管，包括接收上述第二内部信号的栅极端、耦接至上述接地端的源极端以及产生上述第三子内部信号的漏极端；
一第八子常闭晶体管，包括耦接至上述第一迟滞电路的上述第三节点的栅极端、耦接至上述第七子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端；以及
一第四子常开晶体管，包括耦接至上述第七子常闭晶体管的漏极端的栅极端、耦接至上述第七子常闭晶体管的漏极端的源极端以及由上述供应电压供电的漏极端。
9.如权利要求1所述的电力电路，其中上述上桥晶体管以及上述下桥晶体管为常闭晶体管。
10.如权利要求1所述的电力电路，其中上述功率晶体管为一砷化镓晶体管。
11.如权利要求1所述的电力电路，其中上述电荷泵包括：
一第一单向导通元件，单方向的将上述供应电压提供至一第一节点；
一电容，耦接于上述第一节点以及一第二节点之间；
一放电电阻，耦接于上述第一节点以及上述上桥节点之间；
一第二单向导通元件，当上述第二节点的电压超过上述上桥节点的电压时，单方向的将上述第二节点耦接至上述上桥节点；
一第三单向导通元件，当上述驱动电压超过上述第二节点的电压时，单方向的将上述驱动电压提供至上述第二节点；以及
一开关，接收上述控制信号，用以根据上述控制信号，将上述上桥节点耦接至上述接地端。
12.如权利要求11所述的电力电路，其中当上述控制信号为一高电压位准时，上述开关为导通且上述电容是由上述供应电压经由上述第一单向导通元件、上述第二单向导通元件以及上述开关进行充电，其中当上述控制信号为一低电压位准时，上述开关为不导通，上述第三单向导通元件将驱动电压提供至上述第二节点，上述电容经由上述放电电阻放电至上述上桥节点。
13.如权利要求11所述的电力电路，其中上述第一单向导通元件、上述第二单向导通元件以及上述第三单向导通元件的每一者为一二极管或耦接为二极管形式的一常闭晶体管。
14.如权利要求1所述的电力电路，其中上述驱动电路还包括：
一上桥常开晶体管，包括耦接至上述驱动节点的源极端、耦接至上述驱动节点的栅极端以及由供应电压供电的漏极端，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。
15.如权利要求1所述的电力电路，其中上述电源转换器包括：
一第一转换常闭晶体管，包括由欠压锁定信号控制的栅极端、耦接至上述接地端的源极端以及耦接至一转换节点的漏极端；
一第二转换常闭晶体管，包括耦接至上述转换节点的栅极端、耦接至上述供应电压的源极端以及耦接至上述外部电压的漏极端，其中上述第二转换常闭晶体管回应上述转换节点的电压，将上述外部电压转换至上述供应电压；以及
一转换电阻，耦接于上述第二转换常闭晶体管的漏极端以及上述转换节点之间。
16.如权利要求1所述的电力电路，其中上述欠压锁定电路包括：
一第三电阻，耦接于上述外部电压以及一第一欠压锁定节点之间；
一第四电阻，耦接于上述第一欠压锁定节点以及上述接地端之间；
一第五电阻，耦接于上述外部电压以及一第二欠压锁定节点之间；
一第一欠压锁定常闭晶体管，包括耦接至上述第一欠压锁定节点的栅极端、耦接至一第三欠压锁定节点的源极端以及耦接至上述第二欠压锁定节点的漏极端，其中上述欠压锁定信号产生于上述第二欠压锁定节点；
一第二欠压锁定常闭晶体管，包括耦接至上述第一欠压锁定节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第三欠压锁定节点的漏极端；以及
一第三欠压锁定常闭晶体管，包括耦接至上述第二欠压锁定节点的栅极端、耦接至上述第三欠压锁定节点的源极端以及由上述外部电压供电的漏极端。
17.如权利要求1所述的电力电路，还包括：
一静电防护电路，耦接至上述外部电压。
18.如权利要求17所述的电力电路，其中上述静电防护电路包括：
一第一电容，耦接于一静电防护节点以及上述外部电压之间；
一第二电容，耦接于上述静电防护节点以及上述接地端之间；
一静电防护电阻，耦接于上述静电防护节点以及上述接地端之间；以及
一静电防护常闭晶体管，包括耦接至上述静电防护节点的栅极端、耦接至上述接地端的源极端以及由上述外部电压供电的漏极端。
19.如权利要求18所述的电力电路，其中当上述外部电压遭受一静电脉冲时，上述第一电容以及上述第二电容的比例用以决定上述静电脉冲是否够高以导通上述静电防护常闭晶体管，上述静电防护电阻用以决定上述静电防护常闭晶体管导通的时间。
20.一种集成电路，用以驱动一功率晶体管，其中上述功率晶体管根据一驱动节点的一驱动电压，汲取一功率电流，上述集成电路包括：
一电源转换器，根据一欠压锁定信号，将一外部电压转换至一供应电压；
一欠压锁定电路，当上述外部电压超过一临限值时，产生上述欠压锁定信号；
一上桥晶体管，根据一上桥节点的一上桥电压，将上述供应电压提供至上述驱动节点；
一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至一接地端；
一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号，产生超过上述供应电压的上述上桥电压；以及
一前置驱动电路，根据一控制信号产生上述第一内部信号，其中上述前置驱动电路用以增进上述控制信号的驱动能力。
21.如权利要求20所述的集成电路，还包括：
一第一迟滞电路，耦接于上述控制信号以及上述前置驱动电路之间，其中上述第一迟滞电路接收上述控制信号而产生一第二内部信号，使得上述前置驱动电路根据上述第二内部信号而产生上述第一内部信号，其中上述第一迟滞电路用以提供一迟滞功能给上述控制信号。
22.如权利要求20所述的集成电路，其中上述电源转换器包括：
一第一转换常闭晶体管，包括由欠压锁定信号控制的栅极端、耦接至上述接地端的源极端以及耦接至一转换节点的漏极端；
一第二转换常闭晶体管，包括耦接至上述转换节点的栅极端、耦接至上述供应电压的源极端以及耦接至上述外部电压的漏极端，其中上述第二转换常闭晶体管回应上述转换节点的电压，将上述外部电压转换至上述供应电压；以及
一转换电阻，耦接于上述第二转换常闭晶体管的漏极端以及上述转换节点之间。
23.如权利要求20所述的集成电路，其中上述欠压锁定电路包括：
一第三电阻，耦接于上述外部电压以及一第一欠压锁定节点之间；
一第四电阻，耦接于上述第一欠压锁定节点以及上述接地端之间；
一第五电阻，耦接于上述外部电压以及一第二欠压锁定节点之间；
一第一欠压锁定常闭晶体管，包括耦接至上述第一欠压锁定节点的栅极端、耦接至一第三欠压锁定节点的源极端以及耦接至上述第二欠压锁定节点的漏极端，其中上述欠压锁定信号产生于上述第二欠压锁定节点；
一第二欠压锁定常闭晶体管，包括耦接至上述第一欠压锁定节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第三欠压锁定节点的漏极端；以及
一第三欠压锁定常闭晶体管，包括耦接至上述第二欠压锁定节点的栅极端、耦接至上述第三欠压锁定节点的源极端以及由上述外部电压供电的漏极端。
24.如权利要求20所述的集成电路，还包括：
一静电防护电路，耦接至上述外部电压。
25.如权利要求24所述的集成电路，其中上述静电防护电路包括：
一第一电容，耦接于一静电防护节点以及上述外部电压之间；
一第二电容，耦接于上述静电防护节点以及上述接地端之间；
一静电防护电阻，耦接于上述静电防护节点以及上述接地端之间；以及
一静电防护常闭晶体管，包括耦接至上述静电防护节点的栅极端、耦接至上述接地端的源极端以及由上述外部电压供电的漏极端。
26.如权利要求25所述的集成电路，其中当上述外部电压遭受一静电脉冲时，上述第一电容以及上述第二电容的比例用以决定上述静电脉冲是否够高以导通上述静电防护常闭晶体管，上述静电防护电阻用以决定上述静电防护常闭晶体管导通的时间。
CN201910777218.0A 2019-05-03 2019-08-22 电力电路以及集成电路 Active CN111884490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/403,369 2019-05-03
US16/403,369 US10637459B2 (en) 2016-12-30 2019-05-03 Driving circuit and an under-voltage lockout circuit of a power circuit

Publications (2)

Publication Number Publication Date
CN111884490A true CN111884490A (zh) 2020-11-03
CN111884490B CN111884490B (zh) 2022-07-08

Family

ID=68944284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777218.0A Active CN111884490B (zh) 2019-05-03 2019-08-22 电力电路以及集成电路

Country Status (3)

Country Link
EP (1) EP3736984A1 (zh)
CN (1) CN111884490B (zh)
TW (1) TWI711257B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113258764B (zh) * 2021-06-22 2021-11-09 浙江大学 高压驱动电路及功率模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447427A (zh) * 2002-03-26 2003-10-08 华邦电子股份有限公司 一种静电放电保护电路
CN1856879A (zh) * 2003-09-26 2006-11-01 英飞凌科技股份公司 具有防静电放电保护的集成电路
CN101237182A (zh) * 2008-02-19 2008-08-06 北京中星微电子有限公司 一种形成用于欠压锁定电路的基准电压的方法以及该电路
CN101958640A (zh) * 2010-10-15 2011-01-26 苏州大学 带有带隙基准结构的欠压锁存电路
US20110080205A1 (en) * 2009-10-06 2011-04-07 Young Sik Lee Switch Driving Circuit And Driving Method Thereof
CN102044957A (zh) * 2010-12-02 2011-05-04 矽创电子股份有限公司 切换式电源供应器的高压启动装置
US20180191245A1 (en) * 2016-12-30 2018-07-05 Delta Electronics, Inc. Driving circuit of a power circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201121215A (en) * 2009-12-09 2011-06-16 Grenergy Opto Inc PWM controller of low UVLO voltage.
CN202373957U (zh) * 2011-12-28 2012-08-08 东莞市茂扬科技股份有限公司 过压及欠压保护电路
US9859732B2 (en) * 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
CN109088393A (zh) * 2017-06-13 2018-12-25 常州格力博有限公司 欠压保护电路和电子设备
TWI637595B (zh) * 2017-11-17 2018-10-01 新唐科技股份有限公司 半橋電路驅動晶片及其驅動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447427A (zh) * 2002-03-26 2003-10-08 华邦电子股份有限公司 一种静电放电保护电路
CN1856879A (zh) * 2003-09-26 2006-11-01 英飞凌科技股份公司 具有防静电放电保护的集成电路
CN101237182A (zh) * 2008-02-19 2008-08-06 北京中星微电子有限公司 一种形成用于欠压锁定电路的基准电压的方法以及该电路
US20110080205A1 (en) * 2009-10-06 2011-04-07 Young Sik Lee Switch Driving Circuit And Driving Method Thereof
CN101958640A (zh) * 2010-10-15 2011-01-26 苏州大学 带有带隙基准结构的欠压锁存电路
CN102044957A (zh) * 2010-12-02 2011-05-04 矽创电子股份有限公司 切换式电源供应器的高压启动装置
US20180191245A1 (en) * 2016-12-30 2018-07-05 Delta Electronics, Inc. Driving circuit of a power circuit

Also Published As

Publication number Publication date
TWI711257B (zh) 2020-11-21
TW202042485A (zh) 2020-11-16
CN111884490B (zh) 2022-07-08
EP3736984A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
CN108270345B (zh) 电力电路以及驱动电路
US10910843B2 (en) GaN circuit drivers for GaN circuit loads
CN109787609B (zh) 电容耦合式电平移位器
US10243546B2 (en) Enhancement mode FET gate driver IC
US8766711B2 (en) Switching circuit with controlled driver circuit
US6577173B2 (en) Inductive load driving circuit
US10666246B2 (en) Driving circuit and a desaturation circuit of a power circuit
JP2024014878A (ja) 半導体装置
CN111884490B (zh) 电力电路以及集成电路
CN111884489B (zh) 电力电路以及驱动电路
ITMI20131283A1 (it) Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.
CN109428492B (zh) 开关变换器、操作开关变换器的方法以及箝位电路
US10637459B2 (en) Driving circuit and an under-voltage lockout circuit of a power circuit
CN110912381A (zh) 半导体装置
KR102213409B1 (ko) 구동기 회로 및 그 동작 방법
US20240204765A1 (en) Driver discharge circuit
US11863177B2 (en) H-bridge driver with output signal compensation
US20230188133A1 (en) Systems and Methods for Reduction of Induced Ground Bounce Voltage in Motor Drivers
US20230387908A1 (en) Pre-biased dual current sensing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221125

Address after: No. 252, Shanying Road, Guishan District, Taoyuan City, Taiwan, China, China (6/F)

Patentee after: Anchorage Semiconductor Co.,Ltd.

Address before: taoyuan city

Patentee before: DELTA ELECTRONICS, Inc.