CN111835373A - 一种新型swp接口电路 - Google Patents

Abstract

本发明提供一种新型SWP接口电路，所述SWP接口电路包括静电防护电路、接收电路和发射电路，所述静电防护电路连接所述接收电路，所述接收电路连接所述发射电路；该新型SWP接口电路中，引入第五NMOS晶体管、第六NMOS晶体管和第二放大器，使得第三NMOS晶体管和第四NMOS晶体管的源漏电压相同，有效的减小了第三NMOS晶体管和第四NMOS晶体管镜像电流的失配，有效地减小新型SWP接口电路的静态功耗，且该新型SWP接口电路结构简单，易于集成，输出电压稳定。

Description

一种新型SWP接口电路

技术领域

本发明涉及SIM卡技术的集成电路技术领域，尤其涉及其中的一种新型SWP接口电路。

背景技术

SWP SIM卡是一种新规格的安全芯片，将***和密码都存放在SIM卡内，通过SIM(从设备)卡上的SWP接口与CLF(主设备)实现点对点通信。如图1所示，SWP接口是在一根单线上实现全双工通信，即电压域的数字调制信号S1和电流域的数字调制信号S2，SWP接口是SWP SIM卡与CLF端(非接前端)实现点对点通信的关键电路，它的性能直接关系到SIM卡与CLF端通信的好坏。

近几年，手机已不再是简单的通信工具，它已经成为可信赖的移动支付工具，在购物、交通、银行等领域发挥着不可代替作用，因此，高质量、低成本的SWP电路的设计和研究具有非常重要的意义。

参看图2所示，为一种现在常用的SWP接口电路结构，其工作原理如下：SWP SIM卡上的SIM SWP接口为从接口，CLF端上的CLF SWP接口为主接口，CLF SWP接口发送为数字脉冲调制信号S1，高电平持续时间0.75T为逻辑“1”，高电平持续时间0.25T为逻辑“0”，其中“T”为1bit周期时间。SIM SWP接口发送为电流调制信号S2，当从CLF端抽拉电流600uA～1000uA时为逻辑“1”，当从CLF端抽走电流为-20uA～0uA时为逻辑“0”。当CLF端以高电平发送S1信号，SWP SIM卡借助上拉电流或不拉电流来传输S2信号，即数据以全双工模式传输。

SWPI为SWP SIM卡的SWP接口电路的输入输出端口，第一二极管D1和第二二极管D2为SWP接口的静电防护电路，SWP接口电路的输入信号经过第一电阻器R1和第一电容器C1组成低通滤波器后，通过第一级施密特触发器ST整形后，再经过第一反向器INV1和第二反向器INV2这两级缓冲器后输出数字信号。同时，SWP SIM卡接收电压域的数字调制信号S1为高电平信号时，SWP接口电路借助下拉晶体管第四NMOS晶体管NM4或开关晶体管第五NMOS晶体管NM5来传输电流域的数字调制信号S2，当电流域的数字调制信号S2为高电平时，第五NMOS晶体管NM5开启，第四NMOS晶体管NM4下拉电流在600uA～1000uA，当S2为低电平时，第五NMOS晶体管NM5关断，第四NMOS晶体管NM4被开启，下拉电流在-20uA～0uA。SWP SIM卡的关键电路是发射电路，发射电路由参考电流IREF，第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第一PMOS晶体管PM1、第二PMOS晶体管PM2组成电流放大电路。

但上述SWP SIM卡SWP接口电路还存在一些不足：

1、该SWP接口电路中，参考电流IREF比较小，通常在1uA以下，这样使得电流放大电路放大倍数在600倍到1000倍以上，上述电流放大器，很容易失配，这会造成第四NMOS晶体管NM4下拉电流过小或过大，不符合SWP协议要求。

2、在电流域的数字调制信号S2为低电平时，第二PMOS晶体管PM2里的80uA电流就会从第五NMOS晶体管NM5晶体管流走，不利于低功耗电路设计。

发明内容

针对上述现有技术中存在的不足，本发明的目的是提供一种新型SWP接口电路，包括静电防护电路、接收电路和发射电路，具有结构简单，易于集成，输出电压稳定的特点。

为了达到上述技术目的，本发明所采用的技术方案是：

一种新型SWP接口电路，所述SWP接口电路包括静电防护电路、接收电路和发射电路；

所述静电防护电路包括第一二极管和第二二极管；第一二极管的正极连接所述SWP接口电路的输入输出端，第一二极管的负极连接电源端VDD，第二二极管的负极连接所述SWP接口电路的输入输出端，第二二极管的正极连接地端VSS；

所述接收电路包括第一电容器、第一电阻器、第一施密特触发器、第一反向器和第二反向器；第一电阻器的一端接所述SWP接口电路的输入输出端，第一电阻器的另一端、第一电阻器的一端与第一施密特触发器的输入端相连接，第一电容器的另一端接地端VSS，第一施密特触发器的输出端与第一反向器的输入端相连接，第一反向器的输出端与第二反向器的输入端相连接，第二反向器的输出端为所述SWP接口电路的输出端，第一施密特触发器的电源端、第一反向器的电源端、第二反向器的电源端与电源端VDD相连接，第一施密特触发器的地端、第一反向器的地端、第二反向器的地端与地端VSS相连接；

所述发射电路包括第一参考电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第一放大器、第二放大器和第三反向器；第一参考电流源的一端与电源端VDD相连接，第一参考电流源的另一端、第一NMOS晶体管的栅端和漏端与第一放大器的正输入端相连接，第一放大器的负输入端、第二NMOS晶体管的栅端和漏端与第一PMOS晶体管的漏端相连接，第二PMOS晶体管的栅端、第二PMOS晶体管的栅端和漏端与第五NMOS晶体管的漏端相连接，第五NMOS晶体管的栅端、第六NMOS晶体管的栅端与第二放大器的输出端相连接，第五NMOS晶体管的源端、第二放大器的正输入端与第三NMOS晶体管的漏端相连接，第三NMOS晶体管的栅端、第一放大器的输出端、第四NMOS晶体管的栅端与第七NMOS晶体管的漏端相连接，第四NMOS晶体管的漏端、第二放大器的负输入端与第六NMOS晶体管的源端相连接，第六NMOS晶体管的漏端与输入输出端相连接，第七NMOS晶体管的栅端与第三反向器的输出端相连接，第三反向器的输入端与电流域的数字调制信号相连接，第一NMOS晶体管的源端和衬底、第七NMOS晶体管的源端和衬底、第三NMOS晶体管的源端和衬底、第四NMOS晶体管的源端和衬底、第五NMOS晶体管的衬底、第六NMOS晶体管的衬底、第一放大器的地端、第二放大器的地端、第三反向器的地端与地端VSS相连接，第一PMOS晶体管的源端和衬底、第二PMOS晶体管的源端和衬底、第一放大器的电源端、第二放大器的电源端、第三反向器的电源端与电源端VDD相连接。

本发明由于采用了上述的结构，与现有的技术方案相比，具有以下优势：

(1)本发明的新型SWP接口电路中，引入第五NMOS晶体管、第六NMOS晶体管和第二放大器，使得第三NMOS晶体管和第四NMOS晶体管的源漏电压相同，有效的减小了第三NMOS晶体管和第四NMOS晶体管镜像电流的失配；

(2)本发明的新型SWP接口电路中，引入第一NMOS晶体管、第二NMOS晶体管和第一放大器，准确地使得第三NMOS晶体管电流是参考电流IREF的80倍，不容易失配；

(3)本发明的新型SWP接口电路中，引入第五NMOS晶体管和第六NMOS晶体管，有效地减小新型SWP接口电路的静态功耗；

(4)本发明的新型SWP接口电路结构简单，易于集成，输出电压稳定。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为SWP接口电路数据传输框图；

图2为传统SWP SIM卡的SWP电路结构图；

图3为本发明实施例中的新型SWP接口电路结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参看图3所示，为本发明实施例中的新型SWP接口电路结构图。该新型SWP接口电路包括静电防护电路101、接收电路102和发射电路103。

所述静电防护电路101包括第一二极管D1和第二二极管D2；第一二极管D1的正极连接所述SWP接口电路的输入输出端SWPI，第一二极管D1的负极连接电源端VDD，第二二极管D2的负极连接所述SWP接口电路的输入输出端SWPI，第二二极管D2的正极连接地端VSS。

所述接收电路102包括第一电容器C1、第一电阻器R1、第一施密特触发器ST、第一反向器INV1和第二反向器INV2；第一电阻器R1的一端接所述SWP接口电路的输入输出端SWPI，第一电阻器R1的另一端、第一电阻器R1的一端与第一施密特触发器ST的输入端相连接，第一电容器C1的另一端接地端VSS，第一施密特触发器ST的输出端与第一反向器INV1的输入端相连接，第一反向器INV1的输出端与第二反向器INV2的输入端相连接，第二反向器INV2的输出端为所述SWP接口电路的输出端SWPO，第一施密特触发器ST的电源端、第一反向器INV1的电源端、第二反向器INV2的电源端与电源端VDD相连接，第一施密特触发器ST的地端、第一反向器INV1的地端、第二反向器INV2的地端与地端VSS相连接。

所述发射电路103包括第一参考电流源IREF、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5、第六NMOS晶体管NM6、第七NMOS晶体管NM7、第一PMOS晶体管PM1、第二PMOS晶体管PM2、第一放大器AMP1、第二放大器AMP2和第三反向器INV3；第一参考电流源IREF的一端与电源端VDD相连接，第一参考电流源IREF的另一端、第一NMOS晶体管NM1的栅端和漏端与第一放大器AMP1的正输入端相连接，第一放大器AMP1的负输入端、第二NMOS晶体管NM2的栅端和漏端与第一PMOS晶体管PM1的漏端相连接，第二PMOS晶体管PM2的栅端、第二PMOS晶体管PM2的栅端和漏端与第五NMOS晶体管NM5的漏端相连接，第五NMOS晶体管NM5的栅端、第六NMOS晶体管NM6的栅端与第二放大器AMP2的输出端相连接，第五NMOS晶体管NM5的源端、第二放大器AMP2的正输入端与第三NMOS晶体管NM3的漏端相连接，第三NMOS晶体管NM3的栅端、第一放大器AMP1的输出端、第四NMOS晶体管NM4的栅端与第七NMOS晶体管NM7的漏端相连接，第四NMOS晶体管NM4的漏端、第二放大器AMP2的负输入端与第六NMOS晶体管NM6的源端相连接，第六NMOS晶体管NM6的漏端与输入输出端SWPI相连接，第七NMOS晶体管NM7的栅端与第三反向器INV3的输出端相连接，第三反向器INV3的输入端与电流域的数字调制信号S2相连接，第一NMOS晶体管NM1的源端和衬底、第七NMOS晶体管NM7的源端和衬底、第三NMOS晶体管NM3的源端和衬底、第四NMOS晶体管NM4的源端和衬底、第五NMOS晶体管NM5的衬底、第六NMOS晶体管NM6的衬底、第一放大器AMP1的地端、第二放大器AMP2的地端、第三反向器INV3的地端与地端VSS相连接，第一PMOS晶体管PM1的源端和衬底、第二PMOS晶体管PM2的源端和衬底、第一放大器AMP1的电源端、第二放大器AMP2的电源端、第三反向器INV3的电源端与电源端VDD相连接。

参看图3，本发明的新型SWP接口电路工作过程为：所述SWP接口电路工作时，输入输出端SWPI为SWP SIM卡的SWP输入输出端口，第一二极管D1和第二二极管D2为所述SWP接口电路提供静电防护，所述SWP接口电路输入信号经过第一电阻器R1和第一电容器C1组成的低通滤波器后，通过第一级施密特触发器ST整形后，再经过第一反向器INV1和第二反向器INV2这两级缓冲器后输出数字信号；同时，所述SWP接口电路接收电压域的数字调制信号S1的高电平信号时，所述SWP接口电路借助下拉晶体管第四NMOS晶体管NM4和第六NMOS晶体管NM6或开关晶体管第七NMOS晶体管NM7来传输电流域的数字调制信号S2，当电流域的数字调制信号S2为高电平时，第七NMOS晶体管NM7开启，第四NMOS晶体管NM4和第六NMOS晶体管NM6下拉电流在600uA～1000uA，当电流域的数字调制信号S2为低电平时，第七NMOS晶体管NM7关断，第四NMOS晶体管NM4被开启，下拉电流在-20uA～0uA，实现所述SWP接口电路的稳定性。

由上述可见，本发明实施例通过静电防护电路101、接收电路102和发射电路103，有效地提高SWP接口电路的稳定性。

需要说明的是，上述实施方式仅以示意方式说明本发明的基本思路，与本发明中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制。其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变。

以上所述的实施例仅是本发明较佳的实施例而已，不能限制本发明技术方案的延伸。凡属本领域技术人员在本发明技术方案基础上所作的任何公知技术的修改、等同变化和显而易见的改换等，均应属于本发明的保护范围之内。

Claims (1)

1.一种新型SWP接口电路，其特征在于，所述SWP接口电路包括静电防护电路、接收电路和发射电路；

所述静电防护电路包括第一二极管和第二二极管；第一二极管的正极连接所述SWP接口电路的输入输出端，第一二极管的负极连接电源端VDD，第二二极管的负极连接所述SWP接口电路的输入输出端，第二二极管的正极连接地端VSS；

所述接收电路包括第一电容器、第一电阻器、第一施密特触发器、第一反向器和第二反向器；第一电阻器的一端接所述SWP接口电路的输入输出端，第一电阻器的另一端、第一电阻器的一端与第一施密特触发器的输入端相连接，第一电容器的另一端接地端VSS，第一施密特触发器的输出端与第一反向器的输入端相连接，第一反向器的输出端与第二反向器的输入端相连接，第二反向器的输出端为所述SWP接口电路的输出端，第一施密特触发器的电源端、第一反向器的电源端、第二反向器的电源端与电源端VDD相连接，第一施密特触发器的地端、第一反向器的地端、第二反向器的地端与地端VSS相连接；

所述发射电路包括第一参考电流源、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第一放大器、第二放大器和第三反向器；第一参考电流源的一端与电源端VDD相连接，第一参考电流源的另一端、第一NMOS晶体管的栅端和漏端与第一放大器的正输入端相连接，第一放大器的负输入端、第二NMOS晶体管的栅端和漏端与第一PMOS晶体管的漏端相连接，第二PMOS晶体管的栅端、第二PMOS晶体管的栅端和漏端与第五NMOS晶体管的漏端相连接，第五NMOS晶体管的栅端、第六NMOS晶体管的栅端与第二放大器的输出端相连接，第五NMOS晶体管的源端、第二放大器的正输入端与第三NMOS晶体管的漏端相连接，第三NMOS晶体管的栅端、第一放大器的输出端、第四NMOS晶体管的栅端与第七NMOS晶体管的漏端相连接，第四NMOS晶体管的漏端、第二放大器的负输入端与第六NMOS晶体管的源端相连接，第六NMOS晶体管的漏端与输入输出端相连接，第七NMOS晶体管的栅端与第三反向器的输出端相连接，第三反向器的输入端与电流域的数字调制信号相连接，第一NMOS晶体管的源端和衬底、第七NMOS晶体管的源端和衬底、第三NMOS晶体管的源端和衬底、第四NMOS晶体管的源端和衬底、第五NMOS晶体管的衬底、第六NMOS晶体管的衬底、第一放大器的地端、第二放大器的地端、第三反向器的地端与地端VSS相连接，第一PMOS晶体管的源端和衬底、第二PMOS晶体管的源端和衬底、第一放大器的电源端、第二放大器的电源端、第三反向器的电源端与电源端VDD相连接。

Images