CN111834126B - 一种多层陶瓷电容器及其制备方法 - Google Patents
一种多层陶瓷电容器及其制备方法 Download PDFInfo
- Publication number
- CN111834126B CN111834126B CN202010539907.0A CN202010539907A CN111834126B CN 111834126 B CN111834126 B CN 111834126B CN 202010539907 A CN202010539907 A CN 202010539907A CN 111834126 B CN111834126 B CN 111834126B
- Authority
- CN
- China
- Prior art keywords
- area
- multilayer ceramic
- inner electrode
- ceramic capacitor
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000005520 cutting process Methods 0.000 claims abstract description 64
- 238000007639 printing Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005245 sintering Methods 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 230000035939 shock Effects 0.000 abstract description 6
- 238000004458 analytical method Methods 0.000 abstract description 4
- 238000012937 correction Methods 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 description 64
- 239000003990 capacitor Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 238000013461 design Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/236—Terminals leading through the housing, i.e. lead-through
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及陶瓷电子器件技术领域,尤其涉及一种多层陶瓷电容器及其制备方法,包括层叠体,层叠体由多个厚度方向上彼此交替堆叠的层叠单元形成,层叠单元包括介质层和内电极层;外部电极,外部电极形成于层叠体的端面且与内电极层连接;其中,内电极层包括有效部以及与外部电极连接的延伸部,延伸部在长度方向与宽度方向形成的截面上设有缺口区。本发明能有效提高介质层与内电极层之间的结合力,从而提高多层陶瓷电容器的耐热冲击性;另外,缺口区的设置有利于节省印刷材料,降低制造成本;能准确辨出Y轴切割偏移端面,大大有利于切割失误分析和切割手段的修正,提高产品生产过程中的切割水平和准确率。
Description
技术领域
本发明涉及陶瓷电子器件技术领域,尤其涉及一种多层陶瓷电容器及其制备方法。
背景技术
近年来,随着电子集成技术的发展,多层陶瓷电容器逐渐往小型化和高容量化的方向发展,即多层陶瓷电容器中介质层的厚度薄层化和介质层的层数增大。
但是,由于陶瓷电容器中介质层和内电极层在烧结过程中的收缩差异,容易导致其陶瓷电容器变形,以及介质层与内电极层之间或介质层与介质层之间产生裂纹或脱层。现有技术中,主要是通过调整介质层的陶瓷浆料和内电极层的金属浆料配方,以降低陶瓷电容器在烧结成型过程中的内部收缩差异,该方法调整难度大且容易劣化电容器的其它性能。
此外,在多层陶瓷片容器制备多层中,往往先经过流延成型陶瓷生坯,并在陶瓷生坯上印刷内电极其中,此时的介质层生坯上包括错位分布的内电极层和空白区,在宽度方向上相邻的至少两个所述内电极层中作为电容有效面积的有效部整齐排布;所述空白区包括长轴空白区和短轴空白区。然后,将印刷内电极的陶瓷生坯进行错位堆叠、压合和切割。在所述介质层生坯的切割中,包括以长轴空白区宽度方向上的中央处为基准线的X轴切割和以内电极层长度方向上的中央处为基准线的Y轴切割。
然而,由于介质层的薄层化和层数增大,大大提高堆叠体在切割过程中的技术要求。在实际生产过程中,Y轴切割更容易偏移,表现为Y轴切割落刀于内电机层的有效部内,造成电容短路;或者表现为Y轴切割落刀于内电极层中与外部电极连接的延伸部中,可能降低电容在电路使用过程中的可靠性。目前,对于Y轴切割质量的判断方法,主要是将切割后的层叠体放置显微镜中,人工测量层叠体在长度方向上两端空白区的长度,并通过对比空白区长度以形成切割质量评估。这种方法需要借助检测工具,依靠人工,严重影响检测效率,而且无法实现全检。
发明内容
本发明的目的是提供有助于提高堆叠后切割是否合格的检测效率,提高产品质量,有利于切割失误分析和切割手段的修正,提高产品生产过程中的切割水平和准确率,同时能有效提高介质层与内电极层之间的结合力的一种多层陶瓷电容器及其制备方法。
为了实现上述目的,本发明提供一种多层陶瓷电容器,包括:
层叠体,所述层叠体由多个厚度方向上彼此交替堆叠的层叠单元形成,所述层叠单元包括介质层和内电极层;
外部电极,所述外部电极形成于所述层叠体的端面且与所述内电极层连接;
其中,所述内电极层包括有效部以及与所述外部电极连接的延伸部,相邻两个所述层叠单元的有效部在厚度方向的投影重合,所述延伸部在长度方向与宽度方向形成的截面上设有缺口区,所述缺口区在长度方向和宽度方向上均不贯穿所述延伸部,所述缺口区在厚度方向上贯穿所述延伸部。
可选的,所述延伸部包括与所述外部电极连接的第一侧、与所述有效部连接且与所述第一侧相对的第二侧以及在宽度方向上彼此相对的第三侧和第四侧,所述缺口区抵接于所述第一侧、第二侧、第三侧和第四侧中的至少一侧。
可选的,所述缺口区在长度方向上抵接所述所述第一侧或第二侧。
可选的,所述缺口区抵接所述延伸部第一侧。
可选的,所述延伸部沿长度方向的最大长度为L1,所述标识部沿长度方向的最大长度为Le,其中,L1-Le>X>0。
可选的,所述0.2<Le/L1<0.8。
可选的,所述内电极层沿宽度方向的长度为W0,所述缺口区沿宽度方向的最大长度为We,其中,We<W0,所述0.2<We/W0<0.7。
可选的,所述缺口区沿长度方向和宽度方向的截面面积为Se,所述延伸部沿长度方向和宽度方向的截面面积为S1,其中,0.1<Se/S1<0.3。
可选的,所述层叠体具有在厚度方向上的第一主面,所述延伸部在长度方向上与所述第一主面形成倾斜角,多个所述层叠单元的延伸部与所述第一主面所成的倾斜角沿厚度方向逐渐减小或增大。
基于上述发明目的,本发明还提供了一种多层陶瓷电容器的制备方法,其特征在于,包括以下步骤:
1)配制介质层的浆料,并形成介质层生坯;
2)根据所需的缺口区设计菲林,并制备相应的印刷网板;
3)通过步骤2)中印刷网板在所述介质层生坯上印刷内电极层,并在内电极层上形成预设的缺口区;
4)将步骤3)中形成的多个印刷内电极层的介质层生坯进行堆叠、压合和切割,以形成所述层叠体;
5)将步骤4)中形成的层叠体经过烧结后,在所述层叠体端面经过电镀形成外部电极。
实施本发明的实施例,具有以下技术效果:
本发明在延伸部设置缺口区,基于多层陶瓷电容器压合过程变化和缺口区的设置,内电极层上表面的介质层及其下表面的介质层会压入缺口区,形成钉扎作用,且由于相邻上下两层介质层材料相同,在缺口区具有良好的结合力,能有效提高介质层与内电极层之间的结合力,从而提高多层陶瓷电容器的耐热冲击性;另外,缺口区的设置有利于节省印刷材料,降低制造成本;
在对本发明的多层陶瓷电容器检查是否合格时,通过设置缺口区,通过多层陶瓷生坯的Y轴切割端面,即可快速判断该端面属于正常端面、Y轴偏移端面或短路端面,可以在切割过程中有效判断合格产品和不合格产品,并且能准确辨出Y轴切割偏移端面,大大有利于切割失误分析和切割手段的修正,提高产品生产过程中的切割水平和准确率。
附图说明
图1是本发明的结构示意图;
图2是本发明LT方向截面;
图3是本发明多层陶瓷电容的WL方向截面;
图4是本发明实施例1中介质层生坯的结构示意图;
图5是本发明实施例1中介质层生坯的局部结构示意图;
图6是本发明实施例1中介质层生坯的局部结构示意图;
图7是本发明实施例1中层叠体Y轴切割端面的正常端面;
图8是本发明实施例1中层叠体Y轴切割端面的Y轴偏移端面;
图9是本发明实施例1中层叠体Y轴切割端面的短路端面;
图10是本发明实施例2中层叠体长度方向上的正中央切割形成的WT端面;
图11是本发明实施例2中层叠体Y轴切割端面的正常端面;
图12是本发明实施例2中层叠体Y轴切割端面的Y轴偏移端面;
图13是本发明实施例2中层叠体Y轴切割端面的短路端面;
图14是本发明方案F中介质层生坯的局部结构示意图;
图15是本发明方案F的WL方向截面;
图16是本发明方案A的WL方向截面;
图17是本发明方案B的WL方向截面;
图18是本发明方案C的WL方向截面;
图19是本发明方案D的WL方向截面。
附图标记说明:
1、层叠体,11、第一主面,2、介质层,3、内电极层,31、有效部,32、延伸部,321、第一侧,322、第二侧,323、第三侧,324、第四侧,33、缺口区,4、外部电极。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
在本发明的描述中,需要说明的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,本发明中采用术语“第一”、“第二”等来描述各种信息,但这些信息不应限于这些术语,这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本发明范围的情况下,“第一”信息也可以被称为“第二”信息,类似的,“第二”信息也可以被称为“第一”信息。
另外,需要说明的是,术语“长度方向”即为图1中标示的“L”方向、“宽度方向”即为图1中标示的“W”方向、“厚度方向”即为图1中标示的“T”方向。
参考图1,本发明的一个实施例提供一种多层陶瓷电容器,层叠体1,所述层叠体1由多个厚度方向上彼此交替堆叠的层叠单元形成,参考图3,所述层叠单元包括介质层2和内电极层3,其中,所述层叠体1包括在厚度方向上彼此相对的第一主面11和第二主面,在宽度方向上彼此相对的第一侧面和第二侧面,在长度方向上彼此相对的第一端面和第二端面;
外部电极4,所述外部电极4形成于所述层叠体1的端面且与所述内电极层3连接;
其中,所述内电极层3包括有效部31以及与所述外部电极4连接的延伸部32,相邻两个所述层叠单元的有效部31在厚度方向的投影重合,所述延伸部32在长度方向与宽度方向形成的截面上设有缺口区33,所述缺口区33在长度方向和宽度方向上均不贯穿所述延伸部32,所述缺口区33在厚度方向上贯穿所述延伸部32。
而且,所述层叠体1具有在厚度方向上的第一主面11,所述延伸部32在长度方向上与所述第一主面11形成倾斜角,参考图2,多个所述层叠单元的延伸部32与所述第一主面11所成的倾斜角沿厚度方向逐渐减小或增大。
所述缺口区33为内电极层3上镂空设计,可对内电极层3起到钉扎作用,有效减少压合变形。
具体表现为层叠单元包括介质层2和内电极层3,而内电极层3是印刷在介质层2上,则有,介质层2印刷有内电极层3的总厚度大于没有印刷内电极层3的介质层2的厚度,另外,内电极层3包括有效部31和延伸部32,在层叠单元交替堆叠时,有效部31在厚度方向的投影重合,多个层叠单元的延伸部32则交替堆叠,因此,多个层叠单元交替堆叠后,层叠体1设有有效部31的厚度大于设有延伸部32的厚度,在生产压合过程中,由于层叠体1整体受到均匀的压力以及材料的烧结收缩,容易导致层叠体1设有延伸部32的位置相对设有有效部31的位置下沉,即导致延伸部32在长度方向上与多层陶瓷电容器的第一主面11或第二主面形成倾斜角。
基于多层陶瓷电容器压合过程变化和缺口区33的设置,内电极层3上表面的介质层2及其下表面的介质层2会压入缺口区33,形成钉扎作用。由于内电极层3与介质层2材料差异,热收缩性能不一致,容易出现内电极层3和介质层2之间的分离。而相邻上下两层介质层2材料相同,在缺口区33具有良好的结合力,能有效提高介质层2与内电极层3之间的结合力,从而提高多层陶瓷电容器的耐热冲击性。进一步地,所述缺口区33有利于节省印刷材料,降低制造成本。
参考图3,在本实施例中,缺口区33抵接于第一侧321,且缺口区33与第三侧323或第四侧324不接触,由于第一侧321靠近内电极层3引线处,从而使缺口区33与有效部31之间具有间隔,有利于减小使用过程中被击穿的风险,因此,在本实施例中,进行Y轴切割线检测时,正常端面、Y轴偏移端面和短路端面呈现的Y轴切割端面为:
参考图5和图7,正常端面,即Y轴切割线位于图5中的I区域范围内,形成的Y轴切割端面显示电极层11两侧留白,且内电极层3中部具有由于设置缺口区33切割后显示的空白;
参考图5和图8,Y轴偏移端面,即Y轴切割线位于图5中的J区域范围内,形成的Y轴切割端面显示内电极层3两侧留白,内电极层3的Y轴切割端面连续,且相邻内电极层3之间的间距为H;
参考图5和图9,短路端面,即Y轴切割线位于图5中的K区域范围内,形成的Y轴切割端面显示内电极层3两侧留白,内电极层3的Y轴切割端面连续,且相邻内电极层3之间的间距为H/2。
参考图3,本实施例对上述缺口区33沿宽度方向的最大长度与内电极层3沿宽度方向的长度之间的关系采取试验证明,试验如下:
试验采集500个样品中出现Y轴偏移端面的概率,并对制备成多层陶瓷电容形成的成品性能进行测试;
1)测试指标
电容量、损耗
2)指标的测试方案
本试验设置以下试验组,其中,测试的多层陶瓷电容器规格为180mm*180mm,试验组的具体数据如表1,并对多层陶瓷电容器的效果进行检验,检验数据如表2,
实施例 | Le/μm | L1/μm | We/μm | W0/μm | We/W0 |
试验组1 | 90 | 180 | 59 | 590 | 0.1 |
试验组2 | 90 | 180 | 118 | 590 | 0.2 |
试验组3 | 90 | 180 | 177 | 590 | 0.3 |
试验组4 | 90 | 180 | 188.8 | 590 | 0.32 |
试验组5 | 90 | 180 | 212.4 | 590 | 0.36 |
试验组6 | 90 | 180 | 236 | 590 | 0.4 |
试验组7 | 90 | 180 | 265.5 | 590 | 0.45 |
试验组8 | 90 | 180 | 295 | 590 | 0.5 |
试验组9 | 90 | 180 | 354 | 590 | 0.6 |
试验组10 | 90 | 180 | 413 | 590 | 0.7 |
试验组11 | 90 | 180 | 472 | 590 | 0.8 |
表1
表2
由表1和表2可知,在0.2<We/W0<0.7时,片容的容量较为稳定,且容量范围较小,平均损耗较低,具有良好的成品性能。
进一步的,本实施例的延伸部32沿长度方向的长度为L1,缺口区33沿长度方向的最大长度为Le,其中,L1-Le>0,具体的,若Le/L1低于0.2,印刷难度较高,且缺口区33的辨识度过低,导致切割后的端面中不容易辨识缺口区33的位置,影响端面是否正常的判断效率,若高于0.8,容易增加产品的短路风险,因此,本实施例中优选的,0.2<Le/L1<0.8。
其中,0.01mm<Le<8mm,0.01mm<We<8mm,以适应现有大多数内电极层3整体参数的设定,本实施例中获取缺口区33尺寸参数的方法如下:
参考图1,首先,分别准备至少5个以上的试样,用树脂固定各试样的周围,以Y轴切割端面露出的方式固定,接着,利用研磨机研磨试样的WT端面,并且,随着进一步研磨,如若在Y轴方向同一位置的附加区域,在相邻深度上,不断暴露出不连续的内电极层3,即可认为该位置为缺口区33;
同时,针对三个不同深度的暴露缺口区33的WT端面,测取宽度方向上尺寸,即可得出We、W0的尺寸,并取其平均值,同理,以暴露LT端面的方式,不断研磨,即可获得Le和L1的尺寸。所述尺寸可通过扫描型电子显微镜测定。
其中,缺口区33沿长度方向和宽度方向的截面面积为Se,延伸部32沿长度方向和宽度方向的截面面积为S1,其中,0.1<Se/S1<0.3。
为了评估缺口区33的设计对提高介质层2与内电极层3之间结合力的优异效果,本发明设置试验组1-3,试验组1为本实施例中缺口区33的设计,参考图14,试验组2为本发明的另一实施例,试验组3为现有技术。
首先,制备相应的多层陶瓷电容器,具体制备过程如下,
1)配制介质层2的浆料,并形成介质层2生坯;
2)根据所需的缺口区33设计菲林,并制备相应的印刷网板;
3)通过步骤2)中印刷网板在所述介质层2生坯上印刷内电极层3,并在内电极层3上形成预设的缺口区33;
4)将步骤3)中形成的多个印刷内电极层3的介质层2生坯进行堆叠、压合和切割,以形成所述层叠体1;
5)将步骤4)中形成的层叠体1经过烧结后,在所述层叠体1端面经过电镀形成外部电极4,即可制得所述多层陶瓷电容器。
其中,本实施例1涉及的片容规格型号为0603X7R104,每个试验组所制备的一批片容数量超过1万个。本实施例中试验组1-3中缺口区33的设计方案如下:
试验组1:含有缺口区33,具体缺口区33尺寸见表3,缺口区33抵接延伸部32第一侧321,不与延伸部32第三侧323和第四侧324抵接。
试验组2:含有缺口区33,具体缺口区33尺寸见表3,缺口区33抵接延伸部32第二侧322,不与延伸部32第三侧323和第四侧324抵接。
试验组3:不含有缺口区33。
实施例 | Le/μm | L1/μm | We/μm | W0/μm | Le/L1 | We/W0 |
试验组1 | 90 | 180 | 200 | 590 | 0.2 | 0.34 |
试验组2 | 90 | 180 | 200 | 590 | 0.2 | 0.34 |
表3
此外,对上述每个试验组中随机抽取100个或其以上的多层陶瓷电容器进行耐热冲击性测试。具体测试方案为,首先,将多层陶瓷电容器放入温度设定为325℃的焊料槽中浸渍3分钟;接着,从焊料槽取出各试样,用树脂固定后进行研磨,通过显微镜观察,只要确认有1个裂缝即判定试样为不良品。
根据上述测试方案,可获得试验组1-3的测试结果,具体可见表4。
实施例 | 耐热冲击性 |
试验组1 | 3/100 |
试验组2 | 0/100 |
试验组3 | 13/100 |
表4
由上述试验结果可知,试验组1和2的多层陶瓷电容器含有缺口区33设计,其产品的耐热冲击性能远优于不含缺口区33设计的试验组3。此外,相比于抵接延伸部32第一侧321的缺口区33,试验组2的缺口区33抵接延伸部32第二侧322,连接内电极层3的延伸部32和有效部31,对于改进电容器开裂问题具有更优异的效果,其实验结果中没有出现任何开裂。
本发明提供的一种多层陶瓷电容器,通过缺口区33设计还可以进一步用于检测所述电容器制备过程中切割质量。参考图5,用于制备本实施例中的多层陶瓷电容器的介质层2生坯上印刷有内电极层3,并根据延伸部32在宽度方向上所需的最小留边量设置缺口区33。在生产制备的切割过程中,基于切割水平的差异,内电极层3在长度方向上可能会出现三种切割情况,第一种情况为切割落刀于含缺口区33延伸部32的第一区域I,第二种情况为切割落刀于非缺口区33延伸部32的第二区域J,第三种情况为切割落刀于内电极层3有效部31的第三区域K。
其中,所述延伸部32包括与所述外部电极4连接的第一侧321和与所述第一侧321相对的第二侧322,以及在宽度方向上彼此相对的第三侧323和第四侧324。缺口区33的设计主要包括以下两类方案:
第一类方案,缺口区33设于延伸部32的角落处,具体表现为:
A、参考图16,缺口区33抵接延伸部32第一侧321和第四侧324
B、参考图17,缺口区33抵接延伸部32第一侧321和第三侧323
C、参考图18,缺口区33抵接延伸部32第二侧322和第四侧324
D、参考图19,缺口区33抵接延伸部32第二侧322和第三侧323
第二类方案,缺口区33设于延伸部32的中间处,具体表现为:
E、参考图3,缺口区33抵接延伸部32第一侧321,不与延伸部32第三侧323和第四侧324抵接
F、参考图15,缺口区33抵接延伸部32第二侧322,不与延伸部32第三侧323和第四侧324抵接
采用第一类方案,参考图16,以A方案为例,如若落刀于第一区域,所形成的层叠体1端面上裸露的内电极层3在宽度方向上左边空白量尺寸小于右边的空白量即B1<B2,则可判断叠层与切割质量合格,层叠体1内部中保留所需最小留边量的延伸部32,属于正常端面,其所形成的电容器为合格产品。如若落刀于第二区域,所形成的层叠体1端面上裸露内电极层3在宽度方向上左边空白量尺寸几乎接近右边的空白量,且内电极层3的数量为内电极层3总量的一半,则可以判断Y轴线切割过程中偏离缺口区33,属于Y轴切割偏移端面,其所形成的电容器为不合格产品,可以根据预设的延伸部32最小留边量校准下次切割的落刀处。如若落刀于第三区域,所形成的层叠体1端面上裸露所有内电极层3,则可以判断Y轴线切割过程中偏离延伸部32,属于短路端面,其所形成的电容器为严重不合格产品。
采用第二类方案,以E方案为例,参见图7,如若落刀于第一区域,所形成的层叠体1端面上裸露的内电极层3在宽度方向上出现断线,则可判断叠层与切割质量合格,层叠体1内部中保留所需最小留边量的延伸部32,属于正常端面,其所形成的电容器为合格产品。参见图8,如若落刀于第二区域,所形成的层叠体1端面上裸露内电极层3在宽度方向上不出现断线,且内电极层3的数量为内电极层3总量的一半,则可以判断Y轴线切割过程中偏离缺口区33,属于Y轴切割偏移端面,其所形成的电容器为不合格产品,可以根据预设的延伸部32最小留边量校准下次切割的落刀处。参见图9,如若落刀于第三区域,所形成的层叠体1端面上裸露所有内电极层3,则可以判断Y轴线切割过程中偏离延伸部32,属于短路端面,其所形成的电容器为严重不合格产品。
由上可知,通过设置缺口区33,可以在切割过程中有效判断合格产品和不合格产品,并且能准确分辨出Y轴切割偏移端面,大大有利于切割失误分析和切割手段的修正,提高产品生产过程中的切割水平和准确率。此外,在上述两类方案中,第二类方案优于第一类方案,主要为第二类方案的缺口区33设计,能够更加快速便捷判断Y轴切割质量,只需要简单的肉眼观察即可准确判断;而第一类方案层叠体1端面宽度方向上两侧的空白量尺寸作为判断依据,误差较大。
更具体地,本发明设置试验组4和5以评估第二类缺口区33的设计方案优劣性,其中,试验组5为本实施例中的缺口区33设计,试验组4为本发明的另一实施例中的缺口区33设计。
基于本发明制备多层陶瓷电容器的方法制备相应规格的多层陶瓷电容器,其中缺口区33设计如下:
试验组4:参考图14和图15,含有缺口区33,具体缺口区33尺寸见表3,缺口区33抵接延伸部32第二侧322,不与延伸部32第三侧323和第四侧324抵接。
试验组5:参考图3和图5,含有缺口区33,具体缺口区33尺寸见表3,缺口区33抵接延伸部32第一侧321,不与延伸部32第三侧323和第四侧324抵接。
实施例 | Le/μm | L1/μm | We/μm | W0/μm | Le/L1 | We/W0 |
试验组4 | 90 | 180 | 200 | 590 | 0.2 | 0.34 |
试验组5 | 90 | 180 | 200 | 590 | 0.2 | 0.34 |
表5
此外,对上述每个试验组中随机抽取2000个或其以上的多层陶瓷电容器进行性能测试,具体测试方案如下:
容量,采用阻抗分析仪测试,测试条件为1.0±0.2Vrms,1KHz±10%,标准要求值为±10%。通过每个试验组中所测得的片容容值,即可获得该试验组中容量下限、容量上限和容量变化范围。
损耗,采用阻抗分析仪测试,测试条件为1.0±0.2Vrms,1KHz±10%,标准要求值为DF≤3.5%。通过每个试验组中所测得的片容损耗取其平均值,即可获得该试验组的平均损耗。
印刷成功率,在介质层2生坯印刷内电极后,随机选择十个区域,每个区域测试样品数量为100个或100个以上,通过显微镜观察并计算生坯上成功印刷内电极的样品数量,从而获得印刷成功率。印刷成功率,即指成功在介质层2生坯上印制带有缺口区33内电极层3的概率,如果缺口区33被电极浆料完全填充或者半填充,均认为印刷失败。
根据上述测试方案,可获得试验组4和5的测试结果,具体可见表6。
表6
由上述试验结果可知,试验组5的缺口区33抵接延伸部32的第一侧321,则内电极层3在长度方向上相邻两个内电极层3的缺口区33相互抵接,形成较大面积的镂空设计,降低对内电极层3的印刷要求,印刷辨识度高,印刷成功率高达95.8%。而试验组4的缺口区33抵接延伸部32的第二侧322,则内电极层3在长度方向上相邻两个内电极层3的缺口区33并不抵接,印刷辨识度低,容易在印刷过程中出现网孔堵塞的问题。
Claims (7)
1.一种多层陶瓷电容器,其特征在于,包括:
层叠体,所述层叠体由多个厚度方向上彼此交替堆叠的层叠单元形成,所述层叠单元包括介质层和内电极层;
外部电极,所述外部电极形成于所述层叠体的端面且与所述内电极层连接;
其中,所述内电极层包括有效部以及与所述外部电极连接的延伸部,相邻两个所述层叠单元的有效部在厚度方向的投影重合,所述延伸部在长度方向与宽度方向形成的截面上设有缺口区,所述缺口区在长度方向和宽度方向上均不贯穿所述延伸部,所述缺口区在厚度方向上贯穿所述延伸部;
所述内电极层沿宽度方向的长度为W0,所述缺口区沿宽度方向的最大长度为We,其中,We<W0,0.2<We/W0<0.7;
所述延伸部沿长度方向的最大长度为L1,所述缺口区沿长度方向的最大长度为Le,其中,L1-Le>0,0.2<Le/L1<0.8。
2.根据权利要求1所述的多层陶瓷电容器,其特征在于,所述延伸部包括与所述外部电极连接的第一侧、与所述有效部连接且与所述第一侧相对的第二侧以及在宽度方向上彼此相对的第三侧和第四侧,所述缺口区抵接于所述第一侧、第二侧、第三侧和第四侧中的至少一侧。
3.根据权利要求2所述的多层陶瓷电容器,其特征在于,所述缺口区在长度方向上抵接所述第一侧或第二侧。
4.根据权利要求2所述的多层陶瓷电容器,其特征在于,所述缺口区抵接所述延伸部第一侧。
5.根据权利要求1所述的多层陶瓷电容器,其特征在于,所述缺口区沿长度方向和宽度方向的截面面积为Se,所述延伸部沿长度方向和宽度方向的截面面积为S1,其中,0.1<Se/S1<0.3。
6.根据权利要求1所述的多层陶瓷电容器,其特征在于,所述层叠体具有在厚度方向上的第一主面,所述延伸部在长度方向上与所述第一主面形成倾斜角,多个所述层叠单元的延伸部与所述第一主面所成的倾斜角沿厚度方向逐渐减小或增大。
7.一种权利要求1-6任一项所述的多层陶瓷电容器的制备方法,其特征在于,包括以下步骤:
1)配制介质层的浆料,并形成介质层生坯;
2)根据所需的缺口区设计菲林,并制备相应的印刷网板;
3)通过步骤2)中印刷网板在所述介质层生坯上印刷内电极层,并在内电极层上形成预设的缺口区;
4)将步骤3)中形成的多个印刷内电极层的介质层生坯进行堆叠、压合和切割,以形成所述层叠体;
5)将步骤4)中形成的层叠体经过烧结后,在所述层叠体端面经过电镀形成外部电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010539907.0A CN111834126B (zh) | 2020-06-12 | 2020-06-12 | 一种多层陶瓷电容器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010539907.0A CN111834126B (zh) | 2020-06-12 | 2020-06-12 | 一种多层陶瓷电容器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111834126A CN111834126A (zh) | 2020-10-27 |
CN111834126B true CN111834126B (zh) | 2022-05-31 |
Family
ID=72898637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010539907.0A Active CN111834126B (zh) | 2020-06-12 | 2020-06-12 | 一种多层陶瓷电容器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111834126B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951604A (zh) * | 2021-01-25 | 2021-06-11 | 深圳市威尔达电子有限公司 | 一种贴片电容及其性能检测方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3249264B2 (ja) * | 1993-09-24 | 2002-01-21 | 株式会社トーキン | 積層セラミックコンデンサの製造方法 |
JP5751080B2 (ja) * | 2010-09-28 | 2015-07-22 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR101659209B1 (ko) * | 2015-02-10 | 2016-09-22 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이를 구비한 기판 |
KR101762032B1 (ko) * | 2015-11-27 | 2017-07-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
KR102380837B1 (ko) * | 2017-09-26 | 2022-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그의 제조 방법 |
KR20190116140A (ko) * | 2019-07-24 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
CN110504104A (zh) * | 2019-08-28 | 2019-11-26 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
-
2020
- 2020-06-12 CN CN202010539907.0A patent/CN111834126B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111834126A (zh) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103915252B (zh) | 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 | |
US6829134B2 (en) | Laminated ceramic electronic component and method for manufacturing the same | |
EP0876089B1 (en) | Method for judging the propriety of cutting position on laminated board and laminated ceramic electronic part | |
US6912115B2 (en) | Multilayer capacitor | |
US9349539B2 (en) | Ceramic electronic component | |
KR20130084853A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR20130093034A (ko) | 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 | |
KR20140002992A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US9805870B2 (en) | Multilayer ceramic capacitor | |
KR20130084852A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
CN111834126B (zh) | 一种多层陶瓷电容器及其制备方法 | |
KR101771724B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
CN107369487B (zh) | 电子部件的制造方法 | |
KR20140003001A (ko) | 적층 세라믹 전자부품 | |
JP2020167198A (ja) | 積層セラミックコンデンサ | |
KR101843184B1 (ko) | 적층형 칩 소자 및 그 제조방법 | |
JP2017143129A (ja) | 積層セラミックコンデンサ | |
JPH07135124A (ja) | 積層型セラミックコンデンサ | |
KR102494327B1 (ko) | 적층형 커패시터 | |
CN210467599U (zh) | 一种多层陶瓷电容器 | |
CN110459402A (zh) | 一种多层陶瓷电容器 | |
US9236188B1 (en) | Multilayer ceramic capacitor | |
CN113410052B (zh) | 层叠陶瓷电容器 | |
CN210467597U (zh) | 一种多层陶瓷电容器 | |
KR101376824B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |