KR101376824B1 - 적층 세라믹 전자부품 및 이의 제조방법 - Google Patents

적층 세라믹 전자부품 및 이의 제조방법 Download PDF

Info

Publication number
KR101376824B1
KR101376824B1 KR1020120125024A KR20120125024A KR101376824B1 KR 101376824 B1 KR101376824 B1 KR 101376824B1 KR 1020120125024 A KR1020120125024 A KR 1020120125024A KR 20120125024 A KR20120125024 A KR 20120125024A KR 101376824 B1 KR101376824 B1 KR 101376824B1
Authority
KR
South Korea
Prior art keywords
ceramic body
thickness
less
dielectric
forming portion
Prior art date
Application number
KR1020120125024A
Other languages
English (en)
Inventor
김위헌
김두영
최재열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120125024A priority Critical patent/KR101376824B1/ko
Priority to JP2013002556A priority patent/JP5532460B2/ja
Priority to US13/747,045 priority patent/US9129750B2/en
Application granted granted Critical
Publication of KR101376824B1 publication Critical patent/KR101376824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 적층 세라믹 전자부품에 관한 것으로, 본 발명은 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부 및 상기 용량 형성부의 상하면 중 적어도 일면에 제공되는 용량 비형성부를 포함하며, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체 그레인의 평균 입경은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상인 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 이의 제조방법{Multilayer ceramic electronic part and manufacturing method thereof}
본 발명은 내전압 특성과 신뢰성이 우수하며, 어쿠스틱 노이즈 감소 효과가 있는 고용량 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
이러한 대용량화를 구현하기 위해서 유전체층 두께와 내부 전극 층 두께가 얇아질수록 내부 전극층의 두께가 불균일해지고 전극 층이 연속적으로 두께가 유지되면서 연결되지 못하고 부분적으로 끊겨서 연결성이 저하된다.
또한 전극이 끊어지면서 유전체층의 평균 두께는 같지만 부분적으로 두꺼워지거나 얇아지는 부분이 발생되어 유전체층이 얇아진 부분에서 절연특성이 저하되어 신뢰성이 저하되는 문제점이 있었다.
또한, 전자 부품들의 소형화, 박막화 및 다층화되어감에 따라 전자 부품에서 발생하는 어쿠스틱 노이즈(Acoustic Noise)와 같은 소음 현상도 점점 증가하고 있는 추세이다.
세라믹 재료로 티탄산바륨을 사용하는 강유전체의 경우는 압전 현상을 가지고 있기 때문에, 전계 인가시 세라믹 전자제품의 두께가 얇아지면 상기 어쿠스틱 노이즈(Acoustic Noise) 현상은 더 커지게 된다.
특히, 세라믹 전자부품의 두께가 얇아지면서 기판에 실장시 일반칩 보다 납양이 많아지게 되어, 기판의 떨림 현상이 더 문제가 되었다.
이로 인하여, 대용량 및 고신뢰성을 갖는 적층 세라믹 전자부품의 상기 어쿠스틱 노이즈 문제를 개선하기 위하여서는 재료의 미립화를 통해 유전체 단위 두께당 입자의 수를 증가시켜야 한다.
그러나, 적층 세라믹 전자부품이 대용량 및 고신뢰성을 가지면서 어쿠스틱 노이즈를 개선하는 것은 여전히 필요한 실정이다.
일본공개특허공보 2005-129802
본 발명은 내전압 특성과 신뢰성이 우수하며, 어쿠스틱 노이즈 감소 효과가 있는 고용량 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
본 발명의 일 실시형태는 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부 및 상기 용량 형성부의 상하면 중 적어도 일면에 제공되는 용량 비형성부를 포함하며, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체 그레인의 평균 입경은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상인 적층 세라믹 전자부품을 제공한다.
상기 세라믹 본체의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.22 mm 이하를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.35 mm 이하를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.55 mm 이하를 만족할 수 있다.
상기 제1 및 제2 내부전극의 평균 두께는 0.6 μm 이하일 수 있다.
상기 제1 또는 제2 내부전극의 연결성은 95% 이상일 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부 및 상기 용량 형성부의 상하면 중 적어도 일면에 제공되는 용량 비형성부를 포함하며, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체 그레인의 평균 입경은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상이며, 상기 상부 및 하부 영역의 두께는 상기 세라믹 본체의 두께 방향으로 상기 용량 형성부 전체 두께 대비 1 내지 20%를 만족하는 적층 세라믹 전자부품을 제공한다.
상기 세라믹 본체의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.22 mm 이하를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.35 mm 이하를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.55 mm 이하를 만족할 수 있다.
상기 제1 및 제2 내부전극의 평균 두께는 0.6 μm 이하일 수 있다.
상기 유전체층의 평균 두께는 0.6 μm 이하일 수 있다.
상기 제1 또는 제2 내부전극의 연결성은 95% 이상일 수 있다.
본 발명에 따르면 정전용량의 대용량화를 구현하면서 내부 전극층의 연결성을 향상시킴으로써, 가속 수명 연장 및 내전압 특성과 신뢰성이 우수한 대용량 적층 세라믹 전자부품의 구현이 가능하다.
또한, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 용량 형성부의 중앙부 유전체층과 상부 및 하부 유전체층의 그레인 입경 및 층당 입자수를 조절하여 어쿠스틱 노이즈 감소의 효과가 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 도 2의 Sa 영역의 확대도이다.
도 4는 도 2의 Sb 영역의 확대도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 도 2의 Sa 영역의 확대도이다.
도 4는 도 2의 Sb 영역의 확대도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부(S) 및 상기 용량 형성부(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부(c, c')를 포함하며, 상기 용량 형성부(S)를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 유전체 그레인의 평균 입경(Da)은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역(b, b')의 유전체 그레인의 평균 입경(Db)은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상일 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
상기 세라믹 본체(10)는 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
한편, 본 실시 형태의 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.
상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
정전 용량 형성을 위해 제1 및 제2 외부전극(31, 32)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(1)의 평균 두께는 0.6 μm 이하일 수 있다.
본 발명의 일 실시형태에서, 상기 유전체층(1)의 두께는 내부 전극층(21, 22) 사이에 배치되는 유전체층(1)의 평균 두께를 의미할 수 있다.
상기 유전체층(1)의 평균 두께는 도 2와 같이 세라믹 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10)는 정전 용량 형성에 기여하는 용량 형성부(S) 및 상기 용량 형성부(S)의 상하면 중 적어도 일면에 제공되는 용량 비형성부(c, c')를 포함할 수 있다.
상기 용량 형성부(S)를 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역(a)의 유전체 그레인의 평균 입경(Da)은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역(b, b')의 유전체 그레인의 평균 입경(Db)은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상으로 조절함으로써, 내부전극의 연결성을 높여 내전압 특성과 신뢰성이 우수한 적층 세라믹 전자부품을 구현할 수 있다.
즉, 상기 유전체층(1)의 평균 두께가 0.6 μm 이하인 경우에는 상기 제1 및 제2 내부전극(21, 22)의 연결성이 저하될 수 있으나, 본 발명의 일 실시형태에 따르면 상기 용량 형성부(S)를 상기 세라믹 본체(10)의 두께 방향으로 3개 영역으로 구분하여, 각 영역의 유전체 그레인의 평균 입경과 층당 유전체 그레인의 수를 조절함으로써, 내부전극의 연결성을 높일 수 있다.
또한, 상기와 같이 용량 형성부(S) 내의 중앙부 영역(a)과 상부 및 하부 영역(b, b')의 유전체 그레인의 평균 입경 및 층당 유전체 그레인의 수를 조절함으로써, 적층 세라믹 전자부품의 전체 두께를 감소시킬 수 있어 신뢰성이 우수한 전자부품을 구현할 수 있으며, 또한 어쿠스틱 노이즈(Acoustic Noise)를 감소시킬 수 있다.
한편, 상기 유전체층(1)의 평균 두께가 0.6 μm를 초과하는 경우에는 유전체층의 평균 두께가 두꺼워서 상기와 같은 절연특성 및 신뢰성에 문제가 없을 수 있다.
일반적으로, 적층 세라믹 커패시터 제작시 세라믹 본체의 소성 과정에서 세라믹 본체의 각 영역별 소성 정도 및 소성 속도에 있어서 차이가 생길 수 있다.
상기와 같은 소성의 차이로 인하여 소성 후 세라믹 본체 내의 내부전극의 연결성은 상기 세라믹 본체의 두께 방향으로 차이가 생길 수 있으며, 고용량 적층 세라믹 커패시터의 경우에는 내부전극 및 유전체층의 박막화로 인해 더욱 두드러지는 문제가 있었다.
따라서, 고용량 적층 세라믹 커패시터의 절연특성 및 신뢰성을 향상시킴과 동시에 어쿠스틱 노이즈(Acoustic Noise)를 감소시키기 위해서, 본 발명의 일 실시형태에 따르면 세라믹 본체의 용량 형성부에 있어서 각 영역별로 유전체 그레인의 평균 입경과 층당 입자수를 다르게 조절할 수 있다.
즉, 상기 용량 형성부(S)의 중앙부 영역(a)의 유전체 그레인의 평균 입경(Da)은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역(b, b')의 유전체 그레인의 평균 입경(Db)은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상인 특징을 가질 수 있다.
상기 용량 형성부(S)의 중앙부 영역(a)의 유전체 그레인의 평균 입경(Da)이 150nm를 초과하거나, 층당 유전체 그레인의 수가 4개 미만의 경우에는 내부전극 간 쇼트 불량 발생률이 높아질 수 있으며, 신뢰성이 저하되는 문제가 있을 수 있으며, 어쿠스틱 노이즈(Acoustic Noise)가 증가되는 문제가 있을 수 있다.
상기 용량 형성부(S)의 상부 및 하부 영역(b, b')의 유전체 그레인의 평균 입경(Db)이 200 nm를 초과하거나, 층당 유전체 그레인의 수가 3개 미만의 경우에는 내부전극 연결성이 낮아지고 이로 인한 신뢰성 저하의 문제가 있을 수 있다.
한편, 본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10)의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우의 상기 세라믹 본체(10)의 두께는 0.22 mm 이하를 만족할 수 있다.
또한, 상기 세라믹 본체(10)의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우의 상기 세라믹 본체(10)의 두께는 0.35 mm 이하를 만족할 수 있다.
또한, 상기 세라믹 본체(10)의 가로 및 세로 길이가 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우의 상기 세라믹 본체(10)의 두께는 0.55 mm 이하를 만족할 수 있다.
즉, 일반적으로 세라믹 본체의 사이즈 규격별로 두께를 일정 범위 이하로 제작할 경우, 절연 특성 및 신뢰성에 문제가 있을 수 있고, 더욱이 어쿠스틱 노이즈(Acoustic Noise)가 증가되는 문제가 있을 수 있다.
그러나, 본 발명의 일 실시형태에 따르면 용량 형성부(S) 내의 중앙부 영역(a)과 상부 및 하부 영역(b, b')의 유전체 그레인의 평균 입경 및 층당 유전체 그레인의 수를 조절함으로써, 세라믹 본체(10)의 사이즈 규격별로 두께를 일정 범위 이하로 제작하더라도 절연 특성 및 신뢰성이 우수하고, 어쿠스틱 노이즈(Acoustic Noise)가 감소되는 효과를 얻을 수 있다.
상기 세라믹 본체(10)의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우에 상기 세라믹 본체(10)의 두께가 0.22 mm를 초과할 때에는 두께가 충분히 두꺼워서 절연 특성, 신뢰성 및 어쿠스틱 노이즈(Acoustic Noise)가 문제되지 않을 수 있다.
마찬가지로, 상기 세라믹 본체(10)의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우 및 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우에도 상기 세라믹 본체(10)의 두께가 각각 0.35 mm 및 0.55 mm를 초과할 때에는 절연 특성, 신뢰성 및 어쿠스틱 노이즈(Acoustic Noise)가 문제되지 않을 수 있다.
상기 상부(b, c) 및 하부(b', c') 영역의 두께는 특별히 제한되지 않으며, 예를 들어 상기 세라믹 본체의 두께 방향으로 상기 용량 형성부 전체 두께 대비 1 내지 20%를 만족할 수 있다.
상기 상부 및 하부 영역의 두께를 상기 용량 형성부 전체 두께 대비 1 내지 20%를 만족하도록 함으로써, 내부전극의 연결성을 높여 내전압 특성과 신뢰성이 우수한 적층 세라믹 전자부품을 구현할 수 있다.
상기 상부 및 하부 영역의 두께가 상기 용량 형성부 전체 두께 대비 1% 미만의 경우에는 상기 용량 형성부의 유전체 그레인의 평균 입경과 층당 유전체 그레인의 수가 일정하므로, 내부전극의 연결성을 높일 수 없어 내전압 특성 및 신뢰성 향상의 효과가 없을 수 있다.
상기 상부 및 하부 영역의 두께가 상기 용량 형성부 전체 두께 대비 20%를 초과하는 경우에는 유전체 그레인의 평균 입경이 큰 영역이 증가하므로, 절연 특성 저하에 따른 신뢰성에 문제가 있을 수 있다.
상기 제1 및 제2 내부전극(21, 22)의 소성후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 0.6 μm 이하일 수 있다.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품에 있어서 상기 제1 또는 제2 내부전극(21, 22)의 연결성은 95% 이상일 수 있다.
상기 내부전극의 연결성이란, 상기 제1 또는 제2 내부전극(21, 22)의 전체 전극 길이 대비 실제 전극이 형성된 부분의 길이로 정의될 수 있다.
예를 들어, 상기 내부전극의 연결성은 도 2와 같이 적층 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 이미지를 스캔하여 측정할 수 있다.
구체적으로, 도 2와 같이 적층 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부전극층에 대해서, 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하여 구할 수 있다.
상기 내부전극층의 연결성 측정은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부(S)에서 측정될 수 있다.
또한, 이러한 내부전극층의 연결성 측정을 상기 길이 및 두께 방향(L-T) 단면의 중앙부의 10개 이상의 내부전극층으로 확장하여 평균값을 측정하면, 내부전극층의 연결성을 더욱 일반화할 수 있다.
또한, 이는 내부 전극의 도포 비율을 의미하는 것으로서, 상기 임의의 한 지점에서의 내부 전극의 전체 면적 대비 실제 내부 전극이 형성된 면적의 비율로도 정의할 수 있다.
내부전극 층(21, 22)의 연결성을 95% 이상 구현하기 위한 방법으로는 내부전극을 형성하는 도전성 페이스트에서 메탈 파우더의 입자 크기를 변화시키거나 첨가하는 유기물과 세라믹의 양을 조절하는 방법 등이 있다.
그리고, 소성 공정에서 승온 속도와 소성 분위기를 조절하여 전극 연결성을 제어하는 것이 가능하다.
본 발명의 일 실시형태에 따르면, 상기 내부전극 층의 연결성을 구현하기 위하여, 상기 용량 형성부의 중앙부와 상부 및 하부의 유전체 그레인의 평균 입경 및 층당 유전체 그레인의 수를 차이가 나도록 조절하는 방법을 사용할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부전극(21, 22)의 연결성을 95% 이상 구현함으로써, 정전 용량이 증가하고 신뢰성이 우수한 고용량 적층 세라믹 캐패시터의 제조가 가능하다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부 및 상기 용량 형성부의 상하면 중 적어도 일면에 제공되는 용량 비형성부를 포함하며, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체 그레인의 평균 입경은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상이며, 상기 상부 및 하부 영역의 두께는 상기 세라믹 본체의 두께 방향으로 상기 용량 형성부 전체 두께 대비 1 내지 20%를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.22 mm 이하를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.35 mm 이하를 만족할 수 있다.
상기 세라믹 본체의 가로 및 세로 길이가 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.55 mm 이하를 만족할 수 있다.
상기 제1 및 제2 내부전극의 평균 두께는 0.6 μm 이하일 수 있다.
상기 유전체층의 평균 두께는 0.6 μm 이하일 수 있다.
상기 제1 또는 제2 내부전극의 연결성은 95% 이상일 수 있다.
상기의 다른 실시형태에 따른 적층 세라믹 전자부품에 대해서는 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일한 부분은 설명을 생략하도록 한다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예는 0.6 μm 이하의 평균 두께를 갖는 유전체층(1)을 적용한 적층 세라믹 캐패시터에 대해, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나누고, 각 영역별 유전체 그레인의 평균 입경과 층당 유전체 그레인의 수에 따른 신뢰성 향상 여부를 시험하기 위해 수행되었다.
본 실시예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층(1)을 형성하게 된다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 400 내지 500층 적층하여 적층체를 만들었다.
이후 압착, 절단하여 두께가 0.22 mm인 0603(가로×세로) 규격의 칩, 두께가 0.35mm인 1005(가로×세로) 규격의 칩 및 두께가 0.55 mm인 1608(가로×세로) 규격의 칩을 각각 만들며, 상기 칩들을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극 형성 및 도금 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.
상기 적층 세라믹 커패시터의 시료들은 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때 중앙부의 유전체 그레인의 평균 입경은 150 nm이고, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm로 제작되었다.
또한, 상부 및 하부 영역의 유전체층의 층당 유전체 그레인의 수를 3개로 제작한 상태에서 중앙부 영역의 유전체층의 층당 유전체 그레인의 수를 변화시키며 제작하였다.
제작된 적층 세라믹 커패시터의 단면을 관찰한 결과 내부전극의 평균 두께는 0.6 μm 수준이고, 유전체층의 평균 두께는 0.6 μm로 구현되었다.
비교예는 용량 형성부의 중앙부 유전체층의 층당 유전체 그레인의 수를 본 발명의 수치범위와 다르게 제작한 것을 제외하고는 상기 실시예에 의한 방법과 동일하게 제작하였다.
또한, 내부전극의 연결성은 세라믹 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면에 대하여, 용량 형성부에서 연결성을 측정하였다. 상기 내부전극의 연결성 측정을 위하여 상기 내부전극 10개를 임의 추출하여 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지로부터 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하였다.
아래의 표 1은 용량 형성부의 중앙부 및 상하부의 층당 유전체 그레인의 수에 따른 내부전극의 연결성, 쇼트 불량률, 고온 가속 수명 고장률 및 어쿠스틱 노이즈(Acoustic Noise)를 비교한 표이다.
중앙부의 층당 유전체 그레인의 수 상하부의 층당 유전체 그레인의 수 전극
연결성		 쇼트
불량률(%)		 고온 가속 수명 고장률(Fit) 어쿠스틱 노이즈
(Acoustic Noise)
실시예1 4 3 98 2 10 23dB
비교예1 3 3 94 10 24 25dB
비교예2 2 3 90 15 33 28dB
상기 [표 1]을 참조하면, 비교예 1 및 2는 용량 형성부의 중앙부의 층당 유전체 그레인의 수가 본 발명의 수치범위를 벗어나는 것으로서, 내부전극의 연결성이 95% 미만이고, 쇼트 불량률, 고온 가속 수명 고장률 및 어쿠스틱 노이즈(Acoustic Noise)도 높아 문제가 있음을 알 수 있다.
반면, 실시예 1은 본 발명의 수치범위를 만족하는 경우로서, 내부전극의 연결성이 98%이고, 쇼트 불량률, 고온 가속 수명 고장률 및 어쿠스틱 노이즈(Acoustic Noise)도 모두 낮아 우수한 효과가 있음을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 유전체 층 10: 세라믹 본체
21, 22: 제1 및 제2 내부전극
31, 32: 외부 전극
S: 용량 형성부
a: 용량 형성부의 중앙부 영역
b, b': 용량 형성부의 상부 및 하부 영역
c, c': 용량 비형성부
Da : 중앙부 영역의 유전체 그레인의 평균 입경
Db : 상부 및 하부 영역의 유전체 그레인의 평균 입경
td : 유전체층의 평균 두께

Claims (13)

  1. 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며,
    상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부 및 상기 용량 형성부의 상하면 중 적어도 일면에 제공되는 용량 비형성부를 포함하며, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체 그레인의 평균 입경은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상인 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 세라믹 본체의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.22 mm 이하를 만족하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 세라믹 본체의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.35 mm 이하를 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 세라믹 본체의 가로 및 세로 길이가 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.55 mm 이하를 만족하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 평균 두께는 0.6 μm 이하인 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제1 또는 제2 내부전극의 연결성은 95% 이상인 적층 세라믹 전자부품.
  7. 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며,
    상기 세라믹 본체는 정전 용량 형성에 기여하는 용량 형성부 및 상기 용량 형성부의 상하면 중 적어도 일면에 제공되는 용량 비형성부를 포함하며, 상기 용량 형성부를 상기 세라믹 본체의 두께 방향으로 3개 영역으로 나눌 때, 상기 3개 영역 중 중앙부 영역의 유전체 그레인의 평균 입경은 150nm 이하이고, 층당 유전체 그레인의 수는 4개 이상이며, 상부 및 하부 영역의 유전체 그레인의 평균 입경은 200 nm 이하이고, 층당 유전체 그레인의 수는 3개 이상이며, 상기 상부 및 하부 영역의 두께는 상기 세라믹 본체의 두께 방향으로 상기 용량 형성부 전체 두께 대비 1 내지 20%를 만족하는 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 세라믹 본체의 가로 및 세로 길이가 0.6 ± 0.1 mm 및 0.3 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.22 mm 이하를 만족하는 적층 세라믹 전자부품.
  9. 제7항에 있어서,
    상기 세라믹 본체의 가로 및 세로 길이가 1.0 ± 0.1 mm 및 0.5 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.35 mm 이하를 만족하는 적층 세라믹 전자부품.
  10. 제7항에 있어서,
    상기 세라믹 본체의 가로 및 세로 길이가 1.6 ± 0.1 mm 및 0.8 ± 0.1 mm인 경우의 상기 세라믹 본체의 두께는 0.55 mm 이하를 만족하는 적층 세라믹 전자부품.
  11. 제7항에 있어서,
    상기 제1 및 제2 내부전극의 평균 두께는 0.6 μm 이하인 적층 세라믹 전자부품.
  12. 제7항에 있어서,
    상기 유전체층의 평균 두께는 0.6 μm 이하인 적층 세라믹 전자부품.
  13. 제7항에 있어서,
    상기 제1 또는 제2 내부전극의 연결성은 95% 이상인 적층 세라믹 전자부품.
KR1020120125024A 2012-11-06 2012-11-06 적층 세라믹 전자부품 및 이의 제조방법 KR101376824B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120125024A KR101376824B1 (ko) 2012-11-06 2012-11-06 적층 세라믹 전자부품 및 이의 제조방법
JP2013002556A JP5532460B2 (ja) 2012-11-06 2013-01-10 積層セラミック電子部品
US13/747,045 US9129750B2 (en) 2012-11-06 2013-01-22 Multilayered ceramic electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125024A KR101376824B1 (ko) 2012-11-06 2012-11-06 적층 세라믹 전자부품 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101376824B1 true KR101376824B1 (ko) 2014-03-20

Family

ID=50622131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125024A KR101376824B1 (ko) 2012-11-06 2012-11-06 적층 세라믹 전자부품 및 이의 제조방법

Country Status (3)

Country Link
US (1) US9129750B2 (ko)
JP (1) JP5532460B2 (ko)
KR (1) KR101376824B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品
KR20220060347A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316176A (ja) 2000-04-28 2001-11-13 Murata Mfg Co Ltd 誘電体セラミック、積層セラミックコンデンサ、および誘電体セラミックの製造方法
JP2011124530A (ja) 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424742B2 (ja) 1998-11-11 2003-07-07 株式会社村田製作所 正の抵抗温度特性を有する積層型半導体セラミック電子部品
JP3767543B2 (ja) * 2002-11-19 2006-04-19 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP3908715B2 (ja) 2003-10-24 2007-04-25 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP3908723B2 (ja) * 2003-11-28 2007-04-25 Ｔｄｋ株式会社 誘電体磁器組成物の製造方法
JP4073416B2 (ja) * 2004-03-31 2008-04-09 Ｔｄｋ株式会社 積層セラミックコンデンサ
US7365958B2 (en) * 2004-10-27 2008-04-29 Kyocera Corporation Dielectric ceramics, multilayer ceramic capacitor and method for manufacturing the same
JP4438659B2 (ja) * 2005-03-24 2010-03-24 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP2007173480A (ja) * 2005-12-21 2007-07-05 Tdk Corp 積層型電子部品およびその製造方法
JP2008227183A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd プリント基板ユニットおよびプリント配線板
JP5164463B2 (ja) * 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
WO2010146967A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2011024582A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
JP2011195444A (ja) * 2011-05-18 2011-10-06 Showa Denko Kk ペロブスカイト型チタン含有複合酸化物膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316176A (ja) 2000-04-28 2001-11-13 Murata Mfg Co Ltd 誘電体セラミック、積層セラミックコンデンサ、および誘電体セラミックの製造方法
JP2011124530A (ja) 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ

Also Published As

Publication number Publication date
JP5532460B2 (ja) 2014-06-25
US20140126104A1 (en) 2014-05-08
JP2014093515A (ja) 2014-05-19
US9129750B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101872520B1 (ko) 적층 세라믹 전자부품
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
US9165712B2 (en) Multilayer ceramic electronic component and fabrication method thereof
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101580349B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR101548798B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140033750A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101912266B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140121727A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101882998B1 (ko) 적층 세라믹 전자부품
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20140020473A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140003001A (ko) 적층 세라믹 전자부품
KR20130012716A (ko) 적층 세라믹 전자부품
KR101376824B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20220052164A (ko) 적층형 전자 부품
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR101883111B1 (ko) 적층 세라믹 전자부품
KR20170088794A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101462753B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7