CN111833738A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板及显示装置。该阵列基板具有第一区域、第二区域及过渡区域，第二区域至少部分环绕第一区域设置，过渡区域位于第一区域与第二区域之间，第一区域具有在第一方向上通过中间区域间隔设置的两个以上的透光区，透光区的透光率大于第二区域的透光率，该阵列基板包括第一像素电路、第二像素电路及第一至第三组信号线，第一组信号线中的任意两条第一信号线之间相互电连接。根据本发明实施例，能够提高显示均一性。

Description

阵列基板、显示面板及显示装置

技术领域

本发明涉及显示领域，具体涉及一种阵列基板、显示面板及显示装置。

背景技术

随着电子设备的快速发展，用户对显示屏的需求越来越个性化。例如，在诸如手机和平板电脑等电子设备上，用户希望在显示面板的一侧集成多个前置感光组件，以满足更高的前置拍摄需求。

在一些实施例中，可以在上述电子设备上设置多个开槽(Notch)或开孔，外界光线可通过屏幕上的开槽或开孔进入位于屏幕下方的感光组件。在另一些实施例中，也可以在上述电子设备上设置多个透光区域，将感光组件对应设置在透光区域背面，在保证感光组件正常工作的情况下，实现电子设备的全面屏显示。

由于多个开槽或开孔区，或者多个透光区域的存在，导致这些区域对应的行方向或者列方向上的信号线的负载与显示屏的其它区域的信号线负载不一致，影响了显示屏不同区域显示的均一性。

发明内容

本发明实施例提供一种阵列基板、显示面板及显示装置，旨在提高各区域的信号线负载的一致性，进而能够提高显示均一性。

第一方面，本发明实施例提供一种阵列基板，具有第一区域、第二区域及过渡区域，第二区域至少部分环绕第一区域设置，过渡区域位于第一区域与第二区域之间，第一区域具有在第一方向上通过中间区域间隔设置的两个以上的透光区，透光区的透光率大于第二区域的透光率，该阵列基板包括：

第一像素电路，多个第一像素电路设置于过渡区域及中间区域；

第二像素电路，多个第二像素电路设置于第二区域；

至少一组第一组信号线，设置于中间区域，第一组信号线中的各第一信号线沿第一方向延伸且与第一像素电路电连接；

第二组信号线，位于第一区域在第一方向上的至少一侧，第二组信号线中的各第二信号线沿第一方向延伸且与第二像素电路电连接，且部分第二信号线延伸至过渡区域，与过渡区域中的第一像素电路电连接；

第三组信号线，设置于第二区域，且位于第一区域在第二方向上的至少一侧，第三组信号线中的各第三信号线沿第一方向延伸且与第二像素电路电连接；

其中，第一组信号线中的任意两条第一信号线之间相互电连接。

在第一方面一种可能的实施方式中，阵列基板还包括信号总线，信号总线位于阵列基板在第一方向上的边缘，且沿与第一方向相交的第二方向延伸，第一信号线、第二信号线及第三信号线均与信号总线电连接；

优选的，阵列基板还包括第一连接线，第一组信号线中的第一信号线通过第一连接线与信号总线电连接。

在第一方面一种可能的实施方式中，第一组信号线中，任意相邻两条第一信号线相互串联。

在第一方面一种可能的实施方式中，第一组信号线中，至少相邻两条第一信号线相互并联，且并联后的第一信号线与其相邻的第一信号线串联。

在第一方面一种可能的实施方式中，第一组信号线中，各第一信号线相互并联；

优选的，各第一信号线通过一条沿第二方向延伸的第二连接线并联；

优选的，第二连接线过中间区域的中心点。

在第一方面一种可能的实施方式中，多条第二信号线中的一条第二信号线复用为第一连接线。

在第一方面一种可能的实施方式中，在第二方向上，阵列基板包括相对的上边缘和下边缘，第一区域靠近阵列基板的上边缘设置，多条第二信号线中最靠近上边缘的一条第二信号线复用为第一连接线。

在第一方面一种可能的实施方式中，信号总线包括第一信号总线和第二信号总线，第一信号总线和第二信号总线分别位于阵列基板在第一方向上的一个边缘；

第一区域其中一侧的各第二信号线与第一信号总线电连接，第一区域另一侧的第二信号线与第二信号总线电连接；

各第三信号线的一端与第一信号总线电连接，另一端与第二信号总线电连接；

第一连接线同时与第一信号总线及第二信号总线电连接。

第二方面，本发明实施例提供一种显示面板，其包括如第一方面的任一实施方式的阵列基板。

第三方面，本发明实施例提供一种显示装置，其包括如第二方面的任一实施方式的显示面板。

根据本发明实施例提供的阵列基板、显示面板及显示装置，透光区的透光率大于第二区域的透光率，透光区可以是开槽区或开孔区，可以将感光组件集成在槽或孔内。或者，可以在透光区的背面集成感光组件，实现例如摄像头的感光组件的屏下集成，同时透光区能够显示画面，提高显示屏的显示面积，实现全面屏设计。

本发明实施例提供的阵列基板具有第一区域、第二区域及过渡区域，第一区域包括在第一方向上通过中间区域间隔设置的两个以上的透光区，透光区能够显示画面，将透光区对应的第一像素电路设置在中间区域及过渡区域，能够提高透光区的透光率。

阵列基板包括第一组信号线、第二组信号线及第三组信号线，第二组信号线设置在第二区域且位于第一区域在第一方向上的至少一侧，第二组信号线中的各第二信号线沿第一方向延伸且与第二像素电路电连接，且部分第二信号线延伸至过渡区域，与过渡区域中的第一像素电路电连接。第三组信号线设置在第二区域且位于第一区域在第二方向上的至少一侧，第三组信号线中的各第三信号线沿第一方向延伸且与第二像素电路电连接。中间区域包括至少一组第一组信号线，第一组信号线中的各第一信号线沿第一方向延伸且与第一像素电路电连接，第一组信号线中的任意两条第一信号线之间相互电连接。

阵列基板的数据线延第二方向延伸，与沿第一方向延伸的第一信号线、第二信号线及第三信号线相互绝缘交叉，且数据线的信号是实时变化的，第一至第三信号线与数据线之间形成小电容，第一至第三信号线向阵列基板的像素电路传输信号时，会对与数据线形成的小电容进行充放电，即第一至第三信号线上的负载包括各个小电容。中间区域第一组信号线中的任意两条第一信号线之间相互电连接，相当于将第一信号线与数据线形成的多个小电容串联在一起，从而增加第一信号线上的负载，使得第一信号线上的负载尽量与第二区域中的第二信号线和第三信号线中的至少一者的负载保持一致，进而提高阵列基板的不同区域内的信号线负载的一致性，以提高显示均一性。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出根据本发明一种实施例的阵列基板的俯视示意图；

图2示出根据本发明一种实施例的像素电路的结构示意图；

图3示出根据本发明又一种实施例的阵列基板的俯视示意图；

图4示出根据本发明又一种实施例的阵列基板的俯视示意图；

图5示出根据本发明又一种实施例的阵列基板的俯视示意图；

图6示出根据本发明又一种实施例的阵列基板的俯视示意图；

图7示出根据本发明一种实施例的显示面板的俯视示意图；

图8示出根据本发明一种实施例的显示装置的俯视示意图；

图9示出一种示例提供的图8中A-A向的剖面图。

附图标记说明：

100-阵列基板；

A1-第一区域；A11-透光区；A12-中间区域；TA-过渡区域；A2-第二区域；NA-非显示区；

11-第一像素电路；12-第二像素电路；

20-信号总线；21-第一信号总线；22-第二信号总线；

30-第一组信号线；31-第一信号线；40-第二组信号线；41-第二信号线；50-第三组信号线；51-第三信号线；60-数据线；

71-第一连接线；72-第二连接线；

200-显示面板；300-感光组件；1000-显示装置。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

在一些实施例中，如图1所示，本发明实施例提供的阵列基板100具有第一区域A1、第二区域A2及过渡区域TA。第二区域A2至少部分环绕第一区域A1设置，过渡区域TA位于第一区域A1与第二区域A2之间，第一区域A1具有在第一方向X上通过中间区域A12间隔设置的两个以上的透光区A11，即第一区域A1包括至少两个透光区A11及一个中间区域A12。透光区A11的透光率大于第二区域A2的透光率。

为了提高屏占比，实现全面屏设计，第一区域A1、第二区域A2及过渡区域TA均为显示区。可以理解的是，第一区域A1中的透光区A11也可以为非显示区，中间区域A12为显示区，即透光区A11设置为开槽区或开孔区。示例性的，透光区A11的形状可以是矩形、圆形、椭圆形等，本发明对此不作限定。

本文中，透光区A11的透光率可以大于等于15％。为确保透光区A11的透光率大于15％，甚至大于40％，甚至具有更高的透光率，本实施例中阵列基板100的部分功能膜层的透光率可以大于80％，甚至至少部分功能膜层的透光率可以大于90％。

透光区A11的透光率大于第二区域A2的透光率，使得阵列100在透光区A11的背面可以集成感光组件，实现例如摄像头的感光组件的屏下集成，同时透光区A11能够显示画面，提高阵列基板100的显示面积，实现显示装置的全面屏设计。

透光区A11的数量可以为两个或者更多个。多个透光区A11可以沿第一方向X排布，也可以阵列排布。例如，三个透光区A11的中心点连线构成三角形，或者四个透光区A11的中心点连线构成矩形。本发明对透光区A11的数量及分布形式不作限定。

请继续参考图1，阵列基板100可以包括第一像素电路11、第二像素电路12、第一组信号线30、第二组信号线40及第三组信号线50。

多个第一像素电路11设置在中间区域A12及过渡区域TA，用于驱动设置在中间区域A12及过渡区域TA中的子像素发光显示。多个第二像素电路12设置在第二区域A2，用于驱动设置在第二区域A2中的子像素发光显示。

第二组信号线40设置在第二区域A2，且位于第一区域A1在第一方向X上的至少一侧。示例性的，如图1所示，在第一方向X上，第一区域A1大约位于阵列基板100中间位置处，进而在第一方向X上，过渡区域TA的两侧均设置有第二区域A2，第二组信号线40位于第一区域A1在第一方向X上两侧。或者，如图3所示，在第一方向X上，第一区域A1靠近阵列基板100的右边缘，进而在第一方向X上，过渡区域TA的右侧无第二区域A2，第二组信号线40位于第一区域A1在第一方向X上左侧。可以根据实际情况设置第一区域A1的具***置，本发明对此不作限定。

第二组信号线40包括多条第二信号线41，第二信号线41沿第一方向X延伸且与第二像素电路12电连接。多条第二信号线41在第二方向Y上相互间隔。第一区域A1的面积相对于第二区域A2的面积是比较小的，且为了提高透光区A11的透光率，透光区A11的像素密度可以设置为小于第二区域A2的像素密度。另外，为了避免各区域之间具有明显的显示差异，过渡区域TA的像素密度可以设置大于或者等于透光区A11的像素密度，且小于第二区域A2的像素密度。因此，位于过渡区域TA及中间区域A12内的第一像素电路的数量比较少的。通常位于过渡区域TA内的第一像素电路11的行数会小于第二信号线41的条数。因此，可以使部分第二信号线41延伸至过渡区域TA。

示例性的，如图1所示，第二信号线41的条数是过渡区域TA内的第一像素电路11的行数的两倍，可以使第奇数条第二信号线41延伸至过渡区域TA，与过渡区域TA内的第一像素电路11电连接，第偶数条第二信号线41仅与第二区域A2的第二像素电路12电连接。与第二信号线41电连接的第一像素电路11的数量是比较少的，因此，第奇数条第二信号线41与第偶数条第二信号线41的负载差异可以忽略不计。并且，利用部分第二信号线41直接延伸至过渡区域TA，与过渡区域TA内的第一像素电路11电连接，可以不用额外设置信号线以给过渡区域TA内的第一像素电路11提供信号，从而可以减少阵列基板总体信号线的数量以及复杂度。

第三组信号线50设置在第二区域A2，且位于第一区域A1在第二方向Y上的至少一侧。示例性的，如图1所示，在第二方向Y上，第一区域A1靠近阵列基板100的上边缘，进而在第二方向Y上，第一区域A1的上侧无第二区域A2，第三组信号线50位于第一区域A1在第二方向Y上的下侧。在第二方向Y上，第一区域A1可以大约位于阵列基板100中间位置处，进而在第二方向Y上，过渡区域TA的两侧均设置有第二区域A2，第三组信号线50位于第一区域A1在第二方向Y上的两侧。可以根据实际情况设置第一区域A1的具***置，本发明对此不作限定。

第三组信号线50包括多条第三信号线51，第三信号线51沿第一方向X延伸且与第二像素电路12电连接。多条第三信号线51在第二方向Y上相互间隔。

中间区域A12可以包括至少一组第一组信号线30。第一组信号线30中的各第一信号线31沿第一方向X延伸且与第一像素电路11电连接。其中，第一组信号线30中的任意两条第一信号线31之间相互电连接。

本申请的附图中均仅示出中间区域A12包括一组第一组信号线30，中间区域A12包括多组第一组信号线30时，各组第一组信号线30中的第一信号线31的连接方式可以相同。

阵列基板100还包括数据线60，多条数据线60延第二方向Y延伸且在第一方向X上间隔排布。数据线60与第二像素电路12电连接，且部分数据线60也与第一像素电路11电连接。

为了更好的理解第一组信号线30中第一信号线31的连接方式所起的作用，下面对本发明实施例的像素电路、第一信号线31进行介绍。本申请中，第二像素电路12及第一像素电路11的电路结构可以相同，或者，第一像素电路11的电路结构比第二像素电路12的电路结构简单，示例性的，第一像素电路11包含的薄膜晶体管的数量可以小于第二像素电路12包含的薄膜晶体管的数量。

在一些实施例中，像素电路的电路结构可以是3T1C电路、6T1C电路、6T2C电路、7T1C电路、7T2C电路、或9T1C电路中的任一种。本文中，“3T1C电路”指像素电路中包括3个薄膜晶体管(T)和1个电容(C)的像素电路，其它“7T1C电路”、“7T2C电路”、“9T1C电路”等依次类推。本文以第二像素电路12及第一像素电路11为7T1C电路为例进行介绍。

如图2所示，像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容器Cst及有机发光二极管OLED。晶体管T1至T7分别具有一个控制端、一个第一端及一个第二端。有机发光二极管OLED可以是对应各区域设置的子像素。

第二晶体管T2的第一端与数据信号(Vdata)输入端电连接，第二晶体管T2的控制端与第二扫描信号(Scan2)输入端电连接，第二晶体管T2的第二端与第一晶体管T1的第一端及第五晶体管T5的第二端电连接。

第一晶体管T1为驱动晶体管，第一晶体管T1的第一端与第二晶体管T2的第二端及第五晶体管T5的第二端电连接，第一晶体管T1的第二端与第六晶体管T6的第一端电连接，第一晶体管T1的控制端与第三晶体管T3的第一端、第四晶体管T4的第一端及电容器Cst的第二极电连接。

第三晶体管T3的第一端与第四晶体管T4的第一端、第一晶体管T1的控制端及电容器Cst的第二极电连接，第三晶体管T3的控制端与第二扫描信号(Scan2)输入端电连接，第三晶体管T3的第二端与第一晶体管T1的第二端及第六晶体管T6的第一端电连接。

第四晶体管T4的第一端与第三晶体管T3的第一端、第一晶体管T1的控制端及电容器Cst的第二极电连接，第四晶体管T4的控制端与第一扫描信号(Scan1)输入端电连接，第四晶体管T4的第二端与参考信号(Vref)输入端电连接。

第五晶体管T5的第一端与第一电源信号(ELVDD)输入端及电容器Cst的第一极电连接，第五晶体管T5的控制端与发光控制信号(EM)输入端电连接，第五晶体管T5的第二端与第一晶体管T1的第一端及第二晶体管T2的第二端电连接。

第六晶体管T6的第一端与第一晶体管T1的第二端及第三晶体管T3的第二端电连接，第六晶体管T6的控制端与发光控制信号(EM)输入端电连接，第六晶体管T6的第二端与第七晶体管T7的第二端及有机发光二极管OLED的阳极电连接。

第七晶体管T7的第一端与参考信号(Vref)输入端及第四晶体管T4的第二端电连接，第七晶体管T7的控制端与第三扫描信号(Scan1)输入端电连接，第七晶体管T7的第二端与有机发光二极管OLED的阳极及第六晶体管T6的第二端电连接。

有机发光二极管OLED的阴极与第二电源信号(ELVSS)输入端电连接。

在本申请中，第一信号线31、第二信号线41及第三信号线51可以均为参考电压信号线(Vref line)。可以通过参考电压信号线向各像素电路提供参考电压信号，以对像素电路中的驱动晶体管的栅极、存储电容进行初始化，以更好的将发光信号写入驱动晶体管。若不同参考电压信号线上的负载不一致，则与不同参考电压信号线电连接的像素电路的初始化程度则不同，进而发光信号写入驱动晶体管的程度则不一致，导致不同区域的显示亮度存在差异。

在本文中，以第一信号线51、第二信号线31及第三信号线41均为参考电压信号线为例进行说明。

在一些实施例中，各信号线上的负载可以根据其电连接的像素电路的数量确定，具体的，可以根据像素电路中电容器Cst的电容值确定信号线上的负载。如上文所述，第奇数条和第偶数条的第二信号线41的负载差异可以忽略。例如，第二信号线41电连接了10个像素电路，10个像素电路中各像素电路同时与数据线电连接，第二信号线41延第一方向X延伸，数据线延第二方向Y延伸，两者绝缘交叉，且数据线上的信号是变化的，即第二信号线41与数据线之间会形成小电容C1，第二信号线41向其电连接的像素电路传输信号时，第二信号线41会对各个小电容C1进行充放电。因此，该第二信号线41总的负载值可以等效为10个电容器Cst的电容值之和加上10个小电容C1的电容值之和。以电容器Cst的电容值为小电容C1的电容值的10倍为例，该第二信号线41总的负载值为11个电容器Cst的电容值之和。

以每条第一信号线31电连接了5个第一像素电路11为例，第一组信号线30中的任意两条第一信号线31均存在电连接关系。申请人发现，只要多条第三数据线31之间相互之间存在电连接关系，该多条第一信号线31与数据线60形成的小电容C1即为串联关系。因此，对于任意一条第一信号线31，其负载不仅包括5个电容器Cst的电容值之和加上5个小电容C1的电容值之和，还包括第一组信号线30中其它第一信号线31与数据线60形成的小电容C1的电容值之和。若想将第一信号线31的负载与第二信号线41的负载保持一致，对于任意一条第一信号线31，其还需要55个小电容C1，才能使第一信号线31的负载达到第二信号线41总的负载值对应的11个电容器Cst的电容值之和。即该条第一信号线31需要与其他11条第一信号线31之间存在电连接关系，即每组第一组信号线30需要包括12条第一信号线31，该12条第一信号线31之间需要相互之间存在电连接关系。

同理，若想将第一信号线31与第三信号线51的负载保持一致，可根第一信号线31电连接的第一像素电路11的数量，以及第三信号线51电连接的第二像素电路12的数量确定第三组数据线30中第一信号线31的条数，并确定中间区域A12包含的第三组数据线30的组数。在此不再详细赘述。

根据本发明实施例，中间区域A12第一组信号线30中的任意两条第一信号线31之间相互电连接，相当于将第一信号线31与数据线形成的多个小电容串联在一起，从而增加第一信号线31上的负载，使得第一信号线31上的负载尽量与第二区域A2中的第二信号线41和第三信号线51中的至少一者的负载保持一致，进而提高阵列基板的不同区域内的信号线负载的一致性，以提高显示均一性。

示例性的，各信号线可以各自通过一条引线与固定电压端连接，如此，需要设置的引线数量比较多，不利于实现窄边框。在一些实施例中，请参考图3，阵列基板还可以包括信号总线20，信号总线20可以位于阵列基板100在第一方向X上的边缘，且沿与第一方向X相交的第二方向Y延伸。第一信号线31、第二信号线41及第三信号线51均与信号总线20电连接。信号总线20可以电连接至固定电压端，通过信号总线20向各信号线加载电压信号。相较于各信号线分别各自对应一条引线的设置，多条引线需要占用较大的边框空间，本实施例采用信号总线20的方式，能够节省边框空间，增大屏占比。

示例性的，第一组信号线30的组数可以为多个，每组第一组信号线30可以各自通过一条引线与信号总线20电连接。在一些可选的实施例中，阵列基板100还可以包括第一连接线71，第一组信号线30中的第一信号线31通过第一连接线71与信号总线20电连接。相较于各组第一组信号线30分别各自对应一条引线的设置，多条引线需要占用较大的边框空间，多条引线的设置也会增加工艺的复杂度。如图1所示，本实施例采用第一连接线71的方式，能够节省阵列基板100的上边缘的边框空间，增大屏占比。

如上文所述，申请人发现，只要第一组信号线30中的任意两条第一信号线31之间存在电连接关系，第一组信号线30中各第一信号线31与数据线60之间形成的小电容均为串联关系，达到增加各第一信号线31的负载的目的。因此，第一组信号线30中各第一信号线31可以存在多种连接关系。

在一些实施例中，第一组信号线30中，任意相邻两条第一信号线51相互串联。如图1或图3所示，第一信号线31之间采用首尾连接的方式相互串联，即第一信号线31之间形成“S”型走线方式。

在另一些实施例中，第一组信号线30中，至少相邻两条第一信号线31相互并联，且并联后的第一信号线31与其相邻的第一信号线31串联。如图4所示，第一组信号线30中包括5条第一信号线31，以位于最上面的为第一条为例，第一条及第二条第一信号线31并联，并联后的第一条及第二条第一信号线31与第三条第一信号线31串联；第三条及第四条第一信号线31并联，并联后的第三条及第四条第一信号线31与第五条第三数据线31串联。上述仅仅是个示例，可以按照其它方式设置第一组信号线30中各第一信号线31之间的串并联关系。

在又一些实施例中，第一组信号线30中，各第一信号线31相互并联。例如，如图5所示，各第一信号线31可以通过一条沿第二方向Y延伸的第二连接线72并联。

在上述实施例中，通过将第一组信号线30中的各第一信号线31相互串联，或者相互并联，或者并联之后在串联，即可简单容易的实现第一组信号线30中的任意两条第一信号线31之间存在电连接关系，从而增加第一信号线31上的负载，使得第一信号线31上的负载尽量与第二区域A2中的第二信号线41和第三信号线51中的至少一者的负载保持一致，进而提高阵列基板的不同区域内的信号线负载的一致性，以提高显示均一性。

示例性的，如图5所示，透光区A11的数量为两个，两个透光区A11对应的第一像素电路11均有部分设置在中间区域A12，两个透光区A11对应的第一像素电路11可以均设置在靠近各透光区A11的位置。例如，中间区域A12的每行第一像素电路11的数量为2N个，N为大于0的正整数，左侧N个第一像素电路11用于驱动左边的透光区A11中的子像素，右侧N个第一像素电路11用于驱动右边的透光区A11中的子像素。若将第二连接线72设置在第一信号线31的左侧或右侧，在远离第二连接线的方向上，随着信号线长度的增加，其线阻是越来越大的，导致两个透光区A11对应的线阻不一致，影响两个透光区A11的显示均一性。

因此，第二连接线72可以过中间区域A12的中心点。即各第一信号线31的中心点均电连接至第二连接线72。第二连接线72上的信号由中间向两侧分别提供给两个透光区A11对应第一像素电路11，保证了两个透光区A11对应线阻是一致的，进而保证两个透光区A11显示的亮度一致性。

在一些实施例中，第三信号线51电连接的像素电路的数量远大于第一信号线51电连接的像素电路的数量，若要使第一信号线31的负载与第三信号线51的负载尽量一致，第一组信号线30中包括的第一信号线31的条数则需要很多。在一些示例中，将中间区域A12包括的所有第一信号线31划分为一组，即中间区域A12包括的所有第一信号线31中的任意两条第一信号线31均存在电连接关系，可能第一信号线31上的负载仍达不到第三信号线51的负载。

在一些实施例中，多条第二信号线41中的一条第二信号线41可以复用为第一连接线71。如此，第一信号线31总的负载还包括第二信号线41上的负载，如此，可以尽量使第一信号线31的负载与第三信号线51的负载一致，进而提高阵列基板的不同区域内的信号线负载的一致性，以提高显示均一性。

在一些可选的实施例中，如图6所示，在第二方向Y上，阵列基板100包括相对的上边缘和下边缘，第一区域A1靠近阵列基板100的上边缘设置，多条第二信号线41中最靠近上边缘的一条第二信号线41复用为第一连接线71。在第二方向Y上，第一区域A1与第二区域A2相邻的位置处的空间是非常有限的，因此，第二信号线41复用为第一连接线71时，需要设置一条在阵列基板100的上边缘处的引线将第二信号线41与第一组信号线30连接，将最靠近上边缘的一条第二信号线41复用为第一连接线71，可以减小引线的长度，且不需跨过其它第二信号线41。

如图3所示，可以仅设置一条信号总线20，以降低成本，并且一条信号总线20仅占用阵列基板100的一个边缘位置，能够进一步实现阵列基板100的窄边框化。

在一些可选的实施例中，如图1所示，信号总线20可以包括第一信号总线21和第二信号总线22，第一信号总线21和第二信号总线22分别位于阵列基板100在第一方向X上的一个边缘。第一区域A1其中一侧的各第二信号线41与第一信号总线21电连接，第一区域A1另一侧的第二信号线41与第二信号总线22电连接。各第三信号线51的一端与第一信号总线21电连接，另一端与第二信号总线22电连接。第一连接线71同时与第一信号总线21及第二信号总线22电连接。

在远离信号总线的方向上，信号线上的线阻是越来越大的。采用两条信号总线，能够分别从信号线的两端同时向信号线提供信号，即采用双端驱动的方式，能够降低信号线上的线阻差异，进一步保证显示亮度的均一性。

如图7所示，本发明实施例提供一种显示面板，该显示面板200可以包括上述任一实施例中的阵列基板100。由于本实施例的显示面板包括上述任一实施例的阵列基板100，其还具有上述实施例的阵列基板100的有益效果，在此不再赘述。

该显示面板200可以是有机发光二极管(Organic Light Emitting Diode，OLED)显示面板。

在一些可选的实施例中，显示面板200还可以包括封装层和位于封装层上方的偏光片和盖板，也可以直接在封装层上方直接设置盖板，无需设置偏光片，或者至少在透光区A11的封装层上方直接设置盖板，无需设置偏光片，避免偏光片影响对应透光区A11下方设置的感光元件的光线采集量，当然，透光区A11的封装层上方也可以设置偏光片。

如图8所示，本发明实施例还提供一种显示装置，该显示装置1000可以包括上述任一实施方式的显示面板200。以下将以一种实施例的显示装置为例进行说明，该实施例中，显示装置包括上述实施例的显示面板200。

图8示出根据本发明一种实施例提供的显示装置的俯视示意图，图9示出一种实施例提供的图8中A-A向的剖面图。本实施例的显示装置中，显示面板200可以是上述其中一个实施例的显示面板200，显示面板200具有两个以上透光区A11，透光区A11的透光率大于第二区域A2的透光率。

显示面板200包括相对的第一表面S1和第二表面S2，其中第一表面S1为显示面。显示装置还包括感光组件300，该感光组件300位于显示面板200的第二表面S2侧，感光组件300与透光区A11位置以及数量对应。

感光组件300可以是图像采集装置，用于采集外部图像信息。本实施例中，感光组件300为互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像采集装置，在其它一些实施例中，感光组件300也可以是电荷耦合器件(Charge-coupledDevice，CCD)图像采集装置等其它形式的图像采集装置。可以理解的是，感光组件300可以不限于是图像采集装置，例如在一些实施例中，感光组件300也可以是红外传感器、接近传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器等光传感器。此外，显示装置在显示面板200的第二表面S2还可以集成其它部件，例如是听筒、扬声器等。

由于本实施例的显示装置包括上述任一实施例的显示面板200，其还具有上述实施例的显示面板200的有益效果，在此不再赘述。

本实施例的显示装置可以包括手机、平板电脑、电子书阅读器、多媒体播放设备、可穿戴设备、车载终端等电子设备。

依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种阵列基板，其特征在于，具有第一区域、第二区域和过渡区域，所述第二区域至少部分环绕所述第一区域设置，所述过渡区域位于所述第一区域与所述第二区域之间，所述第一区域具有在第一方向上通过中间区域间隔设置的两个以上的透光区，所述透光区的透光率大于所述第二区域的透光率，所述阵列基板包括：

第一像素电路，多个所述第一像素电路设置于所述过渡区域及所述中间区域；

第二像素电路，多个所述第二像素电路设置于所述第二区域；

至少一组第一组信号线，设置于所述中间区域，所述第一组信号线中的各第一信号线沿所述第一方向延伸且与所述第一像素电路电连接；

第二组信号线，位于所述第一区域在所述第一方向上的至少一侧，所述第二组信号线中的各第二信号线沿所述第一方向延伸且与所述第二像素电路电连接，且部分所述第二信号线延伸至所述过渡区域，与所述过渡区域中的第一像素电路电连接；

第三组信号线，设置于所述第二区域，且位于所述第一区域在所述第二方向上的至少一侧，所述第三组信号线中的各第三信号线沿所述第一方向延伸且与所述第二像素电路电连接；

其中，所述第一组信号线中的任意两条所述第一信号线之间相互电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括信号总线，所述信号总线位于所述阵列基板在所述第一方向上的边缘，且沿与所述第一方向相交的第二方向延伸，所述第一信号线、所述第二信号线及所述第三信号线均与所述信号总线电连接；

优选的，所述阵列基板还包括第一连接线，所述第一组信号线中的第一信号线通过所述第一连接线与所述信号总线电连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一组信号线中，任意相邻两条所述第一信号线相互串联。

4.根据权利要求2所述的阵列基板，其特征在于，所述第一组信号线中，至少相邻两条所述第一信号线相互并联，且并联后的所述第一信号线与其相邻的第一信号线串联。

5.根据权利要求2所述的阵列基板，其特征在于，所述第一组信号线中，各所述第一信号线相互并联；

优选的，各所述第一信号线通过一条沿所述第二方向延伸的第二连接线并联；

优选的，所述第二连接线过所述中间区域的中心点。

6.根据权利要求2至5任一项所述的阵列基板，其特征在于，多条所述第二信号线中的一条第二信号线复用为所述第一连接线。

7.根据权利要求6所述的阵列基板，其特征在于，在所述第二方向上，所述阵列基板包括相对的上边缘和下边缘，所述第一区域靠近所述阵列基板的上边缘设置，多条所述第二信号线中最靠近所述上边缘的一条第二信号线复用为所述第一连接线。

8.根据权利要求1所述的阵列基板，其特征在于，所述信号总线包括第一信号总线和第二信号总线，所述第一信号总线和第二信号总线分别位于所述阵列基板在所述第一方向上的一个边缘；

所述第一区域其中一侧的各所述第二信号线与所述第一信号总线电连接，所述第一区域另一侧的所述第二信号线与所述第二信号总线电连接；

各所述第三信号线的一端与所述第一信号总线电连接，另一端与所述第二信号总线电连接；

所述第一连接线同时与所述第一信号总线及所述第二信号总线电连接。

9.一种显示面板，其特征在于，包括如权利要求1至8任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

Images