CN111817554B - 电源电路、电源装置以及车辆 - Google Patents

电源电路、电源装置以及车辆 Download PDF

Info

Publication number
CN111817554B
CN111817554B CN202010281043.7A CN202010281043A CN111817554B CN 111817554 B CN111817554 B CN 111817554B CN 202010281043 A CN202010281043 A CN 202010281043A CN 111817554 B CN111817554 B CN 111817554B
Authority
CN
China
Prior art keywords
power supply
transistor
voltage
output
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010281043.7A
Other languages
English (en)
Other versions
CN111817554A (zh
Inventor
猪上浩树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111817554A publication Critical patent/CN111817554A/zh
Application granted granted Critical
Publication of CN111817554B publication Critical patent/CN111817554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
    • G05F3/185—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes and field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mechanical Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种电源电路、电源装置以及车辆，电源电路根据施加到输入端的输入电压从输出端输出输出电压，电源电路具有：N沟道耗尽型的***晶体管，其***到输入端与内部电源端之间；调节器部，其将施加到内部电源端的电压用作电源电压来生成输出电压，将***晶体管的栅极与输出端连接。

Description

电源电路、电源装置以及车辆
技术领域
本发明涉及电源电路、电源装置以及车辆。
背景技术
从输入电压生成所希望的输出电压的电源电路(例如参照下述专利文献1) 被搭载于各种设备。
专利文献1：日本特开2004－362250号公报
纹波除去能力(电源电压变动除去比)是电源电路重要的特性之一。用于 获得高的纹波(ripple)除去能力的技术是有前景的。此时，优选通过简单的 结构实现高的纹波除去能力。
发明内容
本发明的目的在于提供有助于提升纹波除去能力的电源电路和电源装置、 以及利用了这样的电源电路和电源装置的车辆。
本发明涉及的电源电路是如下结构(第1结构)，其根据施加到输入端的 输入电压从输出端输出输出电压，所述电源电路具有：N沟道耗尽型的***晶 体管，其***到所述输入端与内部电源端之间；以及调节器部，其将施加到所 述内部电源端的电压用作电源电压来生成所述输出电压，将所述***晶体管的 栅极与所述输出端连接。
在上述第1结构涉及的电源电路的基础上，也可以是这样的结构(第2 结构)，所述***晶体管的漏极、源极分别与所述输入端、所述内部电源端连 接，所述输出端被下拉。
在上述第1或第2结构涉及的电源电路的基础上，也可以是这样的结构(第 3结构)，所述调节器部具有：输出晶体管，其设置在所述内部电源端或者所 述输入端与所述输出端之间；以及控制部，其根据所述输出电压来控制所述输 出晶体管的栅极。
本发明涉及的电源电路可以是这样的结构(第4结构)，其根据施加到输 入端的输入电压从输出端输出输出电压，所述电源电路具有：N沟道型的*** 晶体管，其***到所述输入端与内部电源端之间；调节器部，其将施加到所述内部电源端的电压用作电源电压来生成所述输出电压；以及栅极电压生成部， 其与所述输出端连接，并将与所述输出电压对应的栅极电压供给到所述***晶 体管的栅极。
在上述第4结构涉及的电源电路的基础上，也可以是这样的结构(第5 结构)，所述***晶体管的漏极、源极分别与所述输入端、所述内部电源端连 接，所述输出端被下拉。
在上述第4或第5的结构涉及的电源电路的基础上，也可以是这样的结构 (第6结构)，所述调节器部具有：输出晶体管，其设置在所述内部电源端或 者所述输入端与所述输出端之间；以及控制部，其根据所述输出电压来控制所 述输出晶体管的栅极。
在上述第4～第6的结构的任一项涉及的电源电路的基础上，也可以是这 样的结构(第7结构)，所述栅极电压生成部通过对所述输出电压进行电平移 位来生成所述***晶体管的栅极电压。
在上述第4～第7的结构的任一项涉及的电源电路的基础上，也可以是这 样的结构(第8结构)，在所述输出电压具有接地电位时，所述栅极电压生成 部将基于所述输入电压的正电压供给到所述***晶体管的栅极。
在上述第4～第8的结构的任一项涉及的电源电路的基础上，也可以是这 样的结构(第9结构)，使用N沟道耗尽型晶体管作为所述***晶体管。
在上述第4～第8的结构的任一项涉及的电源电路的基础上，也可以是这 样的结构(第10结构)，使用N沟道增强型晶体管作为所述***晶体管。
本发明涉及的电源装置可以是这样的结构(第11结构)，具有上述第1～ 第10结构中任一项涉及的电源电路来作为生成内部基准电压或者内部电源电 压的内部电源电路。
本发明涉及的车辆可以是这样的结构(第12结构)，具有：上述第11结 构涉及的电源装置；以及负载，其从所述电源装置接受电力供给。
根据本发明，能够提供有助于提升纹波除去能力的电源电路和电源装置、 以及利用这样的电源电路和电源装置的车辆。
附图说明
图1是参考实施方式涉及的电源电路的概略结构图。
图2是参考实施方式涉及的电源电路的电路图。
图3是本发明的第1实施方式涉及的电源电路的概略结构图。
图4涉及本发明的第1实施方式，是表示电源电路启动时各部的电压波形 的图。
图5是属于本发明的第1实施方式的实施例EX1＿1的电源电路的电路图。
图6是属于本发明的第1实施方式的实施例EX1＿2的电源电路的电路图。
图7是属于本发明的第1实施方式的实施例EX1＿3的电源电路的电路图。
图8是属于本发明的第1实施方式的实施例EX1＿4的电源电路的电路图。
图9是本发明的第2实施方式涉及的电源电路的概略结构图。
图10是属于本发明的第2实施方式的实施例EX2＿1的电源电路的电路 图。
图11是属于本发明的第2实施方式的实施例EX2＿1的电源电路的变形 电路图。
图12是属于本发明的第2实施方式的实施例EX2＿2的电源电路的电路 图。
图13是属于本发明的第2实施方式的实施例EX2＿3的电源电路的电路 图。
图14是属于本发明的第2实施方式的实施例EX2＿4的电源电路的电路 图。
图15是属于本发明的第2实施方式的实施例EX2＿4的电源电路的变形 电路图。
图16是属于本发明的第2实施方式的实施例EX2＿5的电源电路的电路 图。
图17是属于本发明的第2实施方式的实施例EX2＿6的电源电路的电路 图。
图18是表示本发明的第3实施方式涉及的电源装置的图。
图19是本发明的第3实施方式涉及的电源装置的概略结构图。
图20是本发明的第4实施方式涉及的设备的概略结构图。
图21是本发明的第4实施方式涉及的车辆的概略结构图。
具体实施方式
以下，参照附图对本发明的实施方式的例子进行具体的説明。所参照的各 图中，对相同部分标注相同标号，原则上对于相同部分相关的重复说明进行省 略。另外，在本说明书中，为了简化表述，有时通过标记参照信息、信号、物 理量、元件或者部位等的记号或者标号，来省略或简化与该记号或者标号对应 的信息、信号、物理量、元件或者部位等的名称。例如，通过后述的“M1” 来参照的输出晶体管(参照图5)有时被表述为输出晶体管M1，有时也可以 简化为晶体管M1，但是它们都指的是相同部件。
首先，对本发明的实施方式的表述中使用的若干用语进行说明。在本发明 的实施方式中，所谓IC是集成电路(Integrated Circuit)的简称。所谓接地是 指具有作为基准的0V(0伏)的电位的导电部或指0V的电位本身。有时也将 0V的电位称为接地电位。本发明的实施方式中，特别是不设置基准而示出的电压表示基于接地观察到的电位。对于以下所示的任意的MOSFET，只要没 有特别说明，则背栅与源极连接。MOSFET是“metal-oxide-semiconductor field-effect transistor(金属氧化物半导体场效应晶体管)”的简称。在构成为 MOSFET的任意晶体管中，栅极－源极间电压是指基于源极的电位观察到的 栅极的电位。
＜＜参考实施方式＞＞
首先，对供与本发明的实施方式的比较的参考实施方式进行说明。图1 涉及参考实施方式，表示从输入电压Vin生成输出电压Vout的电源电路900 的结构。电源电路900中，调节器部910是使用输入到自身的电源电压来生成 输出电压Vout的线性调节器。电源电路900中除了调节器部910，还设置有 由晶体管921、齐纳二极管922以及电阻923构成的钳位电路920，通过晶体 管921来供给调节器部910的电源电压。
晶体管921是N沟道型的MOSFET。对电源电路900的输入电压Vin被 施加到晶体管921的漏极和电阻923的一端，晶体管921的栅极与电阻923 的另一端和齐纳二极管922的负极共同连接。齐纳二极管922的正极与接地连 接。晶体管921的源极电压为调节器部910的电源电压。
在电源电路900中，通过齐纳二极管922的齐纳电压来决定晶体管921 的栅极电压，通过晶体管921的栅极电压来决定调节器部910的电源电压(晶 体管921的源极电压)。即，例如在输入电压Vin比上述齐纳电压大的状态下， 即使输入电压Vin上升，调节器部910的电源电压也被钳位到基于钳位电路 920的特性的电压，输入电压Vin的变动没有给调节器部910的电源电压带来 变动(严格地说带来少许变动)。因此，能够实现高的纹波除去能力(高的电 源电压变动除去比)。
图2表示调节器部910的结构例。图2的调节器部910由N沟道耗尽型 的MOSFET即晶体管911、N沟道增强型的MOSFET即晶体管912构成。晶 体管911的漏极与晶体管921的源极连接，晶体管912的源极与接地连接。晶 体管911的栅极和源极与晶体管912的漏极和栅极彼此共同连接，从它们的共 同连接节点获得相当于晶体管912的栅极－源极间电压的输出电压Vout。
此外，图2的调节器部910由低耐压元件构成，有时为了电源电路900 的高耐压化而采用高耐压的晶体管921。此外，作为调节器部910，有时使用 利用了带隙基准(bandgapreference)结构的电路、或包含放大器电路的电路。
如上所述，通过电源电路900的结构获得高的纹波除去能力，但是需要多 个钳位用元件(921～923)。此外，与需要使电流通过电阻923始终流过齐纳 二极管922相应地，消耗电力增大。
＜＜第1实施方式＞＞
对本发明的第1实施方式进行说明。图3是本发明的第1实施方式涉及的 电源电路1的概略结构图。可以以半导体集成电路的形态来作成电源电路1。 电源电路1是对输入电压Vin进行降压来生成输出电压Vout的线性电源电路。 除去过度状态，输入电压Vin以及输出电压Vout具有正的规定电压值。
电源电路1具有晶体管M0以及调节器部10，并且具有：被施加输入电 压Vin的输入端TM1、被施加输出电压Vout的输出端TM2、以及内部电源端 TM3。施加到内部电源端TM3的电压Vdd作为调节器部10的电源电压发挥 功能。
晶体管M0是N沟道耗尽型的MOSFET。因此，晶体管M0的阈值电压 具有负的电压值(例如“－0.4V”)。晶体管M0***到输入端TM1与内部电源端TM3之间。更具体来说，晶体管M0的漏极与输入端TM1连接，晶体管 M0的源极与内部电源端TM3连接。
调节器部10是将施加到内部电源端TM3的电压Vdd用作自身的电源电 压来生成输出电压Vout的线性调节器。由调节器部10生成的输出电压Vout 被从输出端TM2输出。
晶体管M0的栅极与输出端TM2连接。也就是说，在电源电路1中，输 出电压Vout为晶体管M0的栅极电压。此外，虽然图3中没有图示，但是输 出端TM2被下拉。
参照图4，对电源电路1的动作进行说明。图4是概略性地表示电源电路 1启动时周边各部的电压波形的图。图4中，为了便于图示，上下方向略微错 开地展示了用实线的折线表示的输出电压Vout的波形、以及用虚线的折线表 示的电压Vdd的波形。这里，特别通过记号“VthM0”来表示晶体管M0的阈 值电压，为了使说明具体化，假设晶体管M0的阈值电压是“－0.4V”。
现在，假设以输入电压Vin以及输出电压Vout是0V的状态为起点，输入 电压Vin上升至足够高的电压Va。电压Va至少比作为输出电压Vout的目标 的目标电压Vtg(例如3.0V)高，可以是“Va≥Vtg+|VthM0|”。|VthM0| 表示晶体管M0的阈值电压的绝对值。如上所述，输出端TM2被下拉，因此， 在输出电压Vout是0V的状态下晶体管M0的栅极电压是0V。
输入电压Vin以0V为起点上升时，电流从输入端TM1朝向内部电源端 TM2流过晶体管M0，使得电压Vdd上升。输入电压Vin如果是0.4V以上， 则“Vdd＝Vout－VthM0＝Vout+0.4”。因此，如果输出电压Vout是0V，则电 压Vdd上升至电压|VthM0|。
接受电压|VthM0|作为电源电压Vdd使得调节器部10启动，调节器部 10使输出电压Vout从0V上升。在输出电压Vout比0V高时，与晶体管M0 的栅极电压的上升连动地电压Vdd也上升。输出电压Vout达到规定的目标电 压Vtg时，输出电压Vout的上升停止，以后，输出电压Vout被稳定在目标电 压Vtg。
在电源电路1中，通过晶体管M0形成源极跟随器电路，在输入电压Vin 是固定电压以上的状态下，不依赖输入电压Vin而是根据输出电压Vout来决 定电源电压Vdd。即例如，在输入电压Vin是固定电压以上的状态下，即使输 入电压Vin从某个电压上升，调节器部10的电源电压Vdd也被钳位在对稳定 的输出电压Vout施加了电压|VthM0|而得的电压，输入电压Vin的变动不会 给调节器部10的电源电压Vdd带来变动(严格地说带来少许变动)。输入电 压Vin降低时也一样。因此，能够实现高的纹波除去能力(高的电源电压变动 除去比)。与之相关地，通过***晶体管M0，不仅输入电压Vin的细微纹波， 针对较大的输入变动(即输入电压Vin的较大变动)的特性也得以提升。
线性调节器即调节器部10本身也具有相应的纹波除去能力。电源电路1 中使用通过调节器部10的能力而稳定化的输出电压Vout，来控制作为钳位用 元件发挥功能的晶体管M0的栅极，因此，可以预见包含针对较大输入变动的 特性在内纹波除去能力得以大幅提升。
此外，通过只对已经存在的调节器即调节器部10追加晶体管M0，就可 以实现高的纹波除去能力。也就是说，与图1的结构相比，通过简单的结构(因 此省空间以及低成本)，就可以实现高的纹波除去能力。此外，在与图1的结 构的比较中还能够削减消耗电力。也就是说，图1的齐纳二极管922以及电阻 923相关的电力消耗在图3的结构中得以削减。
并且，图1的结构中需要根据输出电压Vout的设定值(相当于目标电压 Vtg)来变更钳位电路920的设计。即，由于需要将比输出电压Vout的设定值高的电压供给到调节器部910，因此例如需要如下设计变更：如果输出电压 Vout的设定值是3V则将齐纳二极管922的齐纳电压设定为5V，如果输出电 压Vout的设定值是8V则将齐纳二极管922的齐纳电压设定为10V。与之相对 地，在图3的结构中，根据输出电压Vout的设定值(相当于目标电压Vtg)，该设定值所需的电源电压Vdd通过晶体管M0，可以说是自动供给到调节器部 10，因此不需要上述那样的设计变更，可以容易地应对各种结构。
此外，如果采用高耐压元件作为晶体管M0，则即使由低耐压元件构成调 节器部10，也能够以电源电路1为整体来实现高耐压化。
此外，所谓高耐压元件是这样的元件：与低耐压元件相比，即使施加更高 的电压也不会被破坏。即，例如在对低耐压元件施加超过规定的第1电压的电 压时，有时低耐压元件会被破坏，但是对高耐压元件即使施加比第1电压大的 规定的第2电压高耐压元件也不会被破坏。第1电压、第2电压分别相当于低 耐压元件、高耐压元件的耐压。
第1实施方式包含以下的实施例EX1＿1～EX1＿4。第1实施方式中上述 的事项只要没有特别描述且只要没有矛盾，就应用于以下的实施例EX1＿1～ EX1＿4，各实施例中，对于与第1实施方式中的上述事项矛盾的事项，以实 施例中的记载优先。并且，只要没有矛盾，也可以将实施例EX1＿1～EX1＿4 内的任意实施例中记载的事项应用到其他任意实施例中(即，可以将多个实施 例中任意的2个以上的实施例组合)。
[实施例EX1＿1]
对实施例EX1＿1进行说明。图5是实施例EX1＿1有关的电源电路1a 的结构图。电源电路1a是图3的电源电路1的一例。电源电路1a除了晶体管 M0，还具有作为调节器部10的一例的、由晶体管M1～M3、电阻R1和R2 构成的调节器部。
晶体管M1和M2与晶体管M0相同，是N沟道耗尽型的MOSFET。晶体 管M3是N沟道增强型的MOSFET。
电源电路1a中，节点Na2和Na3分别相当于输出端TM2和内部电源端 TM3。晶体管M1～M3中晶体管M1作为输出晶体管发挥功能(因此晶体管 M1有时称为输出晶体管)，通过节点Na2(输出端TM2)的电源电路1a的输 出电流流经输出晶体管M1。
晶体管M0的漏极与输入端TM1连接。电源电路1a中，晶体管M0的源 极以及晶体管M1和M2的各漏极通过节点Na3而共同连接。晶体管M2的栅 极和源极、晶体管M1的栅极、晶体管M3的漏极彼此共同连接。晶体管M3 的源极与接地连接。晶体管M1的源极和晶体管M0的栅极与节点Na2连接。
此外，节点Na2与电阻R2的一端连接，电阻R2的另一端经由电阻R1 与接地连接。也就是说，节点Na2(输出端TM2)通过电阻R1和R2的串联 电路而被下拉。电阻R1和R2相互连接的节点处产生与输出电压Vout成比例 的反馈电压Vfb，反馈电压Vfb被供给到晶体管M3的栅极。
电源电路1a中，晶体管M2和M3控制输出晶体管M1的栅极电压以使 晶体管M3的栅极－源极间电压与反馈电压Vfb一致。因此，由电阻R1和R2 的电阻值与晶体管M3的特性决定的电压为输出电压Vout的目标电压Vtg，连 续控制输出晶体管M1的导通电阻值以使输出电压Vout与目标电压Vtg一致。
电源电路1a中，晶体管M0的阈值电压设定的比晶体管M1的阈值电压 低，以使节点Na3(内部电源端TM3)处的电压即使是相当于晶体管M0的阈 值电压的绝对值的电压|VthM0|也可以启动(即输出电压Vo从0V开始上升)。
电源电路1a中，可以将晶体管M0构成为高耐压元件，该情况下，即使 将晶体管M1～M3构成为低耐压元件，也能够实现与晶体管M0相连的电路 整体的高耐压化。但是，也可以全部通过低耐压元件或者高耐压元件来构成晶 体管M0～M3。
电源电路1a的调节器部具有：控制部，其根据输出电压Vout来控制输出 晶体管M1的栅极，该控制部构成为包含晶体管M2和M3以及电阻R1和R2 (后述的图6和图7的电源电路1b和1c中也一样)。
[实施例EX1＿2]
对实施例EX1＿2进行说明。可以实施如下变形：图5的电源电路1a中， 将输出晶体管M1的漏极不是与节点Na3(内部电源端TM3)而是与输入端 TM1直接连接。图6表示对电源电路1a实施了该变形的电源电路1b的结构。
在像图5那样构成的情况下，流经晶体管M1和M2的电流全部通过晶体 管M0来被供给，因此，晶体管M0需要具有流经晶体管M1和M2的电流总 量以上的电流能力。另一方面，由于构成调节器部的所有元件位于晶体管M0 的下方，因此可以提升构成调节器部的所有元件的输入变动耐性。
但是，在流经输出晶体管M1的电流的最大值处于相当大的情况等时候， 通过像图6那样构成，可以将电流能力小的晶体管用作晶体管M0。但是，在图6的结构中，与输入电压Vin直接施加到输出晶体管M1相应地，与图5的 结构相比，纹波除去能力可能降低一些。
电源电路1b中，可以将晶体管M0和M1构成为高耐压元件，该情况下， 即使将晶体管M2和M3构成为低耐压元件，也能够实现与晶体管M0和M1 相连的电路整体的高耐压化。但是，也可以全部通过低耐压元件或者高耐压元 件来构成晶体管M0～M3。
[实施例EX1＿3]
对实施例EX1＿3进行说明。也可以实施如下变形：在图5的电源电路1a 中，将晶体管M0和M1的各背栅与接地连接。图7表示对电源电路1a实施 了该变形的电源电路1c的结构。此外，也可以将上述的实施例EX1＿2与实 施例EX1＿3组合。即，可以在图7的电源电路1c中，将输出晶体管M1的 漏极不是与节点Na3(内部电源端TM3)而是与输入端TM1直接连接。
通过将晶体管M0和M1的各背栅与接地连接，在晶体管M0和M1的每 一个中，不会形成以从源极朝向漏极的方向作为顺方向的寄生二极管，可以抑 制从源极朝向漏极的逆电流的产生。但是，该情况下，由于基板偏置效应有时 输出电压Vout的目标电压Vtg被制约为2V左右。
[实施例EX1＿4]
对实施例EX1＿4进行说明。图8是实施例EX1＿4涉及的电源电路1d 的结构图。电源电路1d是图3的电源电路1的一例。电源电路1d除了晶体管 M0，还具有作为调节器部10的一例的、由晶体管M4、电阻R1和R2、放大 器电路11、基准电压生成器12构成的调节器部。
在电源电路1d中，晶体管M0如上所述是N沟道耗尽型的MOSFET，但 是晶体管M4是P沟道增强型的MOSFET。
电源电路1d中，节点Nb2和Nb3分别相当于输出端TM2和内部电源端 TM3。电源电路1d中，晶体管M4作为输出晶体管发挥功能(因此晶体管M4 有时称为输出晶体管)，通过节点Nb2(输出端TM2)的电源电路1d的输出 电流流经输出晶体管M4。
晶体管M0的漏极与输入端TM1连接。电源电路1d中，晶体管M0的源 极和晶体管M4的源极通过节点Nb3共同连接。放大器电路11是将节点Nb3 处的电压用作正侧的电源电压Vdd且将接地的电压用作负侧的电源电压来进 行动作的放大器。基准电压生成器12生成具有规定的正直流电压值的基准电压Vref。晶体管M4的漏极和晶体管M0的栅极与节点Nb2连接。
此外，节点Nb2与电阻R2的一端连接，电阻R2的另一端经由电阻R1 与接地连接。也就是说，节点Nb2(输出端TM2)通过电阻R1和R2的串联 电路而被下拉。电阻R1和R2相互连接的节点处产生与输出电压Vout成比例 的反馈电压Vfb。放大器电路11具有非反相输入端、反相输入端和输出端。放大器电路11中，基准电压Vref输入到反相输入端，反馈电压Vfb输入到非 反相输入端。放大器电路11的输出端与输出晶体管M4的栅极连接。
电源电路1d中，放大器电路11控制输出晶体管M4的栅极电压以使反馈 电压Vfb与基准电压Vref一致。因此，由电阻R1和R2的电阻值以及基准电 压Vref决定的电压为输出电压Vout的目标电压Vtg，连续控制输出晶体管M4 的导通电阻值以使输出电压Vout与目标电压Vtg一致。
电源电路1d中，可以将晶体管M0构成为高耐压元件，该情况下，即使 将放大器电路11的构成元件构成为低耐压元件，也能够实现与晶体管M0相 连的电路整体的高耐压化。但是，也可以全部通过低耐压元件或者高耐压元件 来构成晶体管M0和放大器电路11的构成元件。
电源电路1d的调节器部具有：控制部，其根据输出电压Vout来控制输出 晶体管M4的栅极，该控制部构成为包含放大器电路11、基准电压生成器12 以及电阻R1和R2。
这里，假设如下结构：晶体管M0具有放大器电路11的消耗电流以上的 电流能力，通过输出电压Vo是0V时的电源电压Vdd(即电压|VthM0|)使 得放大器电路11可以启动。并且，假设晶体管M0具有放大器电路11的消耗 电流以及电源电路1d的输出电流(即流经输出晶体管M4的电流)的总量以上的电流能力。
此外，虽没有特别图示，但是在图8的电源电路1d中，可以将输出晶体 管M4的源极不是与节点Nb3(内部电源端TM3)而是与输入端TM1直接连 接，由此针对晶体管M0的电流能力的要求得以缓和。此外，还可以通过N 沟道增强型的MOSFET来构成输出晶体管M4。但是，该情况下，需要使输出 晶体管M4的源极和漏极的关系从上述的关系反转，电压Vref和Vfb的供给 目的地也需要从上述的目的地反转。
＜＜第2实施方式＞＞
对本发明的第2实施方式进行说明。第2实施方式以及后述的第3～第5 实施方式是以第1实施方式为基础的实施方式，关于第2～第5实施方式中没 有特别描述的事项，只要不矛盾，第1实施方式的记载也可以应用于第2～第5 实施方式。在解释第2实施方式的记载时，关于第1和第2实施方式之间矛盾 的事项，以第2实施方式的记载优先(后述的第3～第5实施方式也一样)。 只要不矛盾，就可以将第1～第5实施方式中任意的多个实施方式组合。
图3的电源电路1中，在内部电压端TM3的电源电压Vdd的大小与晶体 管M0的阈值电压的大小(例如0.4V)一致的状态下，调节器部10启动而输 出电压Vout开始上升成为必要条件。通过第2实施方式对不要求必须满足该 必要条件的结构进行说明。
图9是本发明的第2实施方式涉及的电源电路2的概略结构图。可以以半 导体集成电路的形态来制作电源电路2。电源电路2是通过对输入电压Vin进 行降压来生成输出电压Vout的线性电源电路。除去过度状态，输入电压Vin 和输出电压Vout具有正的规定电压值。
电源电路2具有晶体管M0、调节器部20以及栅极电压生成部30，并且 还具有：被施加输入电压Vin的输入端TM1、被施加输出电压Vout的输出端 TM2、内部电源端TM3。施加到内部电源端TM3的电压Vdd作为调节器部 20的电源电压发挥功能。
晶体管M0是N沟道耗尽型的MOSFET。因此，晶体管M0的阈值电压 具有负电压值(例如“－0.4V”)。晶体管M0***到输入端TM1与内部电源端TM3之间。更具体来说，晶体管M0的漏极与输入端TM1连接，晶体管 M0的源极与内部电源端TM3连接。
调节器部20是将施加到内部电源端TM3的电压Vdd用作自身的电源电 压来生成输出电压Vout的线性调节器。通过调节器部20生成的输出电压Vout 从输出端TM2被输出。此外，图9中虽没有图示，但是输出端TM2被下拉。
栅极电压生成部30与输出端TM2连接，生成与输出电压Vout对应的电 压，将生成的电压作为晶体管M0的栅极电压供给到晶体管M0的栅极。输入 电压Vin供给到栅极电压生成部30，栅极电压生成部30生成晶体管M0的栅 极电压时，使用输入电压Vin。
栅极电压生成部30可以是通过对输出电压Vout进行电平移位来生成晶体 管M0的栅极电压的电路。并且，栅极电压生成部30构成为：输出电压Vout 是0V时(具有接地电位时)，将基于输入电压Vin的正电压供给到晶体管M0 的栅极。
因此，不需要必须满足上述的必要条件。也就是说，对调节器部20的制 约得以缓和。制约的缓和带来元件的选择宽度以及设计自由度的扩大，有助于 省空间化和低成本化。此外，通过电源电路2也能够获得与第1实施方式的电 源电路1一样的作用以及效果(高的纹波除去能力等)。
此外，根据栅极电压生成部30的结构，可以使第2实施方式涉及的晶体 管M0为N沟道增强型的MOSFET。
第2实施方式包含以下的实施例EX2＿1～EX2＿6。第2实施方式中上述 的事项只要没有特别描述且只要没有矛盾，就能应用于以下的实施例EX2＿ 1～EX2＿6，各实施例中，对于与第2实施方式中的上述事项矛盾的事项，以 各实施例中的记载优先。并且，只要没有矛盾，也可以将实施例EX2＿1～EX2 ＿6内任意的实施例中记载的事项应用到其他任意的实施例中(即，也可以将 多个实施例中任意的2个以上的实施例组合)。
[实施例EX2＿1]
对实施例EX2＿1进行说明。图10是实施例EX2＿1涉及的电源电路2a 的结构图。电源电路2a是图9的电源电路2的一例。电源电路2a除了晶体管 M0，还具有作为调节器部20的一例的、由晶体管M1～M3以及电阻R1和 R2构成的调节器部、作为栅极电压生成部30的一例的由晶体管M31以及恒 流源CC31构成的栅极电压生成部。
图10的电源电路2a中，晶体管M0～M2是N沟道耗尽型的MOSFET， 晶体管M3是N沟道增强型的MOSFET，晶体管M31是P沟道增强型的 MOSFET。电源电路2a中节点Na2和Na3分别相当于输出端TM2和内部电源端TM3。晶体管M1～M3中晶体管M1作为输出晶体管发挥功能(因此晶 体管M1有时称为输出晶体管)，通过节点Na2(输出端TM2)的电源电路2a 的输出电流流经输出晶体管M1。
电源电路2a中，晶体管M0的漏极与输入端TM1连接。晶体管M0的源 极以及晶体管M1和M2的各漏极通过节点Na3共同连接。晶体管M2的栅极 和源极、晶体管M1的栅极、晶体管M3的漏极彼此共同连接。晶体管M3的 源极与接地连接。晶体管M1的源极与节点Na2连接。节点Na2与电阻R2的一端连接，电阻R2的另一端经由电阻R1与接地连接。也就是说，节点Na2(输出端TM2)通过电阻R1和R2的串联电路而被下拉。电阻R1和R2相互 连接的节点处产生与输出电压Vout成比例的反馈电压Vfb，反馈电压Vfb供 给到晶体管M3的栅极。
电源电路2a中，晶体管M2和M3控制输出晶体管M1的栅极电压以使 晶体管M3的栅极－源极间电压与反馈电压Vfb一致。因此，由电阻R1和R2 的电阻值以及晶体管M3的特性决定的电压为输出电压Vout的目标电压Vtg， 连续控制输出晶体管M1的导通电阻值以使输出电压Vout与目标电压Vtg一 致。
另一方面，节点Na2与晶体管M31的栅极连接，晶体管M31的漏极与接 地连接。晶体管M0的栅极与节点111连接。节点111与晶体管M31的源极 连接。恒流源CC31设置在输入端TM1与节点111之间进行动作，使得根据 输入电压Vin生成的恒流从输入端TM1流向节点111。此外，在电源电路2a 中将恒流源CC31置换为电阻的变形也是可以的。
在通过记号“VthM31”来表示晶体管M31的阈值电压时，晶体管M0的栅 极电压为电压(Vout+VthM31)。即，使输出电压Vout电平移位了阈值电压VthM31而得的电压为晶体管M0的栅极电压。这样的话，节点Na3的电压Vdd为电 压(Vout+VthM31+|VthM0|)。即，在开始输入电压Vin的供给时(例如开 始“Va＝Vin”的输入电压Vin的供给时；参照图4)，即使输出电压Vout是 0V也对晶体管M0的栅极施加基于输入电压Vin的正电压(VthM31)，结果， 对节点Na3施加电压(VthM31+|VthM0|)。因此，电源电路2a的调节器部 可以构成为：在“Vdd＝VthM31+|VthM0|”的状态下调节器部可以启动(即 输出电压Vout可以从0V上升)。
电源电路2a中，即使输出电压Vout是0V也对晶体管M0的栅极施加电 压“VthM31”，因此，也可以使晶体管M0为N沟道增强型的MOSFET。或者， 也可以使输出晶体管M1为N沟道增强型的MOSFET。
可以在节点111的电位上升的方向追加在节点111与晶体管M31的源极 之间二极管连接的1个以上的P沟道增强型的MOSFET，由此，电路的通用 性得以提升。图11表示作为上述追加而追加了1个MOSFETM32(二极管连 接的1个P沟道增强型的MOSFET)的电源电路2a’的结构。
电源电路2a中，可以将晶体管M0构成为高耐压元件，该情况下，也可 以将晶体管M1～M3构成为低耐压元件，能够实现与晶体管M0相连的电路 整体的高耐压化。但是，也可以全部通过低耐压元件或者高耐压元件来构成晶 体管M0～M3。构成栅极电压生成部的元件(图11中是CC31以及M31)的 耐压，根据电路整体所需的耐压来适当设定。
此外，在电源电路2a中，可以应用将输出晶体管M1的漏极不是与节点 Na3(内部电源端TM3)而是与输入端TM1直接连接的变形、或将晶体管M0 和M1的各背栅与接地连接的变形，使得可以将图5的电源电路1a变形为图6 的电源电路1b或者图7的电源电路1c。
电源电路2a的调节器部具有：控制部，其根据输出电压Vout来控制输出 晶体管M1的栅极，该控制部构成为包含晶体管M2和M3以及电阻R1和R2。
[实施例EX2＿2]
对实施例EX2＿2进行说明。图12是实施例EX2＿2涉及的电源电路2b 的结构图。电源电路2b是图9的电源电路2的一例。电源电路2b是对图10 的电源电路2a的一部分进行了变形的电路，关于实施例EX2＿2中没有特别 描述的事项，只要不矛盾，则实施例EX2＿1的记载也可以应用于实施例EX2 ＿2。电源电路2b除了晶体管M0，还具有作为调节器部20的一例的、由晶 体管M1～M3以及电阻R1和R2构成的调节器部、以及作为栅极电压生成部 30的一例的、由晶体管M33和恒流源CC32构成的栅极电压生成部。晶体管 M33是N沟道耗尽型的MOSFET。
在电源电路2b中，节点Na2和Na3分别相当于输出端TM2和内部电源 端TM3。电源电路2b中，晶体管M0～M3、电阻R1和R2、输入端TM1、 节点Na2和Na3之间的连接关系、以及这些元件的动作与图10的电源电路2a 的一样(即，如实施例EX2＿1所叙述那样)。
对电源电路2b中其他元件的连接关系以及动作进行说明。晶体管M33的 栅极与节点Na2连接。晶体管M33的漏极与输入端TM1连接。或者，晶体管 M33的漏极可以与节点Na3连接。晶体管M33的源极与晶体管M0的栅极通 过节点121共同连接。恒流源CC32设置在节点121与接地之间进行动作，使 得根据输入电压Vin生成的恒流从节点121流向接地。此外，在电源电路2b 中将恒流源CC32置换为电阻的变形也是可以的。
因此，在通过记号“VthM33”来表示晶体管M33的阈值电压时，晶体管 M0的栅极电压为电压(Vout－VthM33)。即，使输出电压Vout电平移位了阈值 电压VthM33而得的电压为晶体管M0的栅极电压。阈值电压VthM33具有负电 压值。通过“|VthM33|”来表示阈值电压VthM33的绝对值时，节点Na3的电 压Vdd为电压(Vout+|VthM33|+|VthM0|)。即，开始输入电压Vin的供给时(例如开始“Va＝Vin”的输入电压Vin的供给时；参照图4)，即使输出 电压Vout是0V也对晶体管M0的栅极施加基于输入电压Vin的正电压(| VthM33|)，结果，对节点Na3施加电压(|VthM33|+|VthM0|)。因此，电 源电路2b的调节器部构成为在“Vdd＝|VthM33|+|VthM0|”的状态下调 节器部可以启动(即输出电压Vout可以从0V上升)即可。
电源电路2b中，即使输出电压Vout是0V也对晶体管M0的栅极施加电 压“|VthM33|”，因此，也可以使晶体管M0为N沟道增强型的MOSFET。 或者，也可以使输出晶体管M1为N沟道增强型的MOSFET。
[实施例EX2＿3]
对实施例EX2＿3进行说明。图13是实施例EX2＿3有关的电源电路2c 的结构图。电源电路2c是图9的电源电路2的一例。电源电路2c是对图10 的电源电路2a的一部分进行了变形的电路，关于实施例EX2＿3中没有特别 描述的事项，只要不矛盾，则实施例EX2＿1的记载也可以应用于实施例EX2 ＿3。电源电路2c除了晶体管M0，还具有作为调节器部20的一例的、由晶体 管M1～M3以及电阻R1和R2构成的调节器部、以及作为栅极电压生成部30 的一例的、由晶体管M34和M35以及恒流源CC33和CC34构成的栅极电压 生成部。晶体管M34是N沟道增强型的MOSFET，晶体管M35是P沟道增 强型的MOSFET。
电源电路2c中节点Na2和Na3分别相当于输出端TM2和内部电源端TM3。 电源电路2c中，晶体管M0～M3、电阻R1和R2、输入端TM1、节点Na2和 Na3之间的连接关系、以及这些元件的动作与图10的电源电路2a的一样(即，如实施例EX2＿1所描述那样)。
对电源电路2c中其他元件的连接关系以及动作进行说明。晶体管M34的 栅极与节点Na2连接。晶体管M34的漏极与输入端TM1连接。或者，晶体管 M34的漏极可以与节点Na3连接。晶体管M34的源极与晶体管M35的栅极通 过节点131共同连接。恒流源CC33设置在节点131与接地之间进行动作，使 得根据输入电压Vin生成的恒流从节点131流向接地。晶体管M35的漏极与 接地连接。晶体管M0的栅极与节点132连接。节点132也与晶体管M35的 源极连接。恒流源CC34设置在输入端TM1与节点132之间进行动作，使得 根据输入电压Vin生成的恒流从输入端TM1流向节点132。此外，在电源电路2c中将恒流源CC33和CC34中的一方或者双方置换为电阻的变形也是可 以的。
在分别通过记号“VthM34”和VthM35”来表示晶体管M34和M35的阈值 电压。开始输入电压Vin的供给时(例如开始“Va＝Vin”的输入电压Vin的 供给时；参照图4)，在调节器部还未启动的状态下(即输出电压Vout是0V 的状态下)，通过恒流源CC34的结构以及动作决定的正电压(基于输入电压 Vin的正电压)被施加到晶体管M0的栅极，超过晶体管M0的阈值电压的绝 对值|VthM0|的正电压Vdd被施加到节点Na3。由此，调节器部启动，输出 电压Vout为晶体管M34的阈值电压VthM34以上时，使输出电压Vout电平移 位了电压(－VthM34+VthM35)而得的电压为晶体管M0的栅极电压。也就是 说，由输出电压Vout为基准的由晶体管M34和M35的特性决定的电压被设 定为调节器部的电源电压Vdd。
[实施例EX2＿4]
对实施例EX2＿4进行说明。第2实施方式中上述的技术也可以应用于构 成为包含放大器电路的调节器部。图14是实施例EX2＿4涉及的电源电路2d 的结构图。电源电路2d是图9的电源电路2的一例。电源电路2d中，对构成 为包含放大器电路的调节器部应用与实施例EX2＿1(图10)相同的技术。电 源电路2d除了晶体管M0，还具有作为调节器部20的一例的、由放大器电路 21、基准电压生成器22、晶体管M4、电阻R1和R2构成的调节器部、以及 作为栅极电压生成部30的一例的、由晶体管M31和恒流源CC31构成的栅极 电压生成部。此外，晶体管M4可以理解为包含在放大器电路21的构成要素 中。
电源电路2d中，晶体管M0是N沟道耗尽型的MOSFET。放大器电路21 由晶体管M21～M24和恒流源CC21构成。晶体管M23和M24是N沟道增 强型的MOSFET。晶体管M4、M21、M22和M31是P沟道增强型的MOSFET。
电源电路2d中，节点Nb2和Nb3分别相当于输出端TM2和内部电源端 TM3。电源电路2d中，晶体管M4作为输出晶体管发挥功能(因此晶体管M4 有时称为输出晶体管)，通过节点Nb2(输出端TM2)的电源电路2d的输出 电流流经输出晶体管M4。放大器电路21是将节点Nb3的电压用作正侧的电 源电压Vdd且将接地的电压用作负侧的电源电压来进行动作的放大器。基准电压生成器22生成具有规定的正的直流电压值的基准电压Vref。
晶体管M0的漏极与输入端TM1连接。电源电路2d中，晶体管M0的源 极和晶体管M4的源极通过节点Nb3而共同连接。晶体管M4的漏极与节点 Nb2连接。
晶体管M21和M22的源极通过节点Nb3彼此共同连接。晶体管M21和 M23的各漏极与输出晶体管M4的栅极彼此共同连接。晶体管M21的栅极、 晶体管M22的栅极和漏极、晶体管M24的漏极彼此共同连接。晶体管M23 和M24的各源极在恒流源CC21的一端彼此共同连接。恒流源CC21的另一端 与接地连接。恒流源CC21进行动作使得恒流从晶体管M23和M24的各源极 流向接地。
此外，节点Nb2与电阻R2的一端连接，电阻R2的另一端经由电阻R1 与接地连接。也就是说，节点Nb2(输出端TM2)通过电阻R1和R2的串联 电路而被下拉。电阻R1和R2相互连接的节点处产生与输出电压Vout成比例 的反馈电压Vfb。放大器电路21具有非反相输入端、反相输入端以及输出端。 放大器电路21中，对相当于反相输入端的晶体管M23的栅极输入基准电压 Vref，对相当于非反相输入端的晶体管M24的栅极输入反馈电压Vfb。晶体管 M21和M23的漏极之间的共同连接节点相当于放大器电路21的输出端，该输 出端与输出晶体管M4的栅极连接。
电源电路2d中，放大器电路21控制输出晶体管M4的栅极电压以使反馈 电压Vfb与基准电压Vref一致。因此，由电阻R1和R2的电阻值以及基准电 压Vref规定的电压为输出电压Vout的目标电压Vtg，连续控制输出晶体管M4 的导通电阻值以使输出电压Vout与目标电压Vtg一致。
另一方面，节点Nb2与晶体管M31的栅极连接，晶体管M31的漏极与接 地连接。晶体管M0的栅极与节点111连接。节点111与晶体管M31的源极 连接。恒流源CC31设置在输入端TM1与节点111之间进行动作，使得根据 输入电压Vin生成的恒流从输入端TM1流向节点111。此外，在电源电路2d 中将恒流源CC31置换为电阻的变形也是可以的。
通过记号“VthM31”来表示晶体管M31的阈值电压时，晶体管M0的栅极 电压为电压(Vout+VthM31)。即，使输出电压Vout电平移位了阈值电压VthM31而得的电压为晶体管M0的栅极电压。这样的话，节点Nb3的电压Vdd为电 压(Vout+VthM31+|VthM0|)。即，开始输入电压Vin的供给时(例如开始 “Va＝Vin”的输入电压Vin的供给时；参照图4)，即使输出电压Vout是0V 也对晶体管M0的栅极施加基于输入电压Vin的正电压(VthM31)，结果，对节 点Nb3施加电压(VthM31+|VthM0|)。因此，电源电路2d的调节器部可以 构成为：在“Vdd＝VthM31+|VthM0|”的状态下，包含放大器电路21的调 节器部可以启动(即输出电压Vout可以从0V上升)。
电源电路2d中，即使输出电压Vout是0V也对晶体管M0的栅极施加电 压“VthM31”，因此，也可以使晶体管M0为N沟道增强型的MOSFET。
可以在节点111的电位上升的方向追加在节点111与晶体管M31的源极 之间二极管连接的1个以上的P沟道增强型的MOSFET，由此电路的通用性 得以提升。图15表示作为上述追加而追加了1个MOSFETM32(二极管连接 的1个P沟道增强型的MOSFET)的电源电路2d’的结构。
电源电路2d中，可以将晶体管M0构成为高耐压元件，该情况下，即使 将晶体管M4和M21～M24构成为低耐压元件，也能够实现与晶体管M0相连 的电路整体的高耐压化(后述的图16以及图17的电源电路2e以及2f也一样)。 但是，也可以全部通过低耐压元件或者高耐压元件来构成这些晶体管(后述的 图16和图17的电源电路2e和2f也一样)。
电源电路2d的调节器部具有：控制部，其根据输出电压Vout来控制输出 晶体管M4的栅极，该控制部构成为包含放大器电路21、基准电压生成器22、 电阻R1和R2。
这里，假设晶体管M0具有放大器电路21的消耗电流以及电源电路2d的 输出电流(即流经输出晶体管M4的电流)的总量以上的电流能力。其中，虽然没有特别图示，但是在图14的电源电路2d中，可以设置成将输出晶体管 M4的源极不是与节点Nb3(内部电源端TM3)而是与输入端TM1直接连接， 由此针对晶体管M0的电流能力的要求得以缓和。
此外，也可以通过N沟道增强型的MOSFET来构成输出晶体管M4。但 是，该情况下，需要使输出晶体管M4的源极和漏极的关系从上述的关系反转， 电压Vref和Vfb的供给目的地也从上述的目的地反转。
[实施例EX2＿5]
对实施例EX2＿5进行说明。图16是实施例EX2＿5涉及的电源电路2e 的结构图。电源电路2e是图9的电源电路2一例。电源电路2e是对图14的 电源电路2d的一部分进行了变形的电路，关于实施例EX2＿5中没有特别描 述的事项，只要不矛盾，则实施例EX2＿4的记载可以应用于实施例EX2＿5。 电源电路2e中，针对构成为包含放大器电路的调节器部应用与实施例EX2＿2 (图12)相同的技术。电源电路2e除了晶体管M0，还具有作为调节器部20的一例的、由放大器电路21、基准电压生成器22、晶体管M4、电阻R1和 R2构成的调节器部、以及作为栅极电压生成部30的一例的、由晶体管M33 和恒流源CC32构成的栅极电压生成部。晶体管M33是N沟道耗尽型的 MOSFET。此外，也可以理解为晶体管M4包含在放大器电路21的构成要素 中。
电源电路2e中，节点Nb2和Nb3分别相当于输出端TM2和内部电源端 TM3。电源电路2e中，晶体管M0、M4、M21～M24、电阻R1和R2、基准 电压生成器22、恒流源CC21、输入端TM1、节点Nb2和Nb3之间的连接关 系、以及这些元件的动作与图14的电源电路2d的相同(即，如实施例EX2 ＿4所描述那样)。
对电源电路2e的其他元件的连接关系以及动作进行说明。晶体管M33的 栅极与节点Nb2连接。晶体管M33的漏极与输入端TM1连接。或者，晶体 管M33的漏极可以与节点Nb3连接。晶体管M33的源极与晶体管M0的栅极 通过节点121共同连接。恒流源CC32设置在节点121与接地之间进行动作， 使得根据输入电压Vin生成的恒流从节点121流向接地。此外，在电源电路 2e中将恒流源CC32置换为电阻的变形也是可以的。
因此，通过记号“VthM33”来表示晶体管M33的阈值电压时，晶体管M0 的栅极电压为电压(Vout－VthM33)。即，使输出电压Vout电平移位了阈值电 压VthM33而得的电压为晶体管M0的栅极电压。阈值电压VthM33具有负电压 值。通过“|VthM33|”来表示阈值电压VthM33的绝对值时，节点Nb3的电压 Vdd为电压(Vout+|VthM33|+|VthM0|)。即，开始输入电压Vin的供给时(例如开始“Va＝Vin”的输入电压Vin的供给时；参照图4)，即使输出电 压Vout是0V也对晶体管M0的栅极施加基于输入电压Vin的正电压(| VthM33|)，结果，对节点Nb3施加电压(|VthM33|+|VthM0|)。因此，电 源电路2e的调节器部可以构成为：在“Vdd＝|VthM33|+|VthM0|”的状 态下，包含放大器电路21的调节器部可以启动(即输出电压Vout可以从0V 上升)。
电源电路2e中，即使输出电压Vout是0V也对晶体管M0的栅极施加电 压“|VthM33|”，因此，也可以使晶体管M0为N沟道增强型的MOSFET。
[实施例EX2＿6]
对实施例EX2＿6进行说明。图17是实施例EX2＿6涉及的电源电路2f 的结构图。电源电路2f是图9的电源电路2的一例。电源电路2f是对图14 的电源电路2d的一部分进行了变形的电路，关于实施例EX2＿6中没有特别 描述的事项，只要不矛盾，则实施例EX2＿4的记载可以应用于实施例EX2 ＿6。电源电路2f中，对构成为包含放大器电路的调节器部应用与实施例EX2 ＿3(图13)相同的技术。电源电路2f除了晶体管M0，还具有作为调节器部 20的一例的、由放大器电路21、基准电压生成器22、晶体管M4、电阻R1 和R2构成的调节器部、以及作为栅极电压生成部30的一例的、由晶体管M34 和M35以及恒流源CC33和CC34构成的栅极电压生成部。晶体管M34是N 沟道增强型的MOSFET，晶体管M35是P沟道增强型的MOSFET。此外，可以理解为晶体管M4包含在放大器电路21的构成要素中。
电源电路2f中，节点Nb2和Nb3分别相当于输出端TM2和内部电源端TM3。电源电路2f中，晶体管M0、M4、M21～M24、电阻R1和R2、基准 电压生成器22、恒流源CC21、输入端TM1、节点Nb2和Nb3之间的连接关系、以及这些元件的动作与图14的电源电路2d的相同(即，如实施例EX2 ＿4所描述那样)。
对电源电路2f的其他元件的连接关系以及动作进行说明。晶体管M34的 栅极与节点Nb2连接。晶体管M34的漏极与输入端TM1连接。或者，晶体 管M34的漏极可以与节点Nb3连接。晶体管M34的源极与晶体管M35的栅 极通过节点131而共同连接。恒流源CC33设置在节点131与接地之间进行动 作，使得根据输入电压Vin生成的恒流从节点131流向接地。晶体管M35的 漏极与接地连接。晶体管M0的栅极与节点132连接。节点132也与晶体管 M35的源极连接。恒流源CC34设置在输入端TM1与节点132之间进行动作， 使得根据输入电压Vin生成的恒流从输入端TM1流向节点132。此外，在电源电路2f中将恒流源CC33和CC34的一方或者双方置换为电阻的变形也是可 以的。
分别通过记号“VthM34”以及VthM35”来表示晶体管M34以及M35的阈 值电压。开始输入电压Vin的供给时(例如开始“Va＝Vin”的输入电压Vin 的供给时；参照图4)，在调节器部还未启动的状态下(即输出电压Vout是0V 的状态下)，通过恒流源CC34的结构以及动作决定的正电压(基于输入电压 Vin的正电压)被施加到晶体管M0的栅极，超过晶体管M0的阈值电压的绝 对值|VthM0|的正电压Vdd被施加到节点Nb3。由此，包含放大器电路21 的调节器部启动，在输出电压Vout为晶体管M34的阈值电压VthM34以上时， 使输出电压Vout电平移位了电压(－VthM34+VthM35)而得的电压为晶体管 M0的栅极电压。也就是说，由以输出电压Vout为基准的由晶体管M34和M35 的特性决定的电压被设定为调节器部的电源电压Vdd。
＜＜第3实施方式＞＞
对本发明的第3实施方式进行说明。图18表示第3实施方式涉及的电源 装置200。电源装置200接受正的输入电压VIN(例如5V～45V)，通过对输入 电压VIN进行降压来生成所希望的正的输出电压VOUT(例如3.3V或者5V)。 电源装置200可以是分类为LDO(Low DropOut)调节器的电源装置。
图19表示电源装置200的一例即电源装置200a的结构。电源装置200a 具有第1电源电路210以及第2电源电路220。
第1电源电路210是通过对输入电压VIN进行降压来生成内部电源电压 VREG(例如4V～5V)的内部电源电路。作为第1电源电路210，可以使用第 1实施方式涉及的电源电路1(1a、1b、1c、1d)或者第2实施方式涉及的电 源电路2(2a、2a’、2b、2c、2d、2d’、2e、2f)。该情况下，可以将输入电压VIN、内部电源电压VREG分别视为上述输入电压Vin、输出电压Vout。
第2电源电路220是通过对输入电压VIN进行降压来生成输出电压VOUT的线性电源电路，具有构成为P沟道增强型的MOSFET的输出晶体管221、 放大器电路222、电阻223和224、生成以及输出内部基准电压VREF的内部基 准电压生成器225。内部基准电压VREF具有规定的正的直流电压值(例如1V)。
输出晶体管221的源极与被施加输入电压VIN的输入端231连接，输出晶 体管221的漏极和电阻224的一端与被施加输出电压VOUT的输出端232连接。 电阻224的另一端经由电阻223与接地连接。电阻223和224相互连接的节点 处产生与输出电压VOUT成比例的反馈电压VFB。放大器电路222是根据内部 电源电压VREG进行驱动的放大器，具有非反相输入端、反相输入端以及输出 端。放大器电路222中，对反相输入端输入来自生成器225的内部基准电压 VREF，对非反相输入端输入反馈电压VFB。放大器电路222的输出端与输出晶 体管221的栅极连接。
第2电源电路220中，放大器电路222控制输出晶体管221的栅极电压， 以使反馈电压VFB与内部基准电压VREF一致。因此，连续控制输出晶体管221 的导通电阻值以使输出电压VOUT与由电阻223和224的电阻值以及内部基准 电压VREF决定的电压一致。
内部基准电压生成器225根据输入电压VIN或者内部电源电压VREG生成 内部基准电压VREF。作为内部基准电压生成器225，可以使用第1实施方式涉 及的电源电路1(1a、1b、1c、1d)或者第2实施方式涉及的电源电路2(2a、 2a’、2b、2c、2d、2d’、2e、2f)。该情况下，可以将输入电压VIN或者内部电 源电压VREG视为上述的输入电压Vin，并且可以将内部基准电压VREF视为上 述的输出电压Vout。
内部基准电压VREF或内部电源电压VREG响应输入变动而进行变动时，有 时输出电压VOUT变化，或在输出电压VOUT产生过冲。这可能导致接受输出电 压VOUT来驱动的负载(未图示)的误动作或损坏。如果对输入变动使用具有 高性能的电源电路1或者2来生成内部基准电压VREF或者内部电源电压VREG， 则能够获得稳定的输出电压VOUT。
此外，虽然没有特别图示，但是也可以将第2电源电路220构成为开关电 源电路。
图18的电源装置200可以是通过半导体集成电路而形成的电源IC。图19 的电源装置200a中，对作为生成内部基准电压VREF或者内部电源电压VREG的内部电源电路，利用第1或者第2实施方式涉及的电源电路1或者2的示例 进行了说明，但是根据电源电路1或者2的晶体管M0(参照图3等)的电流 能力，电源电路1或者2本身可以是电源装置200。该情况下，可以将输入电 压VIN、输出电压VOUT分别视为上述的输入电压Vin、输出电压Vout。
＜＜第4实施方式＞＞
对本发明的第4实施方式进行说明。可以将第3实施方式涉及的电源装置 200的输出电压VOUT供给到任意负载。如图20所示，可以构成具有电源装置 200和从电源装置200接受电力供给的负载LD(即，通过来自电源装置200 的输出电压VOUT来驱动的负载)的任意设备300。设备300可以是搭载于汽 车等车辆的设备(即车载设备)，也可以是工业设备、办公设备、家电设备、 便携设备等。
图21表示搭载了设备300的汽车即车辆310的概略结构。车辆310中， 输入电压VIN从设置在车辆310的电池BAT供给到电源装置200。车辆310中， 负载LD可以是设置在车辆310的任意电气设备。例如，负载LD可以是ECU (Electronic Control Unit)。该ECU进行车辆310的行驶控制、设置在车辆310 的空调机、灯、电动窗、安全气囊的驱动控制等。或者，例如这些空调机、灯、 电动窗或者安全气囊是负载LD。
＜＜第5实施方式＞＞
对本发明的第5实施方式进行说明。第5实施方式中，对能够应用于上述 第1～第4实施方式的变形技术等进行说明。
在不损害本发明精神的范围内，上述的各晶体管可以是任意种类的晶体管。 即，例如在不损害本发明精神的范围内，可以实现将MOSFET的沟道型从N 沟道型向P沟道型的变形、或从P沟道型向N沟道型的变形(随着沟道型的 变形，也要进行所需的电路变形)。此外，例如作为MOSFET，可以将上述的若干晶体管在不损害本发明精神的范围内置换为接合型FET、IGBT(Insulated Gate Bipolar Transistor)或者双极晶体管。任意晶体管具有第1电极、第2电 极以及控制电极。FET中，第1和第2电极中的一方是漏极而另一方是源极, 且控制电极是栅极。IGBT中，第1和第2电极中的一方是集电极而另一方是发射极，且控制电极是栅极。不属于IGBT的双极晶体管中，第1和第2电极 中的一方是集电极而另一方是发射极，且控制电极是基极。
第1实施方式涉及的电源电路1或者第2实施方式涉及的电源电路2中(参 照图3或者图9)，晶体管M0***到输入电压Vin的输入端TM1与内部电源 端TM3之间，因此可以称为***晶体管。此外，晶体管M0具有不依赖输入电压Vin而通过与输出电压Vout对应的电压对施加到内部电源端TM3的电压 Vdd(对调节器部的电源电压)进行钳位的功能，因此，也可以将晶体管M0 称为钳位晶体管或者电源钳位元件。
本发明的实施方式在权利要求书所示的技术思想的范围内可以适当地进 行各种变更。以上实施方式只是本发明的实施方式的例子，本发明以及各构成 要件的用语含义并不局限于以上实施方式所记载的内容。上述说明书中所示的 具体数值仅是示例，当然也可以将其变更为各种数值。

Claims (3)

1.一种电源电路，其根据施加到输入端的输入电压从输出端输出输出电压，其特征在于，
所述电源电路具有：
N沟道耗尽型的***晶体管，其***到所述输入端与内部电源端之间；以及
调节器部，其将施加到所述内部电源端的电压用作电源电压来生成所述输出电压，
将所述***晶体管的栅极与所述输出端连接，
所述***晶体管的漏极、源极分别与所述输入端、所述内部电源端连接，
所述调节器部具有：
输出晶体管，其设置在所述内部电源端或者所述输入端与所述输出端之间；以及
控制部，其根据所述输出电压来控制所述输出晶体管的栅极，
所述输出晶体管由N沟道耗尽型的晶体管构成，
所述控制部具有：
设置在所述输出端以及接地间的电路且是第1电阻以及第2电阻的串联电路；
由N沟道耗尽型的晶体管构成的第1晶体管；以及
由N沟道增强型的晶体管构成的第2晶体管，
所述输出端通过所述串联电路被下拉，
所述第1晶体管的漏极与所述内部电源端连接，所述第1晶体管的栅极和源极与所述输出晶体管的栅极连接，
所述第1电阻和所述第2电阻相互连接的节点处产生的反馈电压被供给到所述第2晶体管的栅极，所述第2晶体管的源极与接地连接，所述第2晶体管的漏极与所述输出晶体管的栅极连接。
2.一种电源装置，其特征在于，
具有权利要求1所述的电源电路来作为生成内部基准电压或者内部电源电压的内部电源电路。
3.一种车辆，其特征在于，具有：
权利要求2所述的电源装置；以及
负载，其从所述电源装置接受电力供给。
CN202010281043.7A 2019-04-12 2020-04-10 电源电路、电源装置以及车辆 Active CN111817554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019076251A JP7304729B2 (ja) 2019-04-12 2019-04-12 電源回路、電源装置及び車両
JP2019-076251 2019-04-12

Publications (2)

Publication Number Publication Date
CN111817554A CN111817554A (zh) 2020-10-23
CN111817554B true CN111817554B (zh) 2024-05-14

Family

ID=72747793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010281043.7A Active CN111817554B (zh) 2019-04-12 2020-04-10 电源电路、电源装置以及车辆

Country Status (3)

Country Link
US (1) US10996696B2 (zh)
JP (1) JP7304729B2 (zh)
CN (1) CN111817554B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020135372A (ja) 2019-02-19 2020-08-31 ローム株式会社 電源回路
JP7479765B2 (ja) * 2020-08-21 2024-05-09 エイブリック株式会社 基準電圧回路
US11599132B2 (en) * 2021-02-26 2023-03-07 Nuvoton Technology Corporation Method and apparatus for reducing power-up overstress of capacitor-less regulating circuits
JPWO2022244724A1 (zh) * 2021-05-21 2022-11-24
CN115268547B (zh) * 2022-08-09 2023-11-07 骏盈半导体(上海)有限公司 带隙基准电路
FR3140986A1 (fr) * 2022-10-17 2024-04-19 Stmicroelectronics (Rousset) Sas Circuit régulateur de tension

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113321A (ja) * 2009-11-26 2011-06-09 Torex Semiconductor Ltd 基準電圧回路
CN102467145A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种采用高压耗尽nmos管结构的高压转低压电源电路
CN103294089A (zh) * 2012-03-02 2013-09-11 株式会社理光 电子线路
CN104714585A (zh) * 2013-12-13 2015-06-17 精工电子有限公司 稳压器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004362250A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 安定化電源回路
US7196501B1 (en) * 2005-11-08 2007-03-27 Intersil Americas Inc. Linear regulator
JP5649857B2 (ja) * 2010-06-21 2015-01-07 ルネサスエレクトロニクス株式会社 レギュレータ回路
JP5581868B2 (ja) * 2010-07-15 2014-09-03 株式会社リコー 半導体回路及びそれを用いた定電圧回路
US9632521B2 (en) * 2013-03-13 2017-04-25 Analog Devices Global Voltage generator, a method of generating a voltage and a power-up reset circuit
US8917070B2 (en) * 2013-03-14 2014-12-23 Vidatronic, Inc. LDO and load switch supporting a wide range of load capacitance
JP6317269B2 (ja) * 2015-02-02 2018-04-25 ローム株式会社 定電圧生成回路
US9513647B2 (en) * 2015-03-30 2016-12-06 Analog Devices Global DC linear voltage regulator comprising a switchable circuit for leakage current suppression
US9665112B2 (en) * 2015-05-15 2017-05-30 Analog Devices Global Circuits and techniques including cascaded LDO regulation
CN107632658A (zh) * 2017-10-30 2018-01-26 杭州洪芯微电子科技有限公司 高电源抑制比的低压差线性稳压器
JP2020135372A (ja) * 2019-02-19 2020-08-31 ローム株式会社 電源回路
JP7479765B2 (ja) * 2020-08-21 2024-05-09 エイブリック株式会社 基準電圧回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113321A (ja) * 2009-11-26 2011-06-09 Torex Semiconductor Ltd 基準電圧回路
CN102467145A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种采用高压耗尽nmos管结构的高压转低压电源电路
CN103294089A (zh) * 2012-03-02 2013-09-11 株式会社理光 电子线路
CN104714585A (zh) * 2013-12-13 2015-06-17 精工电子有限公司 稳压器

Also Published As

Publication number Publication date
US20200326737A1 (en) 2020-10-15
CN111817554A (zh) 2020-10-23
US10996696B2 (en) 2021-05-04
JP2020173702A (ja) 2020-10-22
JP7304729B2 (ja) 2023-07-07

Similar Documents

Publication Publication Date Title
CN111817554B (zh) 电源电路、电源装置以及车辆
US7518352B2 (en) Bootstrap clamping circuit for DC/DC regulators and method thereof
US9966871B2 (en) Rectification device, alternator, and power conversion device
KR101062265B1 (ko) 강압형 스위칭 레귤레이터
US10295577B1 (en) Current sensor with extended voltage range
KR100666977B1 (ko) 다전원 공급 회로 및 다전원 공급 방법
JP6951305B2 (ja) 定電圧回路
US9531259B2 (en) Power supply circuit
JP7032154B2 (ja) スイッチング回路、半導体装置、ｄｃ／ｄｃコンバータ
JP2007201595A (ja) ドライブ装置
CN111628649B (zh) 电源电路以及电源装置
KR20000056021A (ko) 전압 강압 회로
JP2022103616A (ja) スイッチング電源用回路及びスイッチング電源装置
CN111831046B (zh) 输出级电路及其稳压器
CN114337268A (zh) 一种升压电路、芯片及电子设备
CN114244082A (zh) 一种驱动电路、芯片及电子设备
CN114115408A (zh) 调节器用半导体集成电路
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
JP7273622B2 (ja) 電源回路及び電源装置
US20240152168A1 (en) Linear regulator
JP7438092B2 (ja) 電圧生成回路および半導体モジュール
EP3382494A1 (en) Semiconductor integrated circuit and constant current driving system
CN117155079B (zh) 应用于功率开关的驱动电路及电源管理芯片
CN113625820B (zh) 一种宽电源电压范围的限流保护电路
US20230412077A1 (en) Switching power supply circuit and switching power supply device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant