CN111696851A - 成膜方法和热处理装置 - Google Patents

成膜方法和热处理装置 Download PDF

Info

Publication number
CN111696851A
CN111696851A CN202010130587.3A CN202010130587A CN111696851A CN 111696851 A CN111696851 A CN 111696851A CN 202010130587 A CN202010130587 A CN 202010130587A CN 111696851 A CN111696851 A CN 111696851A
Authority
CN
China
Prior art keywords
film
forming
semiconductor film
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010130587.3A
Other languages
English (en)
Other versions
CN111696851B (zh
Inventor
本山丰
林宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111696851A publication Critical patent/CN111696851A/zh
Application granted granted Critical
Publication of CN111696851B publication Critical patent/CN111696851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及成膜方法和热处理装置。[课题]提供降低基板的翘曲、且能形成埋入特性良好的半导体膜的技术。[解决方案]本公开的一方式的成膜方法具备如下工序：在凹部中成膜为非晶态半导体膜的工序；对前述非晶态半导体膜进行热处理而形成多晶半导体膜的工序；和，在通过前述热处理形成的前述多晶半导体膜上，成膜为多晶半导体膜的工序。

Description

成膜方法和热处理装置
技术领域
本公开涉及成膜方法和热处理装置。
背景技术
已知有如下技术：在孔、沟槽等槽中交替重复成膜和蚀刻，进行成膜使得在槽中埋入硅膜(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2013-239717号公报
发明内容
发明要解决的问题
本公开提供降低基板的翘曲、且能形成埋入特性良好的半导体膜的技术。
用于解决问题的方案
本公开的一方式的成膜方法具备如下工序：在凹部中成膜为非晶态半导体膜的工序；对前述非晶态半导体膜进行热处理而形成多晶半导体膜的工序；和，在通过前述热处理形成的前述多晶半导体膜上，成膜为多晶半导体膜的工序。
发明的效果
根据本公开，降低基板的翘曲、且能形成埋入特性良好的半导体膜。
附图说明
图1为示出第1实施方式的成膜方法的工序剖视图。
图2为用于说明第1实施方式的成膜方法的效果的图(1)。
图3为用于说明第1实施方式的成膜方法的效果的图(2)。
图4为示出第2实施方式的成膜方法的工序剖视图。
图5为示出第3实施方式的成膜方法的工序剖视图。
图6为示出第4实施方式的成膜方法的工序剖视图
图7为示出用于实施一实施方式的成膜方法的热处理装置的一例的图。
图8为用于说明图7的热处理装置的处理容器的图。
附图标记说明
1 热处理装置
34 处理容器
40 气体供给部
42 加热部
95 控制部
具体实施方式
以下，边参照所附的附图边对本公开的非限定性的示例的实施方式进行说明。所附的全部附图中，对相同或对应的构件或部件标注相同或对应的附图标记，省略重复的说明。
〔成膜方法〕
(第1实施方式)
参照图1，对第1实施方式的成膜方法进行说明。图1为示出第1实施方式的成膜方法的工序剖视图。
首先，准备在表面形成有凹部102的基板101(参照图1的(a))。基板101例如可以为硅基板等半导体基板。凹部102例如可以为沟槽、孔。另外，在凹部102的表面可以形成例如氧化硅膜(SiO2膜)、氮化硅膜(SiN膜)等绝缘膜。
接着，向基板101供给晶种层用的硅原料气体，在基板101上成膜为晶种层103(参照图1的(b))。一实施方式中，晶种层103是使用氨基硅烷系气体作为晶种层用的硅原料气体而成膜得到的。作为氨基硅烷系气体，例如可以举出DIPAS(二异丙基氨基硅烷)、3DMAS(三(二甲基氨基)硅烷)、BTBAS(双叔丁基氨基硅烷)。另外，晶种层103也可以是使用在一分子中包含2个以上的硅(Si)的高阶硅烷系气体作为晶种层用的硅原料气体而成膜得到的。作为高阶硅烷系气体，例如可以举出Si2H6、Si3H8、Si4H10。另外，晶种层103也可以是使用氢化硅气体和含卤素的硅气体作为晶种层用的硅原料气体而成膜得到的。作为氢化硅气体，例如可以举出SiH4、Si2H6、Si3H8。作为含卤素的硅气体，例如可以举出SiF4、SiHF3、SiH2F2、SiH3F等含氟的硅气体、SiCl4、SiHCl3、SiH2Cl2(DCS)、SiH3Cl等含氯的硅气体、SiBr4、SiHBr3、SiH2Br2、SiH3Br等含溴的硅气体。进而，晶种层103不限定于上述任意单层膜，也可以为通过上述组合而成膜的层叠膜。晶种层103的成膜方法可以利用例如化学气相沉积(CVD：ChemicalVaporDeposition)法。另外，使用氨基硅烷系气体作为晶种层用的硅原料气体的情况下，优选设为不引起热分解的温度。如此在基板101上成膜为晶种层103，从而可以降低在晶种层103上成膜的非晶态硅膜104的粗糙度。需要说明的是，也可以在基板101上成膜为后述的非晶态硅膜104而不成膜为晶种层103。
接着，向基板101供给硅原料气体，在晶种层103上成膜为非晶态硅膜104(参照图1的(c))。一实施方式中，例如通过CVD法，在将基板101加热至规定温度(例如550℃以下)的状态下供给硅原料气体，在晶种层103上保形地成膜为非晶态硅膜104。非晶态硅膜104可以为无掺杂硅膜，也可以为掺杂了杂质的硅膜。作为杂质，例如可以举出硼(B)、磷(P)、砷(As)、氧(O)、碳(C)。作为硅原料气体，只要能用于CVD法即可，例如可以将氢化硅气体、含卤素的硅气体、氨基硅烷系气体中的1个或多个组合而利用。作为氢化硅气体，例如可以举出SiH4、Si2H6、Si3H8。作为含卤素的硅气体，例如可以举出SiF4、SiHF3、SiH2F2、SiH3F等含氟的硅气体、SiCl4、SiHCl3、SiH2Cl2(DCS)、SiH3Cl等含氯的硅气体、SiBr4、SiHBr3、SiH2Br2、SiH3Br等含溴气体。作为氨基硅烷系气体，例如可以举出DIPAS(二异丙基氨基硅烷)、3DMAS(三(二甲基氨基)硅烷)、BTBAS(双叔丁基氨基硅烷)。另外，作为掺杂杂质时的含杂质的气体，例如可以举出B2H6、BCl3、PH3、AsH3。
接着，将基板101加热至规定温度(例如600℃以上)，对非晶态硅膜104进行热处理，从而使非晶态硅膜104多晶化，形成多晶硅膜105(参照图1的(d))。热处理例如可以在真空气氛中进行，也可以在非活性气体气氛中进行，优选在氢气氛中进行使得硅膜的粗糙度不恶化。规定温度只要为非晶态硅膜104多晶化的温度即可，例如可以是成膜为非晶态硅膜104的工序的温度以上。另外，规定温度优选为与成膜为后述的多晶硅膜105的工序大致相同的温度。由此，移至形成后述的多晶硅膜105的工序时无需变更温度，因此，可以削减变更温度所需的时间，生产率改善。
接着，向基板101供给硅原料气体，在通过热处理而多晶化了的多晶硅膜105上，以埋入凹部102的方式成膜为多晶硅膜105(参照图1的(e))。一实施方式中，例如通过CVD法，在将基板101加热至高于成膜为非晶态硅膜104的工序中的温度的温度(例如600℃以上)的状态下，供给硅原料气体，以埋入凹部102的方式成膜为多晶硅膜105。
根据以上中说明的第1实施方式的成膜方法，在凹部102成膜为非晶态硅膜104，进行热处理而形成多晶硅膜105后，在凹部102成膜为多晶硅膜105，埋入凹部102。由此，对非晶态硅膜104进行热处理时由于凹部102不埋入，因此，即使非晶态硅膜104经热处理而氢从膜中脱离而产生膜收缩，在凹部102的宽度缩小的方向上也基本不产生力。因此，可以抑制基板101的翘曲。另外，埋入至凹部102的硅膜多晶化，因此，例如后续工序中，即使基板101被暴露于高温(例如700℃以上)，也不易产生氢从膜中的脱离。因此，可以抑制后续工序中的基板101的翘曲。
与此相对，例如如图2的(a)所示那样，在基板101的凹部102中埋入非晶态硅膜104的情况下，埋入特性良好，但如图2的(b)所示那样，产生在基板101上非晶态硅膜104成膜了的一侧的面成为凸的翘曲。而且，例如后续工序中，基板101如果被暴露于高温(例如700℃以上)，则非晶态硅膜104多晶化而形成多晶硅膜105。此时，如图3的(a)的箭头所示那样，氢(H2)从膜中脱离，对凹部102的宽度缩小的方向施加力。因此，如图3的(b)所示那样，在基板101上，产生在凹部102形成有多晶硅膜105的一侧的面成为凹的大的翘曲。如此如果在基板101上产生大的翘曲，则基板101的转移变困难。需要说明的是，凹部102的表面积中所占的比率越多，而且长径比越变大，基板101的翘曲越变大。
另一方面，仅从在降低基板101的翘曲的方面而言，认为在凹部102上直接形成多晶硅膜。然而，例如，形成多晶硅膜的基板表面为绝缘膜的情况下，如果直接形成多晶硅膜，则成为表面粗糙度非常大的膜，其结果，埋入特性恶化。因此，难以兼顾翘曲与埋入。与此相对，如第1实施方式的成膜方法那样，形成表面粗糙度小的非晶态硅膜后，通过热处理而多晶化了的多晶硅膜可以维持粗糙度小的状态。而且，在粗糙度小的多晶硅膜上形成的多晶硅也可以维持小的粗糙度并成膜。因此，可以形成埋入特性良好的硅膜。
另外，上述例子中，对在凹部102中埋入硅膜的情况进行了说明，但不限定于此。例如，在凹部102中埋入锗膜、硅锗膜的情况下，也可以应用上述成膜方法。锗膜和硅锗膜例如可以为无掺杂膜，也可以为掺杂膜。
埋入锗膜的情况下，可以利用例如锗原料气体代替硅原料气体。另外，可以利用例如含卤素的锗气体代替含卤素的硅气体。另外，可以利用例如氢化锗气体代替氢化硅气体。另外，可以利用例如氨基锗系气体代替氨基硅烷系气体。
含卤素的锗气体例如可以为GeF4、GeHF3、GeH2F2、GeH3F等含氟的锗气体、GeCl4、GeHCl3、GeH2Cl2、GeH3Cl等含氯的锗气体、GeBr4、GeHBr3、GeH2Br2、GeH3Br等含溴气体。氢化锗气体例如可以为GeH4、Ge2H6、Ge3H8。氨基锗系气体例如可以为DMAG(二甲基氨基锗)、DEAG(二乙基氨基锗)、BDMAG(双(二甲基氨基)锗)、BDEAG(双(二乙基氨基)锗)、3DMAG(三(二甲基氨基)锗)。
埋入硅锗膜的情况下，可以利用例如硅原料气体和锗原料气体代替硅原料气体。另外，可以利用例如含卤素的硅气体和含卤素的锗气体代替含卤素的硅。另外，可以利用例如氢化硅气体和氢化锗气体代替氢化硅气体。另外，可以利用例如氨基硅烷系气体和氨基锗系气体代替氨基硅烷系气体。
(第2实施方式)
参照图4，对第2实施方式的成膜方法进行说明。图4为示出第2实施方式的成膜方法的工序剖视图。
首先，准备在表面形成有凹部202的基板201(参照图4的(a))。基板201和凹部202可以与第1实施方式中的基板101和凹部102同样。另外，在凹部202的表面可以形成例如氧化硅膜(SiO2膜)、氮化硅膜(SiN膜)等绝缘膜。
接着，向基板201供给晶种层用的硅原料气体，在基板201上成膜为晶种层203(参照图4的(b))。成膜为晶种层203的方法可以与第1实施方式中的成膜为晶种层103的方法同样。需要说明的是，可以在基板201上成膜为后述的非晶态硅膜204而不成膜为晶种层203。
接着，向基板201供给硅原料气体，在晶种层203上成膜为非晶态硅膜204。成膜为非晶态硅膜204的方法可以与第1实施方式中的成膜为非晶态硅膜104的方法同样。
接着，向基板201供给含卤素的蚀刻气体，以凹部202的下部的膜厚比上部还厚的方式对非晶态硅膜204进行蚀刻(参照图4的(c))。由此，凹部202的上部的开口扩展。需要说明的是，图4的(c)中，示出在凹部202的上表面残留有非晶态硅膜204的情况，但也可以露出凹部202的上表面。含卤素的蚀刻气体例如可以为Cl2、HCl、F2、Br2、HBr、HI，还可以为它们的混合气体。
接着，将基板201加热至规定温度，对非晶态硅膜204进行热处理，从而使非晶态硅膜204多晶化，形成多晶硅膜205(参照图4的(d))。热处理的条件可以与第1实施方式的热处理的条件同样。
接着，向基板201供给硅原料气体，在通过热处理而多晶化了的多晶硅膜205上，以埋入凹部202的方式成膜为多晶硅膜205(参照图4的(e))。成膜为多晶硅膜205的方法可以与第1实施方式中的成膜为多晶硅膜105的方法同样。
根据以上中说明的第2实施方式的成膜方法，在凹部202成膜为非晶态硅膜204，进行热处理而形成多晶硅膜205后，在凹部202成膜为多晶硅膜205，埋入凹部202。由此，对非晶态硅膜204进行热处理时由于凹部202不埋入，因此，即使非晶态硅膜204经热处理而氢从膜中脱离而产生膜收缩，在凹部202的宽度缩小的方向上也基本不产生力。因此，可以抑制基板201的翘曲。另外，凹部202中埋入的硅膜多晶化，因此，例如后续工序中，即使基板201被暴露于高温(例如700℃以上)，也不易产生氢从膜中的脱离。因此，可以抑制后续工序中的基板201的翘曲。
另外，第2实施方式中，在凹部202成膜为非晶态硅膜204的工序与对非晶态硅膜204进行热处理的工序之间，进行以凹部202的下部的膜厚变得比上部还厚的方式对非晶态硅膜204进行蚀刻。由此，跟不实施对非晶态硅膜204进行蚀刻的工序的情况相比，凹部202的上部的开口扩展。因此，在凹部202中埋入多晶硅膜205时，可以抑制在凹部202内产生空隙(孔隙)、接缝(接合处)。
(第3实施方式)
参照图5，对第3实施方式的成膜方法进行说明。图5为示出第3实施方式的成膜方法的工序剖视图。
首先，准备在表面形成有凹部302的基板301(参照图5的(a))。基板301和凹部302可以与第1实施方式中的基板101和凹部102同样。另外，在凹部302的表面可以形成例如氧化硅膜(SiO2膜)、氮化硅膜(SiN膜)等绝缘膜。
接着，向基板301供给晶种层用的硅原料气体，在基板301上成膜为晶种层303(参照图5的(b))。成膜为晶种层303的方法可以与第1实施方式中的成膜为晶种层103的方法同样。需要说明的是，在基板301上可以成膜为后述的非晶态硅膜304而不成膜为晶种层303。
接着，向基板301供给硅原料气体，在晶种层303上成膜为非晶态硅膜304。成膜为非晶态硅膜304的方法可以与第1实施方式中的成膜为非晶态硅膜104的方法同样。
接着，向基板301供给含卤素的蚀刻气体，以凹部302的下部的膜厚变得比上部还厚的方式对非晶态硅膜304进行蚀刻(参照图5的(c))。由此，凹部302的上部的开口扩展。对非晶态硅膜304进行蚀刻的方法可以与第2实施方式中的对非晶态硅膜204进行蚀刻的方法同样。
接着，将基板301加热至规定温度，对非晶态硅膜304进行热处理，从而使非晶态硅膜304多晶化，形成多晶硅膜305(参照图5的(d))。热处理的条件可以与第1实施方式的热处理的条件同样。
接着，向基板301供给硅原料气体，在多晶硅膜305上成膜为非晶态硅膜304。成膜为非晶态硅膜304的方法可以与第1实施方式中的成膜为非晶态硅膜104的方法同样。
接着，向基板301供给含卤素的蚀刻气体，以凹部302的下部的膜厚变得比上部还厚的方式对非晶态硅膜304进行蚀刻(参照图5的(e))。由此，凹部302的上部的开口扩展，形成凹部302的下部被埋入了的V形状。对非晶态硅膜304进行蚀刻的方法可以与第2实施方式中的对非晶态硅膜204进行蚀刻的方法同样。
接着，将基板301加热至规定温度，对非晶态硅膜304进行热处理，从而使非晶态硅膜304多晶化，形成多晶硅膜305(参照图5的(f))。热处理的条件可以与第1实施方式的热处理的条件同样。
接着，向基板301供给硅原料气体，在通过热处理而多晶化的多晶硅膜305上，以埋入凹部302的方式成膜为多晶硅膜305(参照图5的(g))。成膜为多晶硅膜305的方法可以与第1实施方式中的成膜为多晶硅膜105的方法同样。
根据以上中说明的第3实施方式的成膜方法，在凹部302成膜为非晶态硅膜304，进行热处理而形成多晶硅膜305后，在凹部302成膜为多晶硅膜305，埋入凹部302。由此，对非晶态硅膜304进行热处理时由于凹部302不埋入，因此，即使非晶态硅膜304经热处理而氢从膜中脱离而产生膜收缩，沿凹部302的宽度缩小的方向也基本不产生力。因此，可以抑制基板301的翘曲。另外，凹部302中所埋入的硅膜多晶化，因此，例如在后续工序中，即使基板301被暴露于高温(例如700℃以上)，也不易产生氢从膜中的脱离。因此，可以抑制后续工序中的基板301的翘曲。
另外，第3实施方式中，依次进行2次在凹部302中成膜为非晶态硅膜304的工序、以凹部302的下部的膜厚变得比上部还厚的方式对非晶态硅膜304进行蚀刻的工序和对非晶态硅膜304进行热处理的工序。由此，在凹部302中埋入多晶硅膜305时，特别是可以抑制在凹部302内产生空隙、接缝。另外，特别是可以抑制后续工序中的基板301的翘曲。
需要说明的是，上述例子中，对重复2次依次进行成膜为非晶态硅膜304的工序、对非晶态硅膜304进行蚀刻的工序和对非晶态硅膜304进行热处理的工序的循环的情况进行了说明，但不限定于此。例如，可以进行3次以上的上述循环。上述循环的次数例如可以根据凹部302的形状而确定。例如，在凹部302的开口窄的情况、凹部302具有樽型的截面形状的情况等凹部302的形状复杂的情况下，优选重复多次上述循环。由此，可以抑制在凹部302中形成空隙、接缝。
(第4实施方式)
参照图6，对第4实施方式的成膜方法进行说明。图6为示出第4实施方式的成膜方法的工序剖视图。
首先，准备在表面形成有凹部402的基板401(参照图6的(a))。基板401和凹部402可以与第1实施方式中的基板101和凹部102同样。另外，可以在凹部402的表面形成例如氧化硅膜(SiO2膜)、氮化硅膜(SiN膜)等绝缘膜。
接着，向基板401供给晶种层用的硅原料气体，在基板401上成膜为晶种层403(参照图6的(b))。成膜为晶种层403的方法可以与第1实施方式中的成膜为晶种层103的方法同样。需要说明的是，可以在基板401上成膜为后述的非晶态硅膜404而不成膜为晶种层403。
接着，向基板401供给硅原料气体，在晶种层403上成膜为非晶态硅膜404。成膜为非晶态硅膜404的方法可以与第1实施方式中的成膜为非晶态硅膜104的方法同样。
接着，向基板401供给含卤素的蚀刻气体，以凹部402的下部的膜厚变得比上部还厚的方式对非晶态硅膜404进行蚀刻(参照图6的(c))。由此，凹部402的上部的开口扩展。对非晶态硅膜404进行蚀刻的方法可以与第2实施方式中的对非晶态硅膜204进行蚀刻的方法同样。
接着，将基板401加热至规定温度，对非晶态硅膜404进行热处理，从而使非晶态硅膜404多晶化，形成多晶硅膜405(参照图6的(d))。热处理的条件可以与第1实施方式的热处理的条件同样。
接着，在多晶硅膜405的表面形成用于抑制晶体生长的抑制层406(参照图6的(e))。抑制层406例如通过进行改性多晶硅膜405的表面的处理而形成。改性的处理例如可以为向基板401供给氧化剂而对多晶硅膜405的表面进行氧化的处理，也可以为向基板401供给掺杂剂而在多晶硅膜405的表面形成掺杂层的处理。作为氧化剂，例如可以利用氧(O2)、一氧化二氮(N2O)等氧化气体。作为掺杂剂，例如可以利用乙硼烷(B2H6)、膦(PH3)等掺杂剂气体。另外，抑制层406例如可以通过在多晶硅膜405的表面成膜为抑制晶体生长的膜而形成。成膜为抑制晶体生长的膜的方法例如可以为：在膜中氢浓度变得高于前述的成膜为非晶态硅膜404的工序的条件下、在多晶硅膜405的表面成膜为非晶态硅膜的工序。例如，作为硅原料气体，使用含有多于成膜为非晶态硅膜404的工序的氢的高阶氢化硅气体。另外，还有在低于成膜为非晶态硅膜404的工序的温度下进行成膜的方法。也可以与硅原料气体同时供给含氢的气体。
接着，向基板401供给硅原料气体，在抑制层406上成膜为非晶态硅膜404。成膜为非晶态硅膜404的方法可以与第1实施方式中的成膜为非晶态硅膜104的方法同样。
接着，向基板401供给含卤素的蚀刻气体，以凹部402的下部的膜厚变得比上部还厚的方式对非晶态硅膜404进行蚀刻(参照图6的(f))。由此，凹部402的上部的开口扩展，形成凹部402的下部被埋入了的V形状。对非晶态硅膜404进行蚀刻的方法可以与第2实施方式中的对非晶态硅膜204进行蚀刻的方法同样。
接着，将基板401加热至规定温度，对非晶态硅膜404进行热处理，从而使非晶态硅膜404多晶化，形成多晶硅膜405(参照图6的(g))。热处理的条件可以与第1实施方式的热处理的条件同样。
接着，向基板401供给硅原料气体，在通过热处理而多晶化了的多晶硅膜405上，以埋入凹部402的方式成膜为多晶硅膜405(参照图6的(h))。成膜为多晶硅膜405的方法可以与第1实施方式中的成膜为多晶硅膜105的方法同样。
根据以上中说明的第4实施方式的成膜方法，在凹部402中成膜为非晶态硅膜404，进行热处理而形成多晶硅膜405后，在凹部402中成膜为多晶硅膜405，埋入凹部402。由此，对非晶态硅膜404进行热处理时由于凹部402不埋入，因此，即使非晶态硅膜404经热处理而氢从膜中脱离而产生膜收缩，沿凹部402的宽度缩小的方向也基本不产生力。因此，可以抑制基板401的翘曲。另外，凹部402中所埋入的硅膜多晶化，因此，例如在后续工序中，基板401即使被暴露于高温(例如700℃以上)，也不易产生氢从膜中的脱离。因此，可以抑制后续工序中的基板401的翘曲。
另外，第4实施方式中，依次进行2次在凹部402中成膜为非晶态硅膜404的工序、以凹部402的下部的膜厚变得比上部还厚的方式对非晶态硅膜404进行蚀刻的工序和对非晶态硅膜404进行热处理的工序。由此，在凹部402中埋入多晶硅膜405时，特别是可以抑制在凹部402内产生空隙、接缝。
另外，第4实施方式中，在第1次的对非晶态硅膜404进行热处理的工序与第2次的成膜为非晶态硅膜404的工序之间，进行在通过热处理而形成的多晶硅膜405的表面形成用于抑制晶体生长的抑制层406的工序。由此，在通过热处理而形成的多晶硅膜405上也可以容易地成膜为非晶态硅膜404。由此，进行蚀刻的工序中进行蚀刻的硅膜为非晶态，因此，可以粗糙度良好地进行蚀刻，其结果，可以进行更良好的埋入。
需要说明的是，上述例子中，对重复2次依次进行成膜为非晶态硅膜404的工序、对非晶态硅膜404进行蚀刻的工序和对非晶态硅膜404进行热处理的工序的循环的情况进行了说明，但不限定于此。例如，可以进行3次以上的上述循环。上述循环的次数例如可以根据凹部402的形状而确定。例如，在凹部402的开口窄的情况、凹部402具有樽型的截面形状的情况等凹部402的形状复杂的情况下，优选重复多次上述循环。由此，可以抑制在凹部402中形成空隙、接缝。
〔热处理装置〕
对于能实施上述成膜方法的热处理装置，列举对多张基板同时进行热处理的间歇式的装置为例进行说明。但热处理装置不限定于间歇式的装置。例如，可以为对每1张基板进行处理的单片式的装置。另外，例如也可以为如下半间歇式的装置：使配置于处理容器内的旋转台上的多个晶圆通过旋转台公转，使其依次通过供给原料气体的区域、供给跟原料气体反应的反应气体的区域，在基板上进行成膜。
图7为示出用于实施一实施方式的成膜方法的热处理装置的一例的图。图8为用于说明图7的热处理装置的处理容器的图。
如图7所示那样，热处理装置1具备：处理容器34、盖体36、晶舟38、气体供给部40、排气部41和加热部42。
处理容器34为用于收容晶舟38的处理容器。晶舟38为用于以规定的间隔保持多张半导体晶圆(以下称为“晶圆W”)的基板保持件。处理容器34具有：下端开放的有顶部的圆筒形状的内管44；和，下端开放且覆盖内管44的外侧的有顶部的圆筒形状的外管46。内管44和外管46由石英等耐热性材料形成，以同轴状配置而成为双重管结构。
内管44的顶部44A例如成为平坦。在内管44的一侧，沿其长度方向(上下方向)，形成有用于收容气体供给管的喷嘴收容部48。例如如图8所示那样，使内管44的侧壁的一部分朝向外侧突出，形成凸部50，在凸部50内作为喷嘴收容部48形成。与喷嘴收容部48对置且在内管44的相反侧的侧壁，沿其长度方向(上下方向)形成有宽L1的矩形状的开口52。
开口52是以能将内管44内的气体排气的方式形成的气体排气口。开口52的长度与晶舟38的长度相同，或以比晶舟38的长度还长、且以沿上下方向分别延伸的方式而形成。即，开口52的上端位于延伸至与晶舟38的上端对应的位置以上的高度的位置，开口52的下端位于延伸至与晶舟38的下端对应的位置以下的高度的位置。具体而言，如图7所示那样，晶舟38的上端与开口52的上端之间的高度方向的距离L2为0mm～5mm左右的范围内。另外，晶舟38的下端与开口52的下端之间的高度方向的距离L3为0mm～350mm左右的范围内。
处理容器34的下端例如被由不锈钢形成的圆筒形状的歧管54所支撑。在歧管54的上端形成有凸缘部56，在凸缘部56上设置外管46的下端而支撑。使O型环等密封构件58夹设于凸缘部56与外管46的下端之间而使外管46内为气密状态。
在歧管54的上部的内壁设有圆环状的支撑部60，在支撑部60上设置内管44的下端而支撑其。在歧管54的下端的开口，借助O型环等密封构件62气密地安装有盖体36，使得气密地阻塞处理容器34的下端的开口、即、歧管54的开口。盖体36例如由不锈钢形成。
在盖体36的中央部，借助磁性流体密封部64使旋转轴66贯通地设置。旋转轴66的下部被由晶舟升降机构成的升降部68的臂68A旋转自在地支撑。
在旋转轴66的上端设有旋转板70，在旋转板70上借助石英制的保温台72载置用于保持晶圆W的晶舟38。因此，通过使升降部68升降，从而盖体36与晶舟38作为一体上下移动，能使晶舟38对处理容器34内插卸。
气体供给部40设置于歧管54，向内管44内导入成膜气体、蚀刻气体等处理气体、吹扫气体。气体供给部40具有多根(例如3根)石英制的气体供给管76、78、80。各气体供给管76、78、80在内管44内沿其长度方向设置，且其基端被弯曲成L字状，以贯通歧管54的方式被支撑。
气体供给管76、78、80如图8所示那样，在内管44的喷嘴收容部48内沿圆周方向以成为一列的方式设置。在各气体供给管76、78、80上，沿其长度方向以规定的间隔形成有多个气体孔76A、78A、80A，可以从各气体孔76A、78A、80A向水平方向释放各气体。规定的间隔例如可以设定为与晶舟38所支撑的晶圆W的间隔相同。另外，高度方向的位置设定为位于各气体孔76A、78A、80A在上下方向上相邻的晶圆W间的中间的位置，可以将各气体有效地供给至晶圆W间的空间部。作为气体的种类，可以使用成膜气体、蚀刻气体和吹扫气体，可以边对各气体进行流量控制边根据需要借助各气体供给管76、78、80进行供给。
在歧管54的上部的侧壁、且支撑部60的上方，形成有气体出口82，可以借助内管44与外管46之间的空间部84将从开口52排出的内管44内的气体进行排气。在气体出口82设有排气部41。排气部41具有与气体出口82连接的排气通路86，在排气通路86上依次夹设有压力调整阀88和真空泵90，可以将处理容器34内抽真空。
在外管46的外周侧，以覆盖外管46的方式设有圆筒形状的加热部42。加热部42用于将收容于处理容器34内的晶圆W进行加热。
热处理装置1的整体的动作通过控制部95而控制。控制部95例如可以为计算机等。另外，进行热处理装置1的整体的动作的计算机的程序被存储于存储介质96。存储介质96例如可以为软盘、光盘、硬盘、闪存、DVD等。
通过上述热处理装置1，对在表面具有凹部的晶圆W中埋入半导体膜的方法的一例进行说明。首先，通过升降部68，将保持有多张晶圆W的晶舟38搬入处理容器34的内部，通过盖体36而气密地阻塞并密闭处理容器34的下端的开口。接着，通过控制部95，控制气体供给部40、排气部41、加热部42等的动作，使得执行前述第1实施方式至第4实施方式的成膜方法。由此，降低晶圆W的翘曲，且能形成埋入特性良好的半导体膜。
需要说明的是，上述实施方式中，非晶态硅膜104、204、304、404为非晶态半导体膜的一例，多晶硅膜105、205、305、405为多晶半导体膜的一例。
此次公开的实施方式在全部方面为示例，应认为没有限制。上述实施方式在不脱离所附的权利要求和其主旨的情况下，可以以各种形态进行省略、置换、变更。
上述实施方式中，列举基板为半导体基板的情况为例进行了说明，但不限定于此。例如，基板可以为平板显示器(FPD：FlatPanelDisplay)用的大型基板、EL元件或太阳能电池用的基板。

Claims (13)

1.一种成膜方法，其具备如下工序：
在凹部中成膜为非晶态半导体膜的工序；
对所述非晶态半导体膜进行热处理而形成多晶半导体膜的工序；和，
在通过所述热处理形成的所述多晶半导体膜上，成膜为多晶半导体膜的工序。
2.根据权利要求1所述的成膜方法，其中，成膜为所述非晶态半导体膜的工序为保形地形成所述非晶态半导体膜的工序。
3.根据权利要求1或2所述的成膜方法，其中，具备：在成膜为所述非晶态半导体膜的工序与进行所述热处理的工序之间进行、且以所述凹部的下部的膜厚变得比上部还厚的方式对所述非晶态半导体膜进行蚀刻的工序。
4.根据权利要求3所述的成膜方法，其中，多次重复成膜为所述非晶态半导体膜的工序、进行所述蚀刻的工序和进行所述热处理的工序。
5.根据权利要求4所述的成膜方法，其中，具备：在通过所述热处理形成的所述多晶半导体膜的表面形成用于抑制晶体生长的抑制层的工序。
6.根据权利要求5所述的成膜方法，其中，形成所述抑制层的工序是对通过所述热处理形成的所述多晶半导体膜的表面进行改性的工序。
7.根据权利要求5所述的成膜方法，其中，形成所述抑制层的工序是对通过所述热处理形成的所述多晶半导体膜的表面进行氧化的工序。
8.根据权利要求5所述的成膜方法，其中，形成所述抑制层的工序是：在膜中氢浓度变得高于成膜为所述非晶态半导体膜的工序的条件下、在通过所述热处理形成的多晶半导体膜的表面形成膜的工序。
9.根据权利要求1至8中任一项所述的成膜方法，其中，具备：在成膜为所述非晶态半导体膜的工序前进行、且在所述凹部形成晶种层的工序。
10.根据权利要求1至9中任一项所述的成膜方法，其中，进行所述热处理的工序在成膜为所述非晶态半导体膜的工序的温度以上进行。
11.根据权利要求1至9中任一项所述的成膜方法，其中，进行所述热处理的工序在与所述成膜为多晶半导体膜的工序大致相同的温度下进行。
12.根据权利要求1至11中任一项所述的成膜方法，其中，所述非晶态半导体膜为包含硅(Si)和锗(Ge)中的至少1种的膜。
13.一种热处理装置，其具备：
处理容器，其用于收容表面具有凹部的基板；
气体供给部，其向所述处理容器内供给处理气体；
加热部，其将所述基板进行加热；和，
控制部，
所述控制部控制所述气体供给部和所述加热部，使得执行如下工序：
在凹部中成膜为非晶态半导体膜的工序、
对所述非晶态半导体膜进行热处理而形成多晶半导体膜的工序、和
在通过所述热处理形成的所述多晶半导体膜上，成膜为多晶半导体膜的工序。
CN202010130587.3A 2019-03-13 2020-02-28 成膜方法和热处理装置 Active CN111696851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-046357 2019-03-13
JP2019046357A JP7213726B2 (ja) 2019-03-13 2019-03-13 成膜方法及び熱処理装置

Publications (2)

Publication Number Publication Date
CN111696851A true CN111696851A (zh) 2020-09-22
CN111696851B CN111696851B (zh) 2024-07-09

Family

ID=

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63313847A (ja) * 1987-06-17 1988-12-21 Hitachi Ltd 半導体装置
JPH07283134A (ja) * 1994-04-06 1995-10-27 Sharp Corp 半導体基板の製造方法および半導体装置の製造方法
CN1111816A (zh) * 1994-03-28 1995-11-15 夏普公司 半导体装置的制造方法及所用设备
JPH11307783A (ja) * 1998-02-18 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20000026143A (ko) * 1998-10-17 2000-05-15 윤종용 다결정실리콘 박막의 형성 방법
CN1297581A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 薄膜晶体管的制造方法
CN1312591A (zh) * 2000-03-07 2001-09-12 三菱电机株式会社 半导体装置、液晶显示装置及其制造方法
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
JP2003243303A (ja) * 2002-02-19 2003-08-29 Sharp Corp 半導体装置およびその製造方法
CN1638076A (zh) * 2003-12-04 2005-07-13 罗姆股份有限公司 半导体芯片及其制造方法、和半导体装置
US20060051911A1 (en) * 2004-09-08 2006-03-09 Matrix Semiconductor, Inc. Large-grain p-doped polysilicon films for use in thin film transistors
CN101395706A (zh) * 2006-03-03 2009-03-25 卢在相 利用焦耳加热晶化非晶硅的方法
CN101436533A (zh) * 2007-09-11 2009-05-20 应用材料股份有限公司 使用搀杂物和具有受控晶体结构的多层硅薄膜来调整多晶硅薄膜和周围层的应力
CN102296280A (zh) * 2010-06-22 2011-12-28 东京毅力科创株式会社 成膜方法及成膜装置
JP2012227510A (ja) * 2012-01-13 2012-11-15 Panasonic Corp 固体撮像装置及びその製造方法
CN104465319A (zh) * 2014-10-30 2015-03-25 深圳市华星光电技术有限公司 低温多晶硅的制作方法及tft基板的制作方法
US20160071728A1 (en) * 2014-09-05 2016-03-10 Tokyo Electron Limited Film forming method and film forming apparatus
JP2016039315A (ja) * 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
CN107507768A (zh) * 2016-06-14 2017-12-22 东京毅力科创株式会社 半导体装置的制造方法、热处理装置以及存储介质
US20180240809A1 (en) * 2015-08-20 2018-08-23 Institute of Microelectronics, Chinese Academy of Sciences Method of Manufacturing a Semiconductor Device
CN109155254A (zh) * 2016-09-20 2019-01-04 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
US20190206679A1 (en) * 2017-12-28 2019-07-04 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20200058499A1 (en) * 2018-08-17 2020-02-20 Tokyo Electron Limited Film forming method and film forming apparatus

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63313847A (ja) * 1987-06-17 1988-12-21 Hitachi Ltd 半導体装置
CN1111816A (zh) * 1994-03-28 1995-11-15 夏普公司 半导体装置的制造方法及所用设备
JPH07283134A (ja) * 1994-04-06 1995-10-27 Sharp Corp 半導体基板の製造方法および半導体装置の製造方法
JPH11307783A (ja) * 1998-02-18 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20000026143A (ko) * 1998-10-17 2000-05-15 윤종용 다결정실리콘 박막의 형성 방법
CN1297581A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 薄膜晶体管的制造方法
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
CN1312591A (zh) * 2000-03-07 2001-09-12 三菱电机株式会社 半导体装置、液晶显示装置及其制造方法
JP2003243303A (ja) * 2002-02-19 2003-08-29 Sharp Corp 半導体装置およびその製造方法
CN1638076A (zh) * 2003-12-04 2005-07-13 罗姆股份有限公司 半导体芯片及其制造方法、和半导体装置
US20060051911A1 (en) * 2004-09-08 2006-03-09 Matrix Semiconductor, Inc. Large-grain p-doped polysilicon films for use in thin film transistors
CN101395706A (zh) * 2006-03-03 2009-03-25 卢在相 利用焦耳加热晶化非晶硅的方法
CN101436533A (zh) * 2007-09-11 2009-05-20 应用材料股份有限公司 使用搀杂物和具有受控晶体结构的多层硅薄膜来调整多晶硅薄膜和周围层的应力
CN102296280A (zh) * 2010-06-22 2011-12-28 东京毅力科创株式会社 成膜方法及成膜装置
JP2012227510A (ja) * 2012-01-13 2012-11-15 Panasonic Corp 固体撮像装置及びその製造方法
JP2016039315A (ja) * 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
US20160071728A1 (en) * 2014-09-05 2016-03-10 Tokyo Electron Limited Film forming method and film forming apparatus
CN104465319A (zh) * 2014-10-30 2015-03-25 深圳市华星光电技术有限公司 低温多晶硅的制作方法及tft基板的制作方法
US20180240809A1 (en) * 2015-08-20 2018-08-23 Institute of Microelectronics, Chinese Academy of Sciences Method of Manufacturing a Semiconductor Device
CN107507768A (zh) * 2016-06-14 2017-12-22 东京毅力科创株式会社 半导体装置的制造方法、热处理装置以及存储介质
CN109155254A (zh) * 2016-09-20 2019-01-04 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
US20190206679A1 (en) * 2017-12-28 2019-07-04 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20200058499A1 (en) * 2018-08-17 2020-02-20 Tokyo Electron Limited Film forming method and film forming apparatus

Also Published As

Publication number Publication date
KR20200110195A (ko) 2020-09-23
JP2020150134A (ja) 2020-09-17
US11239076B2 (en) 2022-02-01
JP7213726B2 (ja) 2023-01-27
US20200294800A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
CN111197179A (zh) 多晶硅膜的形成方法和成膜装置
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP2022190136A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6777624B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN112582254A (zh) 成膜方法和成膜装置
CN111696851B (zh) 成膜方法和热处理装置
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
CN111696851A (zh) 成膜方法和热处理装置
JP2008053605A (ja) 半導体装置の製造方法及び層生成制御方法
JP6778139B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7190880B2 (ja) 半導体膜の形成方法及び成膜装置
KR102512325B1 (ko) 막 형성 방법 및 기판 처리 장치
KR102651480B1 (ko) 성막 방법 및 성막 장치
JP2007234891A (ja) 基板処理装置
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20200115171A (ko) 기판 처리 장치
CN113053725A (zh) 膜形成方法和膜形成装置
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant