CN102296280A - 成膜方法及成膜装置 - Google Patents
成膜方法及成膜装置 Download PDFInfo
- Publication number
- CN102296280A CN102296280A CN201110170022A CN201110170022A CN102296280A CN 102296280 A CN102296280 A CN 102296280A CN 201110170022 A CN201110170022 A CN 201110170022A CN 201110170022 A CN201110170022 A CN 201110170022A CN 102296280 A CN102296280 A CN 102296280A
- Authority
- CN
- China
- Prior art keywords
- gas
- film
- mentioned
- silicon
- processing vessel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供成膜方法及成膜装置。该成膜方法用于在处理容器内在被处理体的表面形成氧化硅膜,其包括:吸附工序,向处理容器内供给由硅烷系气体构成的晶种气体并使上述晶种气体吸附在被处理体的表面;膜形成工序,向处理容器内供给作为原料气体的含硅气体和含杂质的添加气体而形成被添加了杂质的硅膜;氧化工序,使硅膜氧化而将其转换成氧化硅膜。由此,在被处理体的表面形成高密度且高应力的氧化硅膜。
Description
技术领域
本发明涉及用于对半导体晶圆等被处理体实施氧化硅膜的成膜处理的成膜方法及成膜装置。
背景技术
一般来说,为了制造半导体集成电路,对由硅基板等构成的半导体晶圆进行成膜处理、蚀刻处理、氧化处理、扩散处理、改性处理等各种热处理。这些热处理由逐张对晶圆进行处理的、所谓的单片式的处理装置或同时对多张晶圆进行处理的、所谓的分批式的处理装置进行。由于氧化硅膜被较多地用作半导体集成电路中的晶体管元件的栅绝缘膜、电容器或不挥发性的浮动栅的绝缘膜、层间绝缘膜等,因此,在上述各种热处理中,用于形成该氧化硅膜的方法频繁地进行。
在形成上述氧化硅膜时,通常将TEOS(Tetraethyl Orthosilicate)、硅烷系气体用作原料,利用CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法成膜。另外,作为其他成膜方法,也公知有在利用热分解法或CVD法形成非结晶型硅膜之后使非结晶型硅膜与含有氧原子的气体接触而形成氧化硅膜的方法(专利文献1)。
专利文献1:日本特开2006-066587号公报
但是,随着半导体集成电路的高集成化、高微细化及薄膜化的进一步要求,结果,线宽、图案宽度、晶圆表面的凹凸宽度更加微细化,要求这些设计尺寸微细化到几十nm左右。
并且,有时也进行例如在晶圆表面的微细的凹凸面堆积氧化硅膜来填埋微细的凹部这样的处理,在该情况下,会发生上述凹凸面的图案因氧化硅膜自身具有的应力而发生变形这样的问题。详细地说明这一点,图6A和6B是表示在表面具有凹凸的半导体晶圆的表面形成氧化硅膜时的状态的放大图。图6A是表示由例如硅基板构成的半导体晶圆W的一部分的放大图,在该半导体晶圆W的表面连续地形成有微细的凹部2及凸部4。上述凹部2的宽度L1、凸部4的宽度L2均为20~30nm左右或为20~30nm以下,是非常微细的尺寸。
并且,在使用通常的热CVD法、使原料气体和反应气体交替地流动来成膜的ALD法等如图6B所示那样在上述那样的半导体晶圆W的凹凸表面形成氧化硅膜6时,会发生上述凸部4因该氧化硅膜6所具有的应力发生弯折而凹凸图案发生变形这样的问题。
这样,在凹凸图案发生变形时,会发生相邻的凸部4彼此间接触而发生短路或不能充分地填埋在凹部2内这样的不良情况。特别是,在利用ALD法、CVD法在硅上形成氧化硅膜的情况下,产生结晶核分散地成长的倾向,因此,存在表示表面粗糙度的粗糙度变差这样的问题。
发明内容
本发明是着眼于上述那样的问题点并为了有效地解决上述问题而做成的。本发明是能在被处理体的表面形成高密度且高应力的氧化硅膜的成膜方法及成膜装置。
技术方案1的发明是一种成膜方法,该成膜方法用于在处理容器内在被处理体的表面形成氧化硅膜,其特征在于,该成膜方法包括:吸附工序:向上述处理容器内供给由硅烷(silane)系气体构成的晶种气体(seed gas)并使上述晶种气体吸附于上述被处理体的表面;膜形成工序,向上述处理容器内供给作为原料气体的含硅气体和含杂质的添加气体而形成被添加了上述杂质的硅膜;氧化工序,使上述硅膜氧化而将其转换为氧化硅膜。
技术方案8的发明是一种成膜装置,该成膜装置用于在被处理体的表面形成氧化硅膜,其特征在于,该成膜装置包括:能排气的处理容器、用于在上述处理容器内保持上述被处理体的保持部件、用于向上述处理容器内供给气体的气体供给部件、用于加热上述被处理体的加热部件、用于控制整个装置使整个装置实施技术方案1所述的成膜方法的控制部件。
采用本发明的成膜方法及成膜装置,能发挥下述优良的作用效果。
能在被处理体的表面形成高密度且高应力的氧化硅膜,结果,例如在被处理体的表面存在有微细的凹凸图案的情况下,能抑制该凹凸图案发生变形。
将在下面的说明中阐述本发明的其它目的和优点,其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指出的手段和组合实现及获得。
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式,并且与以上概略说明及下面给出的对实施方式的详细说明一起,用于解释本发明的原理。
附图说明
图1是表示本发明的成膜装置的一例的结构图。
图2是表示本发明方法的各工序的流程图。
图3是表示各气体的供给时间的时序图。
图4是示意性地表示本发明方法的各工序的处理方式的图。
图5A及5B是示意性地表示使用本发明方法和比较例进行成膜时的评价结果的图。
图6A及6B是表示在表面具有凹凸的半导体晶圆的表面形成氧化硅膜时的状态的放大图。
图7是表示改变硅膜的膜厚时和改变成膜温度时的膜应力的结果的图表。
具体实施方式
现在,将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中,用相同的附图标记表示具有实质相同的功能和结构的构成元件,并且仅在必需时才进行重复说明。
下面,基于附图详述本发明的成膜方法及成膜装置的一实施例。图1是表示本发明的成膜装置的一例的结构图。首先,说明该成膜装置。如图所示,该成膜装置12具有下端开放的呈圆筒体状的处理容器14。该处理容器14能使用例如耐热性高的石英。
在该处理容器14的顶部设有开口的排气口16,并且在该排气口16连设有例如呈直角向横向弯曲的排气喷嘴18。并且,该排气喷嘴18与在中途设有压力控制阀20、真空泵22等的排气***24相连接,能对上述处理容器14内的气氛气体进行真空排气。另外,根据处理方式不同,能使处理容器14内为真空气氛、大致常压的气氛。
上述处理容器14的下端利用例如不锈钢制的筒体状的歧管26支承,作为保持部件的石英制的晶圆舟皿28能升降地自该歧管26的下方自由插拔,该晶圆舟皿28用于呈多层载置并保持多张作为被处理体的半导体晶圆W。在上述处理容器14的下端与上述歧管26的上端之间夹设有O型密封圈等密封构件30,维持该部分的气密性。在本实施例的情况下,该晶圆舟皿28能以大致等间距呈多层地支承例如50张左右的直径为300mm的半导体晶圆W。
该晶圆舟皿28借助石英制的保温筒32载置在台34上,该台34支承在贯穿用于开闭歧管26的下端开口部的盖部36的旋转轴38的上端。并且,在旋转轴38相对于上述盖部36的贯穿部夹设有例如磁性流体密封件40,气密地密封该旋转轴38且能旋转地支承该旋转轴38。另外,在盖部36的周边部和歧管26的下端部夹设有由例如O型密封圈等构成的密封构件42,保持处理容器14内的密封性。
上述的旋转轴38安装在自例如舟皿升降机等升降机构44延伸出的臂46的顶端,晶圆舟皿28及盖部36等能一体地升降。另外,也可以将上述台34向上述盖部36侧固定,不使晶圆舟皿28旋转地进行半导体晶圆W的处理。
在上述处理容器14的侧部包围该处理容器14地设有由例如碳线制的加热器构成的加热部件48,能加热位于该处理容器14的内侧的上述半导体晶圆W。另外,在该加热部件48的外周设有隔热件50,用于确保该加热部件48的热稳定性。并且,在上述歧管26上设有用于将各种气体导入并供给到该处理容器14内的气体供给部件52。具体而言,作为气体供给部件52,在图示例中设有6根气体喷嘴54A、54B、54C、54D、54E、54F,使它们贯穿该歧管26的侧壁。
各气体喷嘴54A~54F在处理容器14内向上方延伸,沿着各气体喷嘴的长度方向以规定间隔分别设有多个气体喷射孔55A、55B、55C、55D、55E、55F,能从各气体喷射孔55A~55F向水平方向放出各种气体。
在此,作为一例,能根据需要且能控制流量地分别从气体喷嘴54A供给由硅烷系气体构成的晶种气体,从气体喷嘴54B供给作为原料气体的含硅气体,从气体喷嘴54C供给含杂质的添加气体,从气体喷嘴54D供给氢气,从气体喷嘴54E供给氧气,从气体喷嘴54F供给吹扫气体。具体而言,上述各气体喷嘴54A~54F分别连接有像质量流量控制器那样的包括流量控制器、开闭阀的气体控制单元56A~56F。
这样构成的成膜装置12的整体动作利用由例如计算机等构成的控制部件60来控制,进行该动作的计算机的程序存储在存储介质62中。该存储介质62例如由软盘、CD(Compact Disc)、硬盘、闪存器或DVD等构成。具体而言,能够根据来自该控制部件60的指令,分别单个地控制各气体的供给开始和停止及气体流量。
下面,说明使用以上这样构成的成膜装置12进行的本发明的成膜方法。
首先,在例如由硅晶圆构成的半导体晶圆W为卸载状态下,成膜装置12为待机状态时,将处理容器14维持在比工艺温度低的温度,使载置有常温的多张、例如50张半导体晶圆W的状态的晶圆舟皿28从处理容器14的下方上升而加载到该处理容器14内,用盖部36封闭歧管26的下端开口部而使处理容器14内密闭。
然后,对处理容器14内抽真空而将该处理容器14内维持在规定的工艺压力,并增大对加热部件48的供给电力,使晶圆温度上升而升温至成膜用的工艺温度、即晶种气体的吸附温度并稳定,然后一边控制进行各处理工序所需的规定的处理气体的流量一边自气体供给部件52的气体喷嘴54A~54F向处理容器14内供给规定的处理气体。
该处理气体自各气体喷射孔55A~55F向水平方向放出,与保持在旋转的晶圆舟皿28上的半导体晶圆W相接触而对晶圆表面实施相对应的处理。然后,将该处理气体或由反应生成的气体自处理容器14的顶部的排气口16向***外排出。
下面,也参照图2~图4具体地说明对半导体晶圆W的表面实施的各处理。在此,说明成膜方法。图2是表示本发明方法的各工序的流程图,图3是表示各气体的供给时间的时间图,图4是示意性表示本发明方法的各工序的处理方式的图。在此,在作为被处理体的半导体晶圆W的表面形成氧化硅膜。具体而言,本发明包括下述工序:吸附工序,向上述处理容器14内供给由硅烷系气体构成的晶种气体并使上述晶种气体吸附在上述半导体晶圆W的表面;膜形成工序,向上述处理容器14内供给作为原料气体的含硅气体和含杂质的添加气体而形成被添加了上述杂质的硅膜;氧化工序,使上述硅膜氧化而将其形成氧化硅膜,以上述顺序反复进行上述各工序。
作为上述半导体晶圆W,例如使用之前参照图6A~6B说明那样的硅基板。即,例如像之前参照图6A~6B说明的那样,该半导体晶圆W的表面形成有凹部2、凸部4而成为凹凸面。该凹部2的宽度L1、凸部4的宽度L2均为20~30nm左右或低于20~30nm的尺寸,高宽比为例如1~20左右。
首先,也如图3的(A)及图4的(A)所示,进行向处理容器14内供给由硅烷系气体构成的晶种气体并使晶种气体吸附在该半导体晶圆W的表面的吸附工序(图2的S1)。由此,在半导体晶圆W的表面形成晶种气体的吸附层70。该吸附层70的厚度为晶种气体的分子级的厚度左右,例如为0.1nm左右的厚度,与基底的种类无关,该吸附层70大致均匀地吸附在半导体晶圆W的表面。特别是,该吸附层70也大致均匀地吸附在图6A及6B中的凹部2内的侧面、底面。该吸附层70作为下一工序的膜形成时的晶种膜发挥作用。
上述晶种气体被控制流量地自气体供给部件52的气体喷嘴54A的各气体喷射孔55A喷射而供给到处理容器14内。作为该晶种气体的硅烷系气体,在此例如使用氨基硅烷系气体,具体而言,使用三(二甲氨基)硅烷(TDMAS)。此时的工艺条件为:工艺温度在300~600℃的范围内,工艺压力在0.1~5Torr(1Torr=133.3P a)的范围内,晶种气体的流量在10~500sccm的范围内。另外,工艺时间在10~300sec的范围内。供给该硅烷系气体的目的之一在于改善在后工序中形成的硅膜的粗糙度。
下面,也如图3的(B)、图3的(C)及图4的(B)所示,进行向处理容器14内供给作为原料气体的含硅气体和含杂质的添加气体而形成被添加了杂质的硅膜72的膜形成工序(图2的S2)。在此,作为上述原料气体的含硅气体和添加气体发生热分解反应而形成硅膜72,此时,之前的晶种气体的吸附层70成为晶种而使硅膜72成长。在此,气体的供给方法既可以同时供给作为原料气体的含硅气体和添加气体,也可以交替(alternate)地供给。另外,如图3的(C)的虚线所示,也可以在供给原料气体之前开始供给添加气体一直供给到原料气体供给停止后。
另外,在成膜时,添加气体被热分解,该添加气体中的杂质的一部分进入到上述硅膜72中。这样,在成膜时,由于如上所述那样进入有杂质,因此能抑制堆积膜的晶化而形成非结晶状态的硅膜72,与此同时,能避免表面的粗糙度变差。
上述原料气体被控制流量地从气体供给部件52的气体喷嘴54B的各气体喷射孔55B喷射并供给到处理容器14内,上述添加气体被控制流量地从气体喷嘴54C的各气体喷射孔55C喷射并供给到处理容器14内。
作为该原料气体的含硅气体,可以使用硅烷系气体,在此使用单硅烷。另外,作为上述添加气体,使用作为氧化氮系气体的一种的N2O气体。在该情况下,N2O气体中的氧成分成为杂质,少量的该氧进入到硅膜72中。并且,N2O气体中的氮成分成为气体而被排出。这样,在硅膜72中作为杂质例如进入有少量的氧成分,能抑制上述那样堆积的膜的晶化,并且颗粒尺寸也微细化,能改善粗糙度。
此时的工艺条件为:工艺温度在500~600℃的范围内,工艺压力在0.1~1Torr的范围内,作为原料气体的含硅气体的流量在50~5000sccm的范围内,添加气体的流量在5~50sccm的范围内。另外,工艺时间在10~300sec的范围内。另外,在此形成的硅膜72的厚度例如在0.5~2nm的范围内。
下面,也如图3的(D)、图3的(E)及图4的(C)所示,进行将上述硅膜72全部氧化而形成氧化硅膜74的氧化工序(图2的S3)。由此,上述硅膜72全部被转换为氧化膜。在此,作为上述氧化工序,进行使用氧的活性种的氧化处理。作为该氧化处理的方法,存在使用氧等离子体的方法、使用臭氧(O3)的方法、使H2气体和O2气体在减压气氛下反应而产生氧基和羟基的方法等,在此,采用使用H2气体和O2气体产生氧基和羟基的方法。在此,气体的供给方法既可以同时供给H2气体和O2气体,也可以交替地供给。另外,如图3的(E)的虚线所示,也可以在供给H2气体之前开始供给O2气体一直供给到H2气体供给停止之后。
具体而言,H2气体被控制流量地从气体供给部件52的气体喷嘴54D的各气体喷射孔55D喷射并供给到处理容器14内,上述O2气体被控制流量地自气体喷嘴54E的各气体喷射孔55E喷射并供给到处理容器14内。此时的工艺条件为:工艺温度在500~600℃的范围内,工艺压力在0.1~10Torr的范围内,优选在0.1~1Torr的范围内,H2气体的流量在100~1000sccm的范围内,O2气体的流量在500~5000sccm的范围内。在此,上述吸附工序的温度T1、膜形成工序的温度T2和氧化工序的温度T3也可以分别不同,但为了提高生产率,优选设定为全部相同的温度。另外,在上述吸附工序、膜形成工序和氧化工序的各工序之间既可以进行排出处理容器14内的残留气氛气体的吹扫工序,也可以不进行。另外,从某一吸附工序开始到下一吸附工序开始为1个循环。
这样,通过在减压气氛下将氢和氧分别导入到处理容器14内,也如日本特开2004-039990号公报所示那样在半导体晶圆W的最近处进行下述那样的氢的燃烧反应。另外,在下述式子中,带有*符号的化学记号表示其活性种。
H2+O2→H*+HO2
O2+H*→OH*+O*
H2+O*→H*+OH*
H2+OH*→H*+H2O
这样,在将H2及O2分别导入到处理容器14内时,在氢的燃烧反应过程中产生O*(氧活性种)、OH*(羟基活性种)和H2O(水蒸气),由此进行晶圆表面的硅膜72的氧化而形成氧化硅膜74。这样使用含有活性氧化种的气体进行氧化的理由在于:通过在500~600℃这样的比较低的低温下进行氧化,在同一处理容器内进行接近硅膜形成温度的一连串操作的情况下,能减少温度改变时间。另外,还具有降低制造器件的热预算的效果。
下面,判断是否以上述步骤S1~S3的顺序反复进行了规定次数的上述步骤S1~S3(图2的S4),在“NO”的情况下(S4的NO),返回到步骤S1而再次进行上述各步骤S1~S3。然后,若反复进行步骤S1~S3而进行了规定次数该循环(S4的YES),则成膜处理结束。上述步骤S1~S3的反复次数(循环数)由要成膜的膜厚决定,例如为25~100次左右,此时得到的氧化硅膜74的膜厚例如在5~20nm的范围内。
由此,能在充分地填埋在图6A及6B所示的凹部2内的状态下形成氧化硅膜74。另外,这样形成的氧化硅膜74的膜质为非常高的密度,并且膜自身的应力能提高到例如约200MPa以上。关于该点,利用以往的热CVD法、ALD法等化学气相法成膜的氧化硅膜的应力最多不过100MPa左右,因此,能将膜自身的应力提高到由以往成膜方法形成的氧化硅膜的大致2倍以上。
结果,在成膜中途,能将如图6A及6B所示那样堆积在凸部4的侧面、即凹部2的内壁面的氧化硅膜自身的应力如上所述那样提高2倍以上,因此,凸部4的两侧面处于被应力较大的氧化硅膜牢固地支承的状态,能阻止该凸部4发生弯曲或变形,能防止凹凸图案发生变形。
另外,在成膜之前,在吸附工序中,晶种气体均匀地吸附在半导体晶圆W的表面,因此,能防止在硅膜形成工序中分散地附着有薄膜,能有助于改善表面粗糙度。另外,在膜形成工序中形成硅膜72时,在原料气体中稍微添加含杂质的添加气体,因此,利用该杂质的作用能抑制硅膜72的晶化而维持非结晶状态,利用与在之前的吸附工序中吸附的原料气体的晶种作用的协作效果能进一步有助于改善表面粗糙度。另外,若将上述吸附工序、膜形成工序及氧化工序的各工艺温度设定为例如550℃等相同的温度,则不需要在每个工序都进行半导体晶圆W的升降温的操作,因此能相应地提高生产率。
如上所述,采用本发明,能在半导体晶圆W的表面形成高密度且高应力的氧化硅膜,结果,在例如半导体晶圆W的表面存在有微细的凹凸图案的情况下,能抑制该凹凸图案发生变形。
本发明方法的评价
下面,利用本发明的成膜方法形成氧化硅膜并进行评价,说明其评价结果。在此,使用之前说明那样的成膜方法形成氧化硅膜。评价所用的气体种类、工艺条件按照之前说明的那样。另外,半导体晶圆上的凹凸的凹部2(参照图6A及6B)的宽度L1为10~30nm,凸部4的宽度L2为10~30nm,高宽比为1~20左右。另外,作为比较例,省略图2~图4中说明的成膜方法中的吸附工序地进行成膜。即,不使晶种气体吸附在晶圆表面而直接形成硅膜,使该硅膜氧化而形成氧化硅膜。将其结果示于图5A及5B中。图5A及5B是示意性地表示使用本发明方法和比较例成膜时的评价结果的图。
如图5A所示,在比较例的情况下,在形成于晶圆表面的氧化硅膜的表面产生少许的凹凸,表面粗糙度变差。与此相对,在本发明方法的情况下,如图5B所示,氧化硅膜的表面处于比较平的平面状态,防止了表面粗糙度变差,改善了表面粗糙度。
另外,在进行本发明的成膜方法时,在非结晶的硅膜的膜厚在10~60nm的范围内进行各种改变(工艺温度:565℃)时,关于对ALD法及CVD法的成膜温度进行各种改变来形成氧化硅膜的情况(膜厚:30nm)进行了实验,说明此时的膜应力的结果。图7是表示如上述那样改变硅膜的膜厚时和改变成膜温度时的膜应力的结果的图表。在图7中,左侧表示对膜厚进行各种改变时的膜应力,右侧表示对成膜温度进行各种改变时的膜应力。另外,作为参考,图7中的右侧记载了利用HTO法(通过SiH4与N2O反应而生成CVD氧化膜)形成氧化硅膜时的膜应力。
如图7中的左侧部分所示,使非结晶的硅膜变化为10nm、20nm、30nm、60nm地进行成膜。并且,该结果显示所有膜厚的膜应力在-210~-190MPa左右的值,可明确与膜厚无关而施加高应力(应力)较为理想。
另外,如图7中的右侧部分所示,在成膜温度为300℃的情况下,膜应力为-30MPa左右,与此相对,在成膜温度为550℃的情况下,膜应力增加至-110MPa左右。另外,在成膜温度为780℃、由HTO法成膜的情况下,膜应力达到-150MPa左右。其结果可知,与由以往方法的ALD法形成的SiO2膜、由HTO法形成的SiO2膜相比,在本发明的成膜方法中,即使是比较低的温度也能获得高的膜应力。
在此,在上述实施例中,以反复进行各工序来层叠薄膜的ALD法的成膜为例进行说明,但不限定于此,当然也可以不反复进行各工序而只进行1次成膜。
另外,在上述实施例中,在吸附工序中,作为晶种气体的硅烷系气体,以使用三(二甲氨基)硅烷(TDMAS)的情况为例进行说明,但并不限定与此,可以使用氨基硅烷系气体或乙硅烷、丙硅烷、四硅烷等高级硅烷。在此,作为上述氨基硅烷系气体,可以使用从由TDMAS(三(二甲氨基))硅烷、BAS(丁基氨基硅烷:ブチルアミノシラン)、BTBAS(双叔丁基氨基硅烷:ビスタ一シヤリブチルアミノシラン)、DMAS(二甲氨基硅烷:ジメチルアミノシラン)、BDMAS(双(二甲氨基)硅烷:ビスジメチルアミノシラン)、D EAS(二乙基氨基硅烷:ジエチルアミノシラン)、BDEAS(双(二乙基氨基)硅烷:ビスジエチルアミノシラン)、DPAS(二丙基氨基硅烷:ジプロピルアミノシラン)、及びDIPAS(二异丙基氨基硅烷:ジイソプロピルアミノシラン)构成的组中选择的一种以上的原料。
另外,在之前的膜形成工序中,作为原料气体的含硅气体,以使用作为硅烷系气体之一的单硅烷的情况为例进行说明,但并不限定于此,除了使用之前的三(二甲氨基)硅烷等上述那样的氨基硅烷系气体、单硅烷之外,还可以使用乙硅烷、丙硅烷、四硅烷等高级硅烷、SiH2Cl2、Si2Cl6等。
另外,在上述膜形成工序中,作为添加气体,使用作为氧化氮系气体之一的N2O气体,但并不限定于此,可以使用其他的氧化氮系气体或碳氢化合物系气体。在此,作为其他的氧化氮系气体,可以使用NO气体。另外,作为碳氢化合物系气体,可以使用乙炔、乙烯、甲烷、乙烷、丙烷、丁烷等,在该情况下,杂质为碳(C)。
另外,在之前的氧化工序中,为了使硅膜氧化,以使用由H2和O2产生的氧基及羟基的情况为例进行说明,但如前述那样,也可以采用使用氧等离子体的方法、使用臭氧的方法。
在此,在使用上述氧等离子体的方法的情况下,可以采用例如日本特开2006-287194号公报公开的处理装置以高频电力将氧等离子化而生成活性种的远程(remote)等离子方式。在该情况下,例如高频的频率使用13.56MHz,高频电力为50~500W(瓦特)的范围内。另外,工艺压力在0.1~10Torr的范围内,氧的供给量在500~10000sccm的范围内。
另外,在使用臭氧的方法的情况下,使氧流量为1~10slm地将臭氧(O3)浓度设定在50~500g/Nm3的范围内,工艺压力设定在0.1~10Torr的范围内。
另外,图1所示的成膜装置以处理容器14由1个筒体状的结构物形成的单管式的成膜装置为例进行说明,但并不限定于此,当然也能将本发明应用于使用由内筒和覆盖该内筒的外筒构成的双重管结构的处理容器的成膜装置。
另外,作为本发明的成膜装置,不限定于一次能处理多张半导体晶圆的、所谓的分批式的成膜装置,也能适用于逐张处理半导体晶圆的、所谓的单片式的处理装置。
另外,在此,作为被处理体,以半导体晶圆为例进行说明,但该半导体晶圆也包括硅基板、GaAs、SiC、GsN等化合物半导体基板,并且不限定于这些基板,也能将本发明应用于液晶表示装置所用的玻璃基板、陶瓷基板等。
本申请以2010年6月22日向日本专利局提交的日本特许出愿第2010-142076号及2011年5月17日向日本专利局提交的日本特许出愿第2011-110029号为基础主张优先权,并将其整个公开内容作为参照包含在本说明书中。
Claims (8)
1.一种成膜方法,其用于在处理容器内在被处理体的表面形成氧化硅膜,其特征在于,该成膜方法包括下述工序:
吸附工序,向上述处理容器内供给由硅烷系气体构成的晶种气体并使上述晶种气体吸附在上述被处理体的表面;
膜形成工序,向上述处理容器内供给作为原料气体的含硅气体和含杂质的添加气体而形成被添加了上述杂质的硅膜;
氧化工序,使上述硅膜氧化而将其转换为氧化硅膜。
2.根据权利要求1所述的成膜方法,其特征在于,
以上述吸附工序、膜形成工序和氧化工序的顺序反复进行各工序。
3.根据权利要求1所述的成膜方法,其特征在于,
上述硅膜为非结晶状态。
4.根据权利要求1所述的成膜方法,其特征在于,
上述晶种气体由氨基硅烷系气体或高级硅烷系气体构成。
5.根据权利要求1所述的成膜方法,其特征在于,
上述含硅气体由硅烷系气体构成。
6.根据权利要求1所述的成膜方法,其特征在于,
上述添加气体由氧化氮系气体或碳氢化合物系气体构成。
7.根据权利要求1所述的成膜方法,其特征在于,
上述氧化工序使用至少氧的活性种来进行。
8.一种成膜装置,其用于在被处理体的表面形成氧化硅膜,其特征在于,该成膜装置包括:
能排气的处理容器;
用于在上述处理容器内保持上述被处理体的保持部件;
用于向上述处理容器内供给气体的气体供给部件;
用于加热上述被处理体的加热部件;
用于控制整个装置使整个装置实施权利要求1所述的成膜方法的控制部件。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-142076 | 2010-06-22 | ||
JP2010142076 | 2010-06-22 | ||
JP2011-110029 | 2011-05-17 | ||
JP2011110029A JP5573772B2 (ja) | 2010-06-22 | 2011-05-17 | 成膜方法及び成膜装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102296280A true CN102296280A (zh) | 2011-12-28 |
CN102296280B CN102296280B (zh) | 2014-12-10 |
Family
ID=45329059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110170022.9A Active CN102296280B (zh) | 2010-06-22 | 2011-06-21 | 成膜方法及成膜装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8431494B2 (zh) |
JP (1) | JP5573772B2 (zh) |
KR (1) | KR101434342B1 (zh) |
CN (1) | CN102296280B (zh) |
TW (1) | TWI509693B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103898601A (zh) * | 2012-12-27 | 2014-07-02 | 东京毅力科创株式会社 | 晶种层的形成方法、硅膜的成膜方法以及成膜装置 |
CN103928316A (zh) * | 2013-01-16 | 2014-07-16 | 东京毅力科创株式会社 | 硅氧化物膜的成膜方法 |
CN111696851A (zh) * | 2019-03-13 | 2020-09-22 | 东京毅力科创株式会社 | 成膜方法和热处理装置 |
CN114807903A (zh) * | 2021-01-29 | 2022-07-29 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4959733B2 (ja) * | 2008-02-01 | 2012-06-27 | 東京エレクトロン株式会社 | 薄膜形成方法、薄膜形成装置及びプログラム |
JP5490753B2 (ja) * | 2010-07-29 | 2014-05-14 | 東京エレクトロン株式会社 | トレンチの埋め込み方法および成膜システム |
JP5544343B2 (ja) * | 2010-10-29 | 2014-07-09 | 東京エレクトロン株式会社 | 成膜装置 |
JP5864668B2 (ja) * | 2010-10-29 | 2016-02-17 | 東京エレクトロン株式会社 | 凹状部分を有した被処理体上へのシリコン膜の成膜方法 |
JP5588856B2 (ja) * | 2010-12-27 | 2014-09-10 | 東京エレクトロン株式会社 | カーボン膜上への酸化物膜の成膜方法及び成膜装置 |
JP2012138500A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置 |
JP5864360B2 (ja) * | 2011-06-30 | 2016-02-17 | 東京エレクトロン株式会社 | シリコン膜の形成方法およびその形成装置 |
JP5514162B2 (ja) * | 2011-07-22 | 2014-06-04 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
JP5741382B2 (ja) * | 2011-09-30 | 2015-07-01 | 東京エレクトロン株式会社 | 薄膜の形成方法及び成膜装置 |
JP5829196B2 (ja) * | 2011-10-28 | 2015-12-09 | 東京エレクトロン株式会社 | シリコン酸化物膜の成膜方法 |
JP5793398B2 (ja) * | 2011-10-28 | 2015-10-14 | 東京エレクトロン株式会社 | シード層の形成方法及びシリコン含有薄膜の成膜方法 |
US9353442B2 (en) | 2011-10-28 | 2016-05-31 | Tokyo Electron Limited | Apparatus for forming silicon-containing thin film |
KR101364701B1 (ko) * | 2011-11-17 | 2014-02-20 | 주식회사 유진테크 | 위상차를 갖는 반응가스를 공급하는 기판 처리 장치 |
KR101408084B1 (ko) * | 2011-11-17 | 2014-07-04 | 주식회사 유진테크 | 보조가스공급포트를 포함하는 기판 처리 장치 |
KR101831936B1 (ko) * | 2011-12-22 | 2018-02-26 | 삼성전자주식회사 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
KR101427726B1 (ko) * | 2011-12-27 | 2014-08-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치 및 반도체 장치의 제조 방법 |
JP2013151720A (ja) * | 2012-01-25 | 2013-08-08 | Ulvac Japan Ltd | 真空成膜装置 |
JP2013187324A (ja) * | 2012-03-07 | 2013-09-19 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法および基板処理装置 |
KR101862547B1 (ko) * | 2012-04-13 | 2018-05-31 | 삼성전자주식회사 | 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법 |
KR101397084B1 (ko) | 2012-07-02 | 2014-05-20 | 엘지전자 주식회사 | 이동 단말기 |
JP5925673B2 (ja) * | 2012-12-27 | 2016-05-25 | 東京エレクトロン株式会社 | シリコン膜の成膜方法および成膜装置 |
WO2014115965A1 (ko) | 2013-01-22 | 2014-07-31 | (주)비에스써포트 | 구리계 화합물 미립자가 포함된 플라스틱 성형품 및 그 제조방법 |
KR101398141B1 (ko) | 2013-02-08 | 2014-05-20 | 엘지전자 주식회사 | 이동 단말기 |
JP6059085B2 (ja) * | 2013-05-27 | 2017-01-11 | 東京エレクトロン株式会社 | トレンチを充填する方法及び処理装置 |
US20150303060A1 (en) * | 2014-04-16 | 2015-10-22 | Samsung Electronics Co., Ltd. | Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same |
JP6247181B2 (ja) * | 2014-09-05 | 2017-12-13 | 東京エレクトロン株式会社 | シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置 |
JP6523185B2 (ja) * | 2016-01-29 | 2019-05-29 | 東京エレクトロン株式会社 | 成膜方法 |
JP6602261B2 (ja) | 2016-05-23 | 2019-11-06 | 東京エレクトロン株式会社 | 成膜方法 |
WO2018088003A1 (ja) * | 2016-11-11 | 2018-05-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP7130986B2 (ja) * | 2018-03-01 | 2022-09-06 | 富士電機株式会社 | 半導体装置の製造方法 |
US11443953B2 (en) | 2018-11-13 | 2022-09-13 | Tokyo Electron Limited | Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning |
CN111564365A (zh) * | 2020-04-10 | 2020-08-21 | 中国科学院微电子研究所 | 一种沉积薄膜的方法及其应用、形成半导体有源区的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010024387A1 (en) * | 1999-12-03 | 2001-09-27 | Ivo Raaijmakers | Conformal thin films over textured capacitor electrodes |
JP2006066587A (ja) * | 2004-08-26 | 2006-03-09 | Hitachi Kokusai Electric Inc | シリコン酸化膜の形成方法 |
JP2006287194A (ja) * | 2005-03-09 | 2006-10-19 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
US20070210365A1 (en) * | 2006-03-09 | 2007-09-13 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6355561B1 (en) * | 2000-11-21 | 2002-03-12 | Micron Technology, Inc. | ALD method to improve surface coverage |
JP3619795B2 (ja) * | 2001-08-31 | 2005-02-16 | 株式会社東芝 | 半導体装置の製造方法 |
JP3578155B2 (ja) | 2002-07-05 | 2004-10-20 | 東京エレクトロン株式会社 | 被処理体の酸化方法 |
JP5005170B2 (ja) * | 2002-07-19 | 2012-08-22 | エーエスエム アメリカ インコーポレイテッド | 超高品質シリコン含有化合物層の形成方法 |
JP4403824B2 (ja) * | 2003-05-26 | 2010-01-27 | 東京エレクトロン株式会社 | シリコン窒化膜の成膜方法 |
JP4595702B2 (ja) | 2004-07-15 | 2010-12-08 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
JP2007273535A (ja) * | 2006-03-30 | 2007-10-18 | Mitsui Eng & Shipbuild Co Ltd | プラズマ原子層成長方法及び装置 |
JP4929932B2 (ja) * | 2006-09-01 | 2012-05-09 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
US20080274626A1 (en) * | 2007-05-04 | 2008-11-06 | Frederique Glowacki | Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface |
US7541297B2 (en) * | 2007-10-22 | 2009-06-02 | Applied Materials, Inc. | Method and system for improving dielectric film quality for void free gap fill |
JP2008211211A (ja) * | 2008-02-18 | 2008-09-11 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
JP5467007B2 (ja) * | 2009-09-30 | 2014-04-09 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
-
2011
- 2011-05-17 JP JP2011110029A patent/JP5573772B2/ja active Active
- 2011-06-16 KR KR1020110058469A patent/KR101434342B1/ko active IP Right Grant
- 2011-06-20 US US13/164,280 patent/US8431494B2/en active Active
- 2011-06-21 CN CN201110170022.9A patent/CN102296280B/zh active Active
- 2011-06-22 TW TW100121815A patent/TWI509693B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010024387A1 (en) * | 1999-12-03 | 2001-09-27 | Ivo Raaijmakers | Conformal thin films over textured capacitor electrodes |
JP2006066587A (ja) * | 2004-08-26 | 2006-03-09 | Hitachi Kokusai Electric Inc | シリコン酸化膜の形成方法 |
JP2006287194A (ja) * | 2005-03-09 | 2006-10-19 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
US20070210365A1 (en) * | 2006-03-09 | 2007-09-13 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103898601A (zh) * | 2012-12-27 | 2014-07-02 | 东京毅力科创株式会社 | 晶种层的形成方法、硅膜的成膜方法以及成膜装置 |
CN103898601B (zh) * | 2012-12-27 | 2018-03-27 | 东京毅力科创株式会社 | 晶种层的形成方法、硅膜的成膜方法以及成膜装置 |
CN103928316A (zh) * | 2013-01-16 | 2014-07-16 | 东京毅力科创株式会社 | 硅氧化物膜的成膜方法 |
CN111696851A (zh) * | 2019-03-13 | 2020-09-22 | 东京毅力科创株式会社 | 成膜方法和热处理装置 |
CN114807903A (zh) * | 2021-01-29 | 2022-07-29 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质 |
CN114807903B (zh) * | 2021-01-29 | 2024-04-09 | 株式会社国际电气 | 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质 |
Also Published As
Publication number | Publication date |
---|---|
KR20110139107A (ko) | 2011-12-28 |
US8431494B2 (en) | 2013-04-30 |
JP2012028741A (ja) | 2012-02-09 |
JP5573772B2 (ja) | 2014-08-20 |
CN102296280B (zh) | 2014-12-10 |
TW201220399A (en) | 2012-05-16 |
TWI509693B (zh) | 2015-11-21 |
US20110312192A1 (en) | 2011-12-22 |
KR101434342B1 (ko) | 2014-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102296280B (zh) | 成膜方法及成膜装置 | |
US9837262B2 (en) | Method of manufacturing a SiOCN film, substrate processing apparatus and recording medium | |
US9607827B2 (en) | Method of manufacturing semiconductor device, and recording medium | |
CN101252087B (zh) | SiCN膜形成方法及形成装置 | |
JP6125279B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
US9431236B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
US9390916B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium | |
KR100903484B1 (ko) | 실리콘 함유 절연막을 형성하는 cvd 방법 및 장치 | |
JP5775947B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム | |
JP5847566B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム | |
US9478413B2 (en) | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium | |
US20150031216A1 (en) | Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
US9218955B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
KR101858345B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
US9396929B2 (en) | Method of manufacturing a semiconductor device, substrate processing apparatus and recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |