CN111681584A - 显示装置以及电子设备 - Google Patents

Abstract

本申请提供一种显示装置及电子设备，所述显示装置包括：时序控制器；至少一源极驱动芯片，每一所述源极驱动芯片均与所述时序控制器电性连接；其中，所述源极驱动芯片用于在每一水平消隐周期输出一反馈信号至所述时序控制器；所述时序控制器根据所述反馈信号在所述水平消隐周期保持正常工作模式；或者，所述时序控制器根据所述反馈信号在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片，以在所述时序控制器与所述源极驱动芯片之间重新锁定显示数据的传输频率。本方案能够避免时序控制器与源极驱动芯片之间锁定异常，进而导致显示装置显示异常的情况。

Description

显示装置以及电子设备

技术领域

本申请涉及显示技术领域，具体涉及一种显示装置以及电子设备。

背景技术

显示装置包括用于向显示面板的数据线提供数据电压的多个源极驱动芯片、用于依次向显示面板的栅极线提供扫描信号的多个栅极驱动芯片以及用于控制源极驱动芯片和栅极驱动芯片的时序控制器(Timer Control Register，TCON)等。其中，源极驱动芯片可根据时序控制器提供的时钟训练模式来恢复时钟信号，在时序控制器和源极驱动芯片之间锁定显示数据的传输频率。但是，当时钟信号的锁定由于静电放电(ESD)应力或其他环境刺激因素而解除时，时序控制器与源极驱动芯片之间锁定异常，会导致显示装置显示异常。

发明内容

本申请提供一种显示装置以及电子设备，用于解决现有技术中时序控制器与源极驱动芯片之间锁定异常，导致显示装置显示异常的技术问题

本申请提供一种显示装置，其包括：

时序控制器；

至少一源极驱动芯片，每一所述源极驱动芯片均与所述时序控制器电性连接；其中，

所述源极驱动芯片用于在每一水平消隐周期输出一反馈信号至所述时序控制器；所述时序控制器根据所述反馈信号在所述水平消隐周期保持正常工作模式；或者，所述时序控制器根据所述反馈信号在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片，以在所述时序控制器与所述源极驱动芯片之间重新锁定显示数据的传输频率。

在本申请提供的显示装置中，所述时序控制器用于输出一第一显示数据至相应所述源极驱动芯片；

所述源极驱动芯片基于所述第一显示数据生成第二显示数据；所述反馈信号为所述第二显示数据。

在本申请提供的显示装置中，所述时序控制器包括第一比较单元，所述第一比较单元用于将所述第一显示数据与所述第二显示数据进行比较；

若所述第一显示数据与所述第二显示数据不相同，则所述时序控制器在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片；

若所述第一显示数据与所述第二显示数据相同，则所述时序控制器在所述水平消隐周期保持正常工作模式。

在本申请提供的显示装置中，所述时序控制器用于根据第一频率输出所述显示数据至相应所述源极驱动芯片；

所述源极驱动芯片基于所述第一频率生成第二频率；所述反馈信号为所述第二频率。

在本申请提供的显示装置中，所述时序控制器包括第二比较单元，所述第二比较单元用于将所述第一频率与所述第二频率进行比较；

若所述第一频率与所述第二频率不相同，则所述时序控制器在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片；

若所述第一频率与所述第二频率相同，则所述时序控制器在所述水平消隐周期保持正常工作模式。

在本申请提供的显示装置中，所述时序控制器用于根据第一频率输出所述显示数据至相应所述源极驱动芯片；所述源极驱动芯片基于所述第一频率生成第二频率；

所述源极驱动芯片包括第三比较单元，所述第三比较单元用于将所述第一频率与所述第二频率进行比较；

若所述第一频率与所述第二频率相同，则所述源极驱动芯片输出指示所述时序控制器与所述源极驱动芯片之间锁定正常的反馈信号，以使得所述时序控制器在所述水平消隐周期保持正常工作模式；

若所述第一频率与所述第二频率不相同，则所述源极驱动芯片输出指示所述时序控制器与所述源极驱动芯片之间锁定异常的反馈信号，以使得所述时序控制器在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片。

在本申请提供的显示装置中，所述时序控制器具有一输出引脚，所述输出引脚通过一时钟信号总线与每一所述源极驱动芯片电性连接；

所述时序控制器通过所述时钟信号总线传输所述时钟训练模式至相应所述源极驱动芯片。

在本申请提供的显示装置中，所述时序控制器具有一第一接收引脚，所述第一接收引脚通过一反馈信号总线与每一所述源极驱动芯片电性连接；

所述时序控制器通过所述反馈信号总线分时段接收每一所述源极驱动芯片输出的所述反馈信号。

在本申请提供的显示装置中，所述时序控制器具有多个第二接收引脚，每一所述第二接收引脚通过相应连接走线与所述源极驱动芯片一一对应连接；

所述时序控制器通过相应所述连接走线接收相应所述源极驱动芯片输出的所述反馈信号。

相应的，本申请还提供一种电子设备，其包括权以上任意一项所述的显示装置。

本申请提供一种显示装置以及电子设备，该显示装置包括时序控制器以及至少一源极驱动芯片，利用源极驱动芯片在每一水平消隐周期输出一反馈信号至时序控制器，若反馈信号指示时序控制器和源极驱动芯片之间锁定异常，则时序控制器可在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片，以在时序控制器与源极驱动芯片之间重新锁定显示数据的传输频率，避免显示装置显示异常。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的时序控制器向源极驱动芯片发送的数据的结构示意图；

图2是本申请提供的显示装置的第一结构示意图；

图3是本申请提供的时序控制器向源极驱动芯片发送的数据的另一结构示意图；

图4是本申请提供的显示装置的第二结构示意图；

图5是本申请提供的显示装置的第三结构示意图；

图6是本申请提供的显示装置的第四结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。

请参阅图1和图2，图1是本申请提供的时序控制器向源极驱动芯片发送的数据的结构示意图。图2是本申请提供的显示装置的第一结构示意图。如图1和图2所示，显示装置在显示图像时，栅极驱动电路(图中未标示)会对显示面板30中的像素进行逐行扫描，其中相邻两行像素之间的扫描间隔称为水平消隐(Horizontal Blanking，HB)周期。即，水平消隐周期是位于第N个水平周期与第(N+1)个水平周期之间的不存在数据的非常短的时间段，N为正整数。在该水平消隐周期中，时序控制器10可以向源极驱动芯片20发送消隐数据，该消隐数据可以为无效数据，例如该消隐数据可以全为0。同时，在每一水平周期内，时序控制器10在有效数据周期向源极驱动芯片20发送每一行像素对应的显示数据，例如红绿蓝(RGB)数据。

请参阅图2和图3，图3是本申请提供的时序控制器向源极驱动芯片发送的数据的另一结构示意图。如图2和图3所示，本申请提供的显示装置包括：时序控制器10；至少一源极驱动芯片20，每一源极驱动芯片20均与时序控制器10电性连接；其中，源极驱动芯片20用于在每一水平消隐周期输出一反馈信号至时序控制器10；时序控制器10根据该反馈信号在水平消隐周期保持正常工作模式；或者，时序控制器10根据反馈信号在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20，以在时序控制器10与源极驱动芯片20之间重新锁定显示数据的传输频率。

可以理解的是，在时序控制器10与源极驱动芯片20之间的显示数据传输机制中，首先，时序控制器10可按照一固定频率向源极驱动芯片传输时钟信号。源极驱动芯片接收到时钟信号并基于该时钟信号锁定时序控制器10传输显示数据的传输频率。则时序控制器10可按照该固定频率向源极驱动芯片20传输显示数据，同时源极驱动芯片20可以按照该固定频率来接收并抓取显示数据。其中，该时钟信号可以是时钟训练模式。

其中，随着显示装置的分辨率规格的提升，以及源极驱动芯片20的负载限制，显示装置中会设置多个源极驱动芯片20。任何一源极驱动芯片20与时序控制器10之间出现显示数据的传输频率的锁定异常，均会导致显示装置显示异常，影响其显示品质。在每一水平消隐周期，每一源极驱动芯片20输出一反馈信号至时序控制器10，任一反馈信号指示时序控制器10和相应源极驱动芯片20之间锁定异常时，时序控制器10可在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20，以在时序控制器10与相应源极驱动芯片20之间重新锁定显示数据的传输频率，使得时序控制器10与源极驱动芯片20能够在每一水平周期内进行显示数据的正常传输，进而使得显示装置的每一帧画面都能够正常显示。

需要说明的是，在实际应用中，可能是一个源极驱动芯片20与时序控制器10之间锁定异常，也可能是多个源极驱动芯片20与时序控制器10之间均锁定异常。时序控制器10可以配置为在水平消隐周期重新发送时钟训练模式至相应的发生锁定异常的源极驱动芯片20，以减少时序控制器10的功耗，延长其使用寿命。时序控制器10也可以配置为在水平消隐周期重新发送时钟训练模式至每一源极驱动芯片20，包括未发生锁定异常的源极驱动芯片20，以进一步保证各源极驱动芯片20的工作一致性。地刺，本申请不作具体限定，可根据实际需求进行设定。

此外，源极驱动芯片10可以固定在在覆晶薄膜40(Chip On Film，COF)上，此为本领域技术人员熟知的技术，在此不再赘述。

本申请实施例提供一种显示装置，该显示装置包括时序控制器10以及至少一源极驱动芯片20，利用源极驱动芯片20在每一水平消隐周期输出一反馈信号至时序控制器10，若反馈信号指示时序控制器10和源极驱动芯片20之间锁定异常，则时序控制器10可在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20，以在时序控制器10与源极驱动芯片20之间重新锁定显示数据的传输频率，避免时序控制器10与源极驱动芯片20之间锁定异常导致显示装置显示异常。

请继续参阅图2，在本申请实施例中，时序控制器10与每一源极驱动芯片20之间通过数据线51进行连接。时序控制器10通过相应数据线51传输显示数据至相应源极驱动芯片20。

此外，在本申请实施例中，时序控制器10具有一输出引脚b。输出引脚b通过一时钟信号总线53总线与每一源极驱动芯片20电性连接。时序控制器10通过时钟信号总线53传输时钟训练模式至相应源极驱动芯片20。其中，时序控制器10可以配置成传输时钟训练模式至相应的一个或多个源极驱动芯片20；时序控制器10也可以配置成传输时钟训练模式至每一源极驱动芯片20。

需要说明的是，在另一些实施例中，时序控制器10和源极驱动器20之间可以不设置时钟信号总线53。时序控制器10可以配置成通过数据线51传输时钟训练模式至相应的源极驱动芯片20。该设置可以减少时序控制器10和源极驱动芯片20之间的走线，避免产生信号串扰。

进一步的，在本申请实施例中，时序控制器10具有一第一接收引脚b。第一接收引脚b通过一反馈信号总线52与每一源极驱动芯片20电性连接。时序控制器10通过反馈信号总线52分时段接收每一源极驱动芯片20输出的反馈信号。

在本申请另一实施例中，请参阅图4，图4是本申请提供的显示装置的第二结构示意图。如图4所示，时序控制器10具有多个第二接收引脚c。每一第二接收引脚c通过相应连接走线54与源极驱动芯片20一一对应连接。时序控制器10通过相应连接走线54接收相应源极驱动芯片20输出的反馈信号。该设置使得不需要配置时序控制器10分时段接收每一源极驱动芯片20输出的反馈信号，可以减少时序控制器10的功耗，避免反馈信号传输错误。

在本申请一实施例中，请参阅图5，图5是本申请提供的显示装置的第三结构示意图。如图5所示，时序控制器10还用于输出一第一显示数据至相应源极驱动芯片20。源极驱动芯片20基于第一显示数据10生成第二显示数据20。其中，反馈信号为第二显示数据。

其中，时序控制器10包括第一比较单元11。第一比较单元10用于将第一显示数据与第二显示数据进行比较；若第一显示数据与第二显示数据不相同，则时序控制器10在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20；若第一显示数据与第二显示数据相同，则时序控制器10在水平消隐周期保持正常工作模式。

可以理解的是，正常工作模式下，时序控制器10在数据有效周期传输第一显示数据至相应源极驱动芯片20，则源极驱动芯片20相应接收的第二显示数据应当与第一显示数据相同。但是，由于静电测试等其他环境因素的干扰，源极驱动芯片20接收到的第二显示数据可能与第一显示数据不同，进而导致显示装置显示异常。因此，每一源极驱动芯片20将其当前接收到的第二显示数据作为反馈信号输出至时序控制器10，时序控制器10内的第一比较单元11对第一显示数据和第二显示数据进行比较，以判断时序控制器10和源极驱动芯片20之间锁定是否正常。

其中，第一显示数据和第二显示数据的相同包括第一显示数据和第二显示数据的内容相同，以及第一显示数据和第二显示数据的的字节长度相同。

在本申请另一实施例中，请继续参阅图5，时序控制器10还用于根据第一频率输出显示数据至相应源极驱动芯片20；源极驱动芯片20基于第一频率生成第二频率；其中，反馈信号为第二频率。

其中，时序控制器10包括第二比较单元12。第二比较单元12用于将第一频率与第二频率进行比较；若第一频率与第二频率不相同，则时序控制器10在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20；若第一频率与第二频率相同，则时序控制器10在水平消隐周期保持正常工作模式。

可以理解的是，正常工作模式下，时序控制器10在数据有效周期根据第一频率传输显示数据至相应源极驱动芯片20，则源极驱动芯片20根据第二频率接收该显示数据，第一频率与第二频率相同。但是，由于静电测试等其他环境因素的干扰，第二频率可能发生改变，与第一频率之间产生差异，使得源极驱动芯片20接收的显示数据发生错误，导致显示装置显示异常。因此，每一源极驱动芯片20将其当前接收显示数据的第二频率作为反馈信号输出至时序控制器10，时序控制器10内的第二比较单元12对第一频率和第二频率进行比较，以判断时序控制器10和源极驱动芯片20之间锁定是否正常。

在本申请另一实施例中，请参阅图6，图6是本申请提供的显示装置的第四结构示意图。如图6所示，时序控制器10还用于根据第一频率输出显示数据至相应源极驱动芯片20。源极驱动芯片20基于第一频率生成第二频率。本申请实施例提供的显示装置与图5中的显示装置的不同之处在于，时序控制器10中不需要设置比较单元11或比较单元12；源极驱动芯片20包括第三比较单元21。第三比较单元21用于将第一频率与第二频率进行比较。

若第一频率与所述第二频率相同，则源极驱动芯片20输出指示时序控制器10与源极驱动芯片20之间锁定正常的反馈信号，以使得时序控制器10在水平消隐周期保持正常工作模式。

若第一频率与第二频率不相同，则源极驱动芯片输出指示时序控制器10与源极驱动芯片20之间锁定异常的反馈信号，以使得时序控制器10在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20。

其中，每一源极驱动芯片20内可以包括一存储单元(图中未示出)，该存储单元用于存储第一频率。可以理解的是，在正常工作模式时，每一源极驱动芯片20和时序控制器10根据一固定频率进行显示数据的传输，即第一频率等于第二频率，此时，源极驱动芯片20中的存储单元存储第二频率，相当于存储了第一频率。当每一次时序控制器10在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片20，并在时序控制器10与相应源极驱动芯片20之间重新锁定显示数据的传输频率后，存储单元可重新存储第二频率，以便在下一水平消隐周期，第三比较单元21进行比较操作。

本申请实施例通过在源极驱动芯片20内设置第三比较单元21，直接输出指示时序控制器10与源极驱动芯片20之间锁定是否异常的反馈信号，时序控制器10可以在接收到该反馈信号后即时做出响应，从而减少时序控制器10的负载。

相应的，本申请还提供一种电子设备，该电子设备包括以上任一实施例所述的显示装置，具体可参阅以上内容，在此不再赘述。此外，该电子设备可以是智能手机、平板电脑、电子书阅读器、智能手表、摄像机、游戏机等，本申请对此不作限定。

本申请提供的电子设备内包括一显示装置，该显示装置包括时序控制器以及至少一源极驱动芯片，利用源极驱动芯片在每一水平消隐周期输出一反馈信号至时序控制器，若反馈信号指示时序控制器和源极驱动芯片之间锁定异常，则时序控制器可在水平消隐周期重新发送时钟训练模式至相应源极驱动芯片，以在时序控制器与源极驱动芯片之间重新锁定显示数据的传输频率，使得时序控制器与源极驱动芯片能够在每一水平周期内进行显示数据的正常传输，避免时序控制器与源极驱动芯片之间锁定异常导致的显示装置显示异常，从而提高电子设备的品质。

以上对本申请提供的显示装置以及电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示装置，其特征在于，包括：

时序控制器；

至少一源极驱动芯片，每一所述源极驱动芯片均与所述时序控制器电性连接；其中，

所述源极驱动芯片用于在每一水平消隐周期输出一反馈信号至所述时序控制器；所述时序控制器根据所述反馈信号在所述水平消隐周期保持正常工作模式；或者，所述时序控制器根据所述反馈信号在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片，以在所述时序控制器与所述源极驱动芯片之间重新锁定显示数据的传输频率。

2.根据权利要求1所述的显示装置，其特征在于，所述时序控制器用于输出一第一显示数据至相应所述源极驱动芯片；

所述源极驱动芯片基于所述第一显示数据生成第二显示数据；所述反馈信号为所述第二显示数据。

3.根据权利要求2所述的显示装置，其特征在于，所述时序控制器包括第一比较单元，所述第一比较单元用于将所述第一显示数据与所述第二显示数据进行比较；

若所述第一显示数据与所述第二显示数据不相同，则所述时序控制器在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片；

若所述第一显示数据与所述第二显示数据相同，则所述时序控制器在所述水平消隐周期保持正常工作模式。

4.根据权利要求1所述的显示装置，其特征在于，所述时序控制器用于根据第一频率输出所述显示数据至相应所述源极驱动芯片；

所述源极驱动芯片基于所述第一频率生成第二频率；所述反馈信号为所述第二频率。

5.根据权利要求4所述的显示装置，其特征在于，所述时序控制器包括第二比较单元，所述第二比较单元用于将所述第一频率与所述第二频率进行比较；

若所述第一频率与所述第二频率不相同，则所述时序控制器在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片；

若所述第一频率与所述第二频率相同，则所述时序控制器在所述水平消隐周期保持正常工作模式。

6.根据权利要求1所述的显示装置，其特征在于，所述时序控制器用于根据第一频率输出所述显示数据至相应所述源极驱动芯片；所述源极驱动芯片基于所述第一频率生成第二频率；

所述源极驱动芯片包括第三比较单元，所述第三比较单元用于将所述第一频率与所述第二频率进行比较；

若所述第一频率与所述第二频率相同，则所述源极驱动芯片输出指示所述时序控制器与所述源极驱动芯片之间锁定正常的反馈信号，以使得所述时序控制器在所述水平消隐周期保持正常工作模式；

若所述第一频率与所述第二频率不相同，则所述源极驱动芯片输出指示所述时序控制器与所述源极驱动芯片之间锁定异常的反馈信号，以使得所述时序控制器在所述水平消隐周期重新发送时钟训练模式至相应所述源极驱动芯片。

7.根据权利要求1所述的显示装置，其特征在于，所述时序控制器具有一输出引脚，所述输出引脚通过一时钟信号总线与每一所述源极驱动芯片电性连接；

所述时序控制器通过所述时钟信号总线传输所述时钟训练模式至相应所述源极驱动芯片。

8.根据权利要求1所述的显示装置，其特征在于，所述时序控制器具有一第一接收引脚，所述第一接收引脚通过一反馈信号总线与每一所述源极驱动芯片电性连接；

所述时序控制器通过所述反馈信号总线分时段接收每一所述源极驱动芯片输出的所述反馈信号。

9.根据权利要求1所述的显示装置，其特征在于，所述时序控制器具有多个第二接收引脚，每一所述第二接收引脚通过相应连接走线与所述源极驱动芯片一一对应连接；

所述时序控制器通过相应所述连接走线接收相应所述源极驱动芯片输出的所述反馈信号。

10.一种电子设备，其特征在于，包括权利要求1-9中任意一项所述的显示装置。

Images